Vous êtes sur la page 1sur 42

LIC.

EN FSICA ELECTRNICA
Curso 03-04 Tema 6
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
1
TEMA 6. AMPLIFICADORES MULTIETAPA Y REALIMENTACIN.

6.1. Amplificadores multietapa.

A la hora de amplificar seales no siempre se puede conseguir que un amplificador
monoetapa logre amplificar la seal con las caractersticas de amplificacin deseadas.
La razn de ello puede ser que el valor de amplificacin que se necesita sea excesivo
para conseguirlo con una sola etapa, o porque las caractersticas de la fuente de seal o
de la carga final, condicionan las impedancias de entrada y/o de salida del mdulo
amplificador, y por tanto pueden condicionar la ganancia de las etapas de entrada y de
salida.

6.1.1. Seleccin del tipo de etapas.

El segundo aspecto a contemplar es la seleccin del tipo de etapas. Una posibilidad a
contemplar en la realizacin de la cadena en cascada de los N amplificadores, es que los
N sean iguales. En la figura 6.1 se puede observar el esquema de un sistema
amplificador formado por N amplificadores en cascada.



Fig. 6.1

Si los n amplificadores son iguales, la ganancia de las etapas segunda hasta la etapa N-1
ser:


( ) ( )
i
I
i e i e
) 1 i ( e i s
i
e
s
i V
A
Z i
Z i
V
V
A

,
_

+
(6-1)


(A
I
)
i
es la ganancia de corriente de la etapa i. La ganancia de la primera etapa ser:


( ) ( )
) R Z (
Z
A
) R Z ( i
Z i
V
V
A
g e
e
1
I
g 1 e 1 e
2 e 1 s
1
g
s
1
V
+

,
_

(6-2)

ya que (Z
e
)
i
= (Z
e
)
i+1
= Z
e
para todo i.
ELECTRNICA LIC. EN FSICA
Tema 6 Curso 03-04
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia

2
La ganancia de la ltima etapa, N, ser:


( ) ( )
e
L
N I
N e N e
L N s
N
e
s
N V
Z
Z
A
Z i
Z i
V
V
A

,
_

(6-3)


Por tanto la ganancia total de la cadena amplificadora ser:


e g
L N
I N 1 V
Z R
Z
A A ..... A A
+
(6-4)


La expresin previa lleva a la conclusin de que no tiene sentido usar como unidad
bsica amplificadora la configuracin del BJT en base comn, ya que su ganancia de
corriente es algo menor que la unidad. Se obtiene ms ganancia de tensin con una sola
etapa amplificadora en base comn que con N etapas en cascada de este amplificador.
Una posible alternativa es usar la configuracin de emisor comn para realizar el
amplificador de N etapas en cascada, ya que la configuracin de emisor comn puede
tener una ganancia de corriente muy importante.

Si no hace falta que las etapas amplificadoras sean iguales, se ha de realizar un anlisis
particularizado de la configuracin elegida. La seleccin de las etapas ir en funcin del
tipo de amplificacin que se desea realizar. Como ejemplo si se desea realizar
amplificacin en tensin, normalmente convendr que la primera etapa tenga alta
impedancia de entrada, la primera etapa podra ser una etapa en emisor comn o en
colector comn. La etapa de salida normalmente convendr que sea de baja impedancia
de salida, es decir una etapa en colector comn.

6.1.2. Respuesta en frecuencia de un amplificador multietapa.

A la hora de encadenar etapas amplificadoras se ha de seleccionar el tipo de acoplo
entre las diferentes etapas: acoplo en continua acoplo en alterna.

El acoplo en continua entre dos etapas amplificadoras implica que en rgimen esttico
el nivel de continua de salida de una etapa debe ser el mismo que el nivel de continua
del punto de entrada de la siguiente etapa. Esta situacin, con las etapas que
habitualmente se usan, es difcil de solventar salvo que se recurra a complicar en exceso
el circuito, con dobles fuentes de alimentacin u otros elementos adicionales tales como
diodos zeners. En general siempre se encontrar una solucin mas o menos compleja,
pero no es difcil que an, realizando un cuidadoso diseo, no se den problemas de
deriva en los puntos de funcionamiento.

Si bien los amplificadores con acoplo directo tienen la gran virtud de no tener
frecuencia inferior de corte, salvo si hay condensadores de desacoplo, los problemas
previamente expuestos los hacen poco prcticos, salvo en contados casos con
configuraciones muy simples. Pero si existe una configuracin especial con la que es
factible solventar el problema: el amplificador diferencial. Dada su importancia se
estudiar en un apartado independiente al final del tema. Por tanto se centrar el anlisis
LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 6
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
3
en el acoplo en alterna, y de los mtodos posibles de acoplo en alterna, en el ms
sencillo de ellos: el acoplo mediante condensadores de paso.

Los condensadores de paso, junto con los de desacoplo, son los responsables de la
existencia de una frecuencia inferior de corte. Por otra parte las etapas tienen tambin
una frecuencia superior de corte. Se realizar un anlisis conjunto de ambos temas.

Cada una de las etapas tendr su propia frecuencia inferior de corte f
i
y frecuencia
superior de corte f
s
. Si la ganancia del amplificador a frecuencias medias es A
0
, la
ganancia del amplificador A
V
(j) es:


( )

,
_

+
,
_

,
_

+
,
_


s
i
0
s
i
0
V
f
f
j 1
f
f
j 1
A
j 1 j 1
A
j A (6-5)


ya que = 2f.

A bajas frecuencias la ganancia se puede aproximar por:


( )
i
i
0
V
f f para
f
f
j 1
A
f A



A frecuencias medias:


( )
s i 0 V
f f f para A f A < <


Y a altas frecuencias:

( ) f f para
f
f
j 1
A
f A
s
s
0
V

+



Expresiones en las que se ha aproximado por los ceros y polos dominantes. Es decir que
para baja frecuencia solo se ha tenido en cuenta el cero de valor en frecuencia ms alto
y se han supuesto los dems de valor en frecuencia mucho ms bajo. Para alta
frecuencia igualmente, solo se ha considerado el polo de valor en frecuencia ms bajo y
se ha considerado los dems de valor en frecuencia mucho ms alto.

Si ahora se analiza el comportamiento de la ganancia del amplificador multietapa en el
dominio de la frecuencia, un primer caso a considerar es aqul en que las N etapas del
ELECTRNICA LIC. EN FSICA
Tema 6 Curso 03-04
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia

4
amplificador multietapa tienen la misma frecuencia inferior de corte y la misma
frecuencia superior de corte. Por tanto la ganancia del amplificador multietapa ser:



( ) ( ) ( )
N
s
N
i
N 0 1 0
N
s
N
i
N 0 1 0
N 1 V
f
f
j 1
f
f
j 1
A ..... A
j 1 j 1
A ..... A
j A ..... j A j A

,
_

+
,
_

,
_

+
,
_

(6-6)



A bajas frecuencias la ganancia del amplificador ser:



( )
iN N
i
N 0 1 0
V
f f para
f
f
j 1
A ..... A
f A

,
_





donde f
i N
es la frecuencia inferior de corte del amplificador multietapa. A frecuencias
medias:



( )
sN iN N 0 1 0 V
f f f para A ..... A f A



Y a frecuencias altas:



( ) f f para
f
f
j 1
A ..... A
f A
sN N
s
N 0 1 0
V

,
_

+




Donde f
sN
es la frecuencia superior de corte del amplificador multietapa. Como a la
frecuencia inferior de corte del amplificador multietapa, el mdulo de la ganancia es
igual al mdulo de la ganancia a frecuencias medias partido por raz de dos, de las
expresiones previas se deduce que:
LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 6
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
5
2
1
N 0 1 0
2
N
2
iN
i
N 0 1 0
2
A ..... A
f
f
1
A ..... A

,
_

,
_

+
(6-7)

Donde f
i N
es la frecuencia inferior de corte del amplificador multietapa y f
i
es la
frecuencia inferior de corte de cada etapa. Despejando f
i N
se obtiene:


2
1
N
1
i
iN
1 2
f
f

,
_

(6-8)


Igualmente a la frecuencia superior de corte del amplificador multietapa, el mdulo de
la ganancia es igual al mdulo de la ganancia a frecuencias medias partido por raz de
dos. Por tanto:



2
1
N 0 1 0
2
N
2
s
sN
N 0 1 0
2
A ..... A
f
f
1
A ..... A

,
_

,
_

+
(6-9)


Donde f
sN
es la frecuencia superior de corte del amplificador multietapa y f
s
es la
frecuencia superior de corte de cada etapa. Despejando f
sN
se obtiene:


2
1
N
1
s sN
1 2 f f

,
_

(6-10)


El factor 1 2 ) N ( X
N
1
y el factor 1/X(N) que modifican la frecuencia superior e
inferior de corte respectivamente, del amplificador de N etapas respecto a la de una sola
etapa, toma los valores:


N 2 3 4 5
X(n) 0,64 0,51 0,43 0,39
1/X(n) 1,56 1,96 2,33 2,56

Tabla 6.1
ELECTRNICA LIC. EN FSICA
Tema 6 Curso 03-04
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia

6
Para disear un amplificador multietapa, de N etapas iguales, con un determinado ancho
de banda, se ha de tener en cuenta las expresiones previamente obtenidas y utilizar unas
etapas individuales con un ancho de banda mayor que la que se necesita para el
amplificador global, teniendo en cuenta la tabla 6.1.

Para el clculo de estas frecuencias, en los casos en que las frecuencias de corte no son
parecidas, se ha de recurrir a expresiones ms complejas, donde si estas son algo
prximas, una cota es el clculo mediante las expresiones de todas las frecuencias de
corte iguales a la de mayor valor para la frecuencia inferior de corte, y a la de menor
valor para la frecuencia superior de corte. El resultado obtenido es peor que el real, pero
es una buena aproximacin.


6.2. Etapas mixtas.

Existen varios tipos de amplificadores formados por el acoplamiento de dos etapas
bsicas para formar una etapa de caractersticas especiales. En este apartado se vern
alguna de ellas.

La primera a considerar es quiz la ms usada en diferentes variantes; la conexin
colector-comn, colector-comn, o como habitualmente se la denomina: la
configuracin Darlington, ver figura 6.2.

Es una etapa que se caracteriza por su alta ganancia de
corriente, ya que:

( )
( )
b 2 FE 1 FE 1 b 2 FE 1 FE C
1 b 2 FE 1 FE 1 b 2 FE 1 FE
1 b 1 FE 2 FE 1 b 1 FE
2 b 2 FE 1 b 1 FE 2 C 1 C C
I h h I h h I
I h h I h h
I 1 h h I h
I h I h I I I

+ +
+ +
+ +
(6-11)
Fig. 6.2

En primera aproximacin se dice, bastante incorrectamente, que la beta del transistor
equivalente es el producto de la beta de ambos transistores. Esta etapa mixta se usa
profusamente tal como se ha expuesto y tambin con
algunas variaciones, que no se van a matizar para no
alargarse, pero si mencionar que si se usa como
amplificador en emisor comn es ms normal modificar
la etapa y usar la etapa mixta colector-comn emisor-
comn, tal como se muestra en la figura 6.3.
Otra etapa mixta de gran uso es la de emisor-comn
base-comn, tambin denominada configuracin
cascodo, que muestra la figura 6.4. En esta
configuracin mixta se conserva la ganancia de
corriente de la configuracin de emisor comn, por
tanto la ganancia de tensin ser la misma que esta
Fig. 6.3
LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 6
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
7
configuracin. Como el parmetro h
ob
es ms
pequeo en base comn que en emisor comn,
la impedancia que presenta de salida es mayor.
Pero la gran ventaja de esta configuracin
mixta es su ancho de banda ya que es mayor
que la equivalente de igual ganancia de emisor
comn. Esto es debido a la baja impedancia de
entrada del mdulo en base-comn que hace
de carga al de emisor-comn.
Fig. 6.4

6.3. El amplificador diferencial.

Como se expuso previamente es la configuracin con acoplo en continua que ms
aplicaciones tiene y con mucho la estructur a bsica ms usada en los C.I. analgicos.

La figura 6.5 muestra su configuracin bsica, en ella se ha introducido una fuente de
corriente en el emisor, la cual en el anlisis inicial se supondr ideal, esto implica que se
asume que la resistencia de esa rama es infinita, as como que los transistores que
forman el par diferencial son iguales. Esto ltimo, al integrarlo en un C.I,. no es difcil
de conseguir.


Fig. 6.5

Planteando la ecuacin del circuito que va del generador V
1
a emisor de Q
1
y Q
2
y de
ah a tierra a travs del generador V
2
:


V
1
= V
BE1
V
BE2
+ V
2
(6-12)


, ya que V
EB2
= - V
BE2
ELECTRNICA LIC. EN FSICA
Tema 6 Curso 03-04
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia

8
Definiendo como seal diferencial de ataque de entrada, al amplificador diferencial:


V
d
= V
1
V
2
= V
BE1
V
BE2
(6-13)


Pero en ambos transistores, que son idnticos, se cumple:



T
BE
T
BE
V
V
ES
V
V
ES E C
e I 1 e I I I

,
_

(6-14)


y la nica variable que puede cambiar

en la ecuacin previa es la tensin base-emisor
que tiene aplicada cada uno de los transistores. Por tanto:


T
d
T
2 BE 1 BE
V
V
V
V V
2 C
1 C
e e
I
I


(6-15)

La corriente que circula desde el emisor a tierra I
E
ser la suma de la corriente de
emisor de Q
1
y de Q
2
:

+
2 C 1 C
2 E 1 E E
I I
I I I (6-16)

En la expresin (6-16), multiplicando por y dividiendo por I
C1
:



T
d
V
V
E
1
2 C
1 C
E
1 C
1 C
2 C
1 C
E
e 1
I
I
I
1
I
I
1
I
I
I
I

,
_

(6-17)

Si en la expresin (6-16) se multiplica por y se divide por I
C2
:


T
d
V
V
E
2 C
1 C
E
2 C
2 C
1 C
2 C
E
e 1
I
I
I
1
I
I
1
I
I
I
I
+

,
_

(6-18)
LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 6
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
9
La representacin grfica de las expresiones (6-17) y (6-18) mostrara que I
C1
e I
C2

varan de forma lineal para variaciones de V
d
entre 2V
T
y +2V
T
. Esta propiedad es
muy importante ya que las tensiones entre colector y tierra en Q
1
y Q
2
son:


V
C1
= V
CC
I
C1
R
C1

(6-19)
V
C2
= V
CC
I
C2
R
C2

Donde se ha supuesto que R
C1
= R
C2
= R
C
. Dado que V
CC
y R
C
son constantes V
C1
y
V
C2
varan linealmente con V
d
en el intervalo (2V
T
, +2V
T
).

Si como seal de salida del dispositivo se toma la diferencia de V
C1
y V
C2
, la variacin
lineal con V
d
en el intervalo (2V
T
, +2V
T
), se hace ms apreciable, figura 6.6:


( )
T
d
T
d
V
V
V
V
C E
2 C
1 C
2 C C 1 C 2 C C O
e 1
e 1
R I
I
I
1 I R I I R V
+

,
_


(6-20)



I
E
R
C












- I
E
R
C


Fig. 6.6

Es importante destacar la doble funcin de la configuracin:

a) Si la seal diferencial de ataque V
d,
a la entrada del diferencial, es menor que
2 V
T
el dispositivo se comporta como un amplificador lineal.

b) Si la seal diferencial de ataque V
d,
a la entrada del diferencial, es mayor que
2 V
T
el dispositivo se comporta como un comparador-conmutador.

ELECTRNICA LIC. EN FSICA
Tema 6 Curso 03-04
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia

10
Ambas funciones tienen mltiples aplicaciones como se ver al estudiar el
Amplificador Operacional en el Tema 7.


6.4. Anlisis del amplificador diferencial.

El anlisis del comportamiento del amplificador diferencial se basar en una
configuracin de ste ms sencilla, pero ms real. Se ha sustituido la fuente de corriente
del emisor por una simple resistencia, este cambio permitir un anlisis ms detallado
de esta configuracin, tal como se muestra en la figura 6.7 (a).

En la figura 6.7 (b), se han sustituido los dos transistores por su modelo de parmetros
hbridos ms simple, con solo hie y hfe.
a b
Fig. 6.7


Definiendo la ganancia diferencial del amplificador:



2 1
S
D
V V
V
A

(6-21)


Si V
E
es la tensin respecto a tierra que hay en el emisor de ambos transistores:




ie
2 1
2 1
C 2 fe 02
ie
E 2
2
C 1 fe 01
ie
E 1
1
h
V V
i i
R i h V
h
V V
i
R i h V
h
V V
i

(6-22)


LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 6
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
11
Sustituyendo en (6-21):



( )
C
ie
fe
D
2 1 C
ie
fe
02 01 S
R
h
h
A
V V R
h
h
V V V


(6-23)

Pero tanto V
1
como V
2
pueden tener superpuesta una seal comn, tpicamente ruido,
por tanto es necesario estudiar el comportamiento del amplificador diferencial ante
seales en modo comn. Suponiendo para ello que V
1
= V
2
= V
X
, y se ha de ver como
se reflejan estas seales en cada colector:


( )
C b fe C
E b fe b ie
E E b ie X
b 2 1
R i h V
R i 1 h 2 i h
R i i h V
i i i

+ +
+

(6-24)

La ganancia en modo comn se define como:



( )
( ) ( )
E
C
E fe d fe
C fe
E fe ie
C fe
X
C
CM
R 2
R
R 1 h 2 r 1 h
R h
R 1 h 2 h
R h
V
V
A

+ + +

+ +


(6-25)


Evidentemente A
CM
es mucho menor que A
D
. Se define un parmetro de calidad del
amplificador diferencial, la relacin de rechazo en modo comn, relacin entre ambas
ganancias:



( )
d
E
ie
E
fe
CM
D
r
R
2
1
h
R
1 h 2
A
A
CMRR

+ +
(6-26)


Donde r
d
es la resistencia dinmica del diodo base-emisor. Cuanto mayor sea dicho
parmetro de mayor calidad ser el amplificador diferencial. Es conveniente englobar
ambas seales en las entradas para llegar a una expresin general de la tensin en los
colectores. Partiendo nuevamente de dos generadores, V
1
y V
2
, que atacan las bases de
Q
1
y Q
2
respectivamente, dando lugar a unas corrientes de base i
1
y i
2
respectivamente.
Se introducen las variables:
ELECTRNICA LIC. EN FSICA
Tema 6 Curso 03-04
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia

12

2
V V
V
2
V V
V
2 1
CM
2 1
DM
+

(6-27)


Las seales de entrada sern:


V
1
= V
CM
+ V
DM
V
2
= V
CM
- V
DM
(6-28)


Se ha de ver que se cumple que:


V
01
= A
D
V
DM
+ A
CM
V
CM

(6-29)
V
02
= -A
D
V
DM
+ A
CM
V
CM



Para demostrarlo se plantea la ecuacin de nudo en el nudo de emisor:


( ) ( )
E
E
ie
E 2
fe
ie
E 1
fe
R
V
h
V V
1 h
h
V V
1 h

+ +

+ (6-30)


Despejando en la ecuacin (6-30), la tensin en el emisor, V
E
:



( )
( )
( ) ( )
2 1 2 1
E fe ie
E fe
E
V V V V
R 1 h 2 h
R 1 h
V + +
+ +
+
(6-31)


donde se cumple que . La tensin en los colectores ser:


( ) [ ]
( )
( )
1
]
1


1
]
1

+
+
+


2
V V
2 1
2
V V
h
R
h
V V
2
V V
2
V V
h
R
h
V V V
h
R
h
h
V V
R h i R h V
2 1 2 1
ie
C
fe
2 1
2 1 2 1
ie
C
fe
2 1 1
ie
C
fe
ie
E 1
C fe 1 C fe 01
(6-32)
LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 6
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
13

( ) [ ]
( )
( )
1
]
1

+
+


1
]
1

+
+
+


2
V V
2 1
2
V V
h
R
h
V V
2
V V
2
V V
h
R
h
V V V
h
R
h
h
V V
R h i R h V
2 1 2 1
ie
C
fe
2 1
2 1 1 2
ie
C
fe
2 1 2
ie
C
fe
ie
E 2
C fe 2 C fe 02
(6-33)


Como la ganancia en modo comn cumple:



( )
( )

+ +

2 1
h
R h
R 1 h 2 h
R h
A
ie
C fe
E fe ie
C fe
CM
(6-34)


Teniendo en cuenta la expresin (6-34), se deduce en (6-32) y (6-33) que se cumplen las
expresiones de (6-29) :


V
01
= A
D
V
DM
+ A
CM
V
CM


V
02
= -A
D
V
DM
+ A
CM
V
CM



Se ha de ver que impedancia de entrada presenta el amplificador diferencial. Para ello se
supone que V
2
= 0, por tanto:


ie
E 1
1
h
V V
i



Sustituyendo en V
E
la expresin (6-31), se obtiene:


1
ie
1
V
h
1
i

(6-35)

La impedancia de entrada ser:



ie
ie
1
1
e
h 2
1
h
i
V
Z

(6-36)

ELECTRNICA LIC. EN FSICA
Tema 6 Curso 03-04
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia

14
En realidad el amplificador diferencial presenta una impedancia entre sus terminales de
entrada Z
e
, pero a su vez entre cada terminal y tierra tiene una impedancia Z
i
. Por tanto
el circuito equivalente de entrada ser:

Fig. 6.8

Cuando se disea un amplificador diferencial se busca que la ganancia en modo comn
sea mnima, y por tanto que el parmetro de calidad CMRR sea mximo. Para ello hay
que conseguir que la resistencia equivalente desde el emisor de los transistores a tierra
sea mxima.

En la configuracin inicial del amplificador diferencial, se us una fuente de corriente
en vez de la resistencia R
E
, con ello se consegua el objetivo previamente enunciado que
R
E
sea muy grande ya que la impedancia de una fuente de corriente ideal es infinita. En
la prctica se usan diferentes sistemas que se aproximan a una fuente de corriente, todos
ellos se basarn en lo que se denomina el efecto espejo de corriente. En la figura 6.9 se
muestra una estructura que se usa bastante y que se denomina el modelo Widlar.

Fig. 6.9


En problemas se vern otros mtodos de simular la fuente de corriente.

6.5. Concepto de realimentacin.

Por sistema realimentado se entiende aqul en que parte de la seal respuesta del
sistema se convierte en parte de la seal excitacin al mismo.

Los sistemas realimentados son la base de la mayor parte de los procesos que tienen
lugar en la naturaleza. Una persona humana acta continuamente como un sistema
realimentado y el proceso que realiza quien escribe este texto, es un proceso
realimentado.
LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 6
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
15
Concentrndose en los amplificadores electrnicos se dice que estn realimentados
cuando parte de la seal de salida se convierte en parte de la seal de entrada al
amplificador. Por ejemplo en el amplificador en emisor comn la resistencia de emisor
dota al amplificador de realimentacin.

La razn de introducir la realimentacin ser para mejorar el funcionamiento del
amplificador para conseguir una forma de funcionamiento especfico que no se
obtiene sin realimentacin.

Como ejemplo de lo primero se puede considerar el hecho de que la ganancia de una
etapa amplificadora es muy dependiente de los parmetros del transistor con el que se
realiza el amplificador. Una adecuada realimentacin del amplificador reduce la
dependencia de la ganancia del amplificador de los parmetros del transistor con el que
se ha realizado ste, as como mejorar otros aspectos que posteriormente se analizarn.

Como ejemplo de lo segundo se podra mencionar la realizacin de circuitos
monostables, biestables, astables y osciladores, que se contemplarn en temas
posteriores. Este tipo de circuitos se realizan mediante un tipo especial de
realimentacin: la realimentacin positiva.


6.6. Tipos de realimentacin.

El esquema bsico de un amplificador realimentado es el que muestra la figura 6.10



Fig. 6.10


Para realimentar un amplificador con ganancia de tensin A, se recoge su seal de
salida mediante una red de muestreo. Dicha seal se aplica a la entrada de la
denominada red de realimentacin, de ganancia en tensin & (generalmente esta red
ser pasiva y por tanto & 1) y su salida se mezcla con la seal de entrada en la red de
mezcla.

Dado que la seal que se ha de muestrear puede ser la tensin o la corriente, esto da
lugar a cuatro posibles tipos de realimentacin, segn sea el tipo de muestreo y el tipo
de mezcla. Segn la red de muestreo, figura 6.11, se tienen las posibilidades:

ELECTRNICA LIC. EN FSICA
Tema 6 Curso 03-04
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia

16


muestreo en tensin o muestreo en paralelo
muestreo en corriente o muestreo en serie.

Fig. 6.11


Segn la red de mezcla, figura 6.12, tenemos igualmente dos posibilidades:

mezcla de corrientes o en paralelo
mezcla en tensin o en serie.

Fig. 6.12


Es habitual que el tipo de realimentacin se nombre indicando primero el tipo de
muestreo y despus el de mezcla. Por tanto las cuatro topologas posibles son:


1. Tensin-Tensin Paralelo-Serie
2. Tensin-Corriente Paralelo-Paralelo
3. Corriente-Tensin Serie-Serie
4. Corriente-Corriente Serie-Paralelo


Donde se han expresado de dos formas, pero no se extrae el alumno si encuentra otras
diferentes en la bibliografa que consulte.
LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 6
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
17
6.7. Caractersticas del amplificador realimentado.

Para estudiar las caractersticas de un amplificador realimentado se usar el esquema de
la figura 6.13, donde se ha usado para las seales la variable X, ya que puede ser tanto
tensin como corriente dependiendo del tipo de amplificador que se use. La flecha
indica el flujo de seal.


Fig. 6.13

Del esquema se deduce que:


X
e
= X
e
- & X
s
X
s
= A X
e



e s
X
A & 1
A
X
+

(6-37)


La expresin (6-37) da la ganancia del amplificador realimentado, ganancia que tambin
se denominar ganancia en lazo cerrado, A
L.Z.
. Al producto &A se denominar ganancia
de lazo y a la ganancia del amplificador sin realimentar A, ganancia en lazo abierto,
A
L.A.
. Segn el valor que toma el denominador de la ganancia de lazo cerrado, se puede
clasificar la realimentacin realizada en dos tipos:

a) Realimentacin negativa s |1 + & A| > 1. La ganancia en lazo cerrado es menor que
en lazo abierto, se estudiar en el siguiente apartado.
b) Realimentacin positiva s |1 + & A| < 1. La ganancia en lazo cerrado es mayor que
en lazo abierto. Las fluctuaciones que pueda tener el sistema sin realimentar se ven
potenciadas por la realimentacin, es por ello que solo se usa para realizar ciertos
circuitos especiales.

Un caso particular del tipo realimentacin positiva es cuando |1 + & A| = 0. La
ganancia en lazo cerrado es infinita y se dice que el sistema oscila. Se estudiar en el
ltimo punto de este tema.

Tanto A como & pueden ser funciones de la frecuencia y por tanto se puede dar que un
sistema tiene realimentacin negativa para unas determinadas frecuencias y
realimentacin positiva para otras.


ELECTRNICA LIC. EN FSICA
Tema 6 Curso 03-04
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia

18
6.8. Realimentacin negativa.

La realimentacin negativa permite mejorar varios aspectos del comportamiento de un
amplificador. A continuacin vamos a analizar alguno de estos aspectos.

.
6.8.1. Efectos sobre la ganancia.

La realimentacin negativa reduce la magnitud de la ganancia del amplificador pero
esto a su vez reporta beneficios. Empecemos por comprobar lo que denominaremos
desensibilizacin de la ganancia en lazo cerrado. Suponiendo & constante:


( )
2
. A . L
. A . L
. Z . L
. A . L
. A . L
. Z . L
A & 1
dA
dA
A & 1
A
A
+

(6-38)


( ) ( )
. A . L
. A . L
. A . L . A . L
. A . L
. Z . L
A
dA
A & 1
1
A & 1
A
dA
+ +
(6-39)


Dividiendo en la expresin (6-39), por la ganancia en lazo cerrado, A
L.Z.
, de la
expresin (6-38), se obtiene:


. A . L
. A . L
. A . L . Z . L
. Z . L
A
dA
A & 1
1
A
dA
+
(6-40)


La expresin (6-40) indica que la variacin relativa de la ganancia en lazo cerrado, al
variar algn parmetro que pueda afectar a la ganancia en lazo abierto A
L.A.
, es menor
que la variacin relativa de la ganancia en lazo cerrado A
L.Z.
, por esta razn al factor
(1+& A) se le denomina factor de desensibilizacin.

Un caso particular que puede ser muy til es cuando: & A >> 1 y & no es funcin de la
frecuencia. El resultado es que la ganancia en lazo cerrado es (1 / &), y por tanto
independiente de la frecuencia. Se ha de recalcar que esto se cumplir mientras la
primera condicin, & A >> 1, sea vlida. Esta propiedad ser una de las que har a los
amplificadores operacionales una herramienta muy potente, los cuales se estudiarn en
el tema 7.






LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 6
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
19
6.8.2. Efectos sobre el ancho de banda.

Supuesto que el amplificador en lazo abierto tenga una frecuencia superior de corte y
una frecuencia inferior de corte bien definidas, es decir:

,
_

+
,
_

s
i
0
. A . L
j 1 j 1
A
A (6-41)


Donde
i
= 2f
i
y
s
= 2f
s,
siendo fi y f
s
la frecuencia inferior de corte y la frecuencia
superior de corte respectivamente, y A
0
la ganancia a frecuencias medias.

A altas frecuencias la ganancia en lazo abierto ser:

,
_

s
0
. A . L
j 1
A
A (6-42)


Sustituyendo (6-42) en la expresin general de la ganancia en lazo cerrado de un
amplificador realimentado(6-30):


0
s
0
s
0
s
0
. Z . L
A & j 1
A
j 1
A
& 1
j 1
A
A
+

,
_

+
+

,
_

(6-43)


Dividiendo en la expresin (6-43) por el factor desensibilizante (1+& A), se obtiene:


( )
0 s
0
0
. Z . L
A & 1
j 1
A & 1
A
A
+

+
+
(6-44)

ELECTRNICA LIC. EN FSICA
Tema 6 Curso 03-04
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia

20
Puesto que la ganancia a frecuencias medias en lazo cerrado es:


0
0
. Z . L
A & 1
A
A
+
(6-45)


De la expresin (6-44) se deduce que la frecuencia superior de corte del amplificador
realimentado es:



( )
S .) Z . L ( S
0 S .) Z . L ( S
A & 1
>>
+
(6-46)


La frecuencia superior de corte obtenida para el amplificador realimentado es la
frecuencia superior de corte del amplificador sin realimentar multiplicada por el factor
de desensibilizacin, es decir una frecuencia superior de corte mucho ms alta.

Igualmente por un razonamiento similar se obtiene que la frecuencia inferior de corte
del amplificador realimentado es:



( )
i .) Z . L ( i
0
i
.) Z . L ( i
A & 1
<<
+


(6-47)


La frecuencia inferior de corte obtenida para el amplificador realimentado es la
frecuencia inferior de corte del amplificador sin realimentar dividida por el factor de
desensibilizacin, es decir una frecuencia inferior de corte mucho ms pequea.

El amplificador realimentado negativamente pierde ganancia, pero esta prdida se
compensa en el mismo factor por lo que gana de ancho de banda.

6.8.3. Reduccin de la distorsin no lineal.

Cuando el amplificador sin realimentar introduce distorsin no lineal, se puede
considerar que la respuesta del amplificador es la suma de dos trminos: uno que sera
el de una amplificacin perfecta de la seal de entrada al mismo, AX
e
, ms una seal
de ruido X
r
. Por tanto la seal a la salida del amplificador sin realimentar ser:


X
s
= A X
e
+ X
r
(6-48)




LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 6
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
21
En el amplificador realimentado la seal de entrada es:


X
e
= X
e
- & X
s
(6-49)


Sustituyendo X
e
de la expresin (6-49) en (6-48) y despejando X
s
, se obtiene:


r
0
e
0
0
s
X
A & 1
1
X
A & 1
A
X
+
+
+
(6-50)


El factor de desensibilizacin ha actuado tambin sobre la distorsin no lineal
mejorando el comportamiento del amplificador.

6.8.4. Efectos sobre la impedancia de entrada y salida.

Como se vio en el tema anterior, un amplificador puede ser de tensin, de corriente, de
transresistencia o de transconductancia. Segn el tipo de amplificador interesa
normalmente que sus impedancias de entrada y de salida sean de unas determinadas
caractersticas. Estas son:



AMPLIF.
TENSIN
AMPLIF.
CORRIENTE
AMPLIF.
TRANSRESISTENCIA
AMPLIF.
TRANSCONDUCTANCIA
Z
E
0 0
Z
S
0 0


Evidentemente los amplificadores reales no alcanzan tales valores ideales, si no que son
malas aproximaciones.

En este apartado se trata de analizar como la realimentacin negativa modifica estas
impedancias tratando para cada tipo de amplificador, de acercarlos a los valores ideales.
Para ello se analizar de forma simple y cualitativa como se modifican las impedancias
de entrada y salida en funcin de cmo se seleccionen uno de los dos tipos de red de
muestreo y uno de los dos tipos de red de mezcla, al realizar la realimentacin negativa.

La red de mezcla afecta a la impedancia de entrada. Para justificar esta afirmacin se
analizar a continuacin los dos tipos de red de mezcla y como afectan a la impedancia
de entrada.

Si la red de mezcla es de tipo serie, es decir mezcla en tensin, tal como muestra la
figura 6.14, y Ze es la impedancia de entrada del amplificador sin realimentar, se
cumple:


Ve = Ze Ie (6-51)
ELECTRNICA LIC. EN FSICA
Tema 6 Curso 03-04
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia

22
Cuando el amplificador se realimenta negativamente, y se aplica a su entrada la misma
seal Ve, la corriente que circula hacia la entrada del amplificador, Ie, ser menor que
Ie, ya que:


a b

Fig. 6.14


Si la impedancia de entrada al amplificador es Z
e
, se cumplir:



'
e
'
e
e
e
e
e
I
V
Z
I
V
Z


Si Z
e
es la impedancia de entrada global del amplificador realimentado, se cumplir:



e
'
e
r
'
e
'
e
'
e
r
'
e
'
e
e '
e
Z
I
V
I
V
I
V V
I
V
Z > +
+
(6-52)


La impedancia de entrada del amplificador realimentado de la figura 6.14(b), Ze, ser
mayor que la impedancia de entrada del amplificador sin realimentar, figura 6.14(a),
Ze.

El resultado es lgico ya que Vr se opone a Ve y por tanto la corriente de entrada Ie
disminuye pasando a ser Ie, o lo que es lo mismo la impedancia de entrada del
amplificador aumenta de Ze a Ze.

Si por el contrario la red mezcladora es de tipo paralelo, de corriente, el proceso se
invierte, figura 6.15. Para una misma seal de entrada Ve, la corriente de entrada
aumenta al realimentar el amplificador lo cual implica que la impedancia de entrada ha
disminuido. La impedancia de entrada del amplificador realimentado con mezcla de
seal en paralelo, es menor que la del amplificador sin realimentar.
LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 6
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
23

Fig. 6.15

La red de muestreo ser la que afecte a la impedancia de salida. Para analizarlo de una
forma sencilla basta tener en cuenta que segn el tipo de muestreo la realimentacin
negativa tiende a estabilizar la magnitud sobre la que se realiza el muestreo. Un
muestreo en tensin con realimentacin negativa, tiende a estabilizar la tensin de
salida, independientemente de la carga, luego debe de disminuir la impedancia de
salida.

Por el contrario si el muestreo es de corriente, muestreo serie, la realimentacin
negativa tiende a estabilizar la corriente de salida frente a las variaciones de la carga,
por tanto debe aumentar la impedancia de salida.

El anlisis previo puede servir para decidir como se ha de realimentar negativamente
cada tipo de amplificador, a fin de mejorar sus caractersticas de funcionamiento.

Como ejemplo pormenorizado se tratar de analizar la optimizacin de las impedancias
de entrada y salida en un amplificador de tensin. Segn el anlisis previo la
realimentacin ms adecuada para un amplificador de tensin deber de ser la
realimentacin paralelo-serie (tensin-tensin).


Fig. 6.16

La figura 6.16 muestra lo que sera un amplificador de tensin realimentado paralelo-
serie, donde por simplificar el anlisis se supondr que la impedancia de entrada de la
ELECTRNICA LIC. EN FSICA
Tema 6 Curso 03-04
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia

24
red de realimentacin es casi infinita. Si no hubiera conectada a la salida del
amplificador ninguna impedancia de carga la ganancia en lazo cerrado del amplificador
sera:


V
V
. Z . L
A & 1
A
A
+
(6-53)

Al conectar la impedancia de carga Z
L
, la ganancia en lazo cerrado se modifica, la
nueva ganancia en lazo cerrado es:


( )
S L
L
S
'
e V
S L
L
e V S
Z Z
Z
V & V A
Z Z
Z
V A V
+

+
(6-54)


Despejando la tensin a la salida V
S
, se obtiene la nueva ganancia en lazo cerrado A
LZ
:



'
e
'
LZ S
V A V (6-55)


'
V
'
V
S L
L
V
S L
L
V
'
. Z . L
A & 1
A
Z Z
Z
A & 1
Z Z
Z
A
A
+

+
+
+
(6-56)


Donde se ha definido A
V
como:


S L
L
V
'
V
Z Z
Z
A A
+
(6-57)


La impedancia de entrada del amplificador realimentado es:



e e e S
'
e
I Z V V & V (6-58)


Sustituyendo la ecuacin 6-55 en 6-58 se obtiene:



e e
'
e
'
LZ
'
e
I Z V A & V (6-59)





LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 6
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
25
La impedancia de entrada del amplificador realimentado, Ze ser:


'
LZ
e
e
'
e '
e
A & 1
Z
I
V
Z

(6-60)


Sustituyendo en 6-60 la expresin 6-56 se obtiene:

( )
'
V e
'
V
'
V
e '
e
A & 1 Z
A & 1
A &
1
Z
Z +
+

(6-61)

La expresin obtenida confirma el aumento de la impedancia de entrada del
amplificador de tensin realimentado paralelo serie, donde el factor de aumento es lo
que lo se denomin factor desensibilizante: (1+&A
V
). La impedancia de entrada a
aumentado en el mismo factor que ha disminuido la ganancia de tensin del
amplificador.

Para obtener la impedancia de salida del amplificador realimentado y con carga Z
L
, se
usar la propiedad: cuando se carga un amplificador con una impedancia igual a su
impedancia de salida, la ganancia se reduce a la mitad que la salida sin cargar.

Si la impedancia de salida del amplificador realimentado es Z
S
, su ganancia sin carga,
(Z
L
= ) de la expresin 6-56 se deduce:


V
V
S L
L
V
S L
L
V
'
. Z . L
A & 1
A
Z Z
Z
A & 1
Z Z
Z
A
A
+

+
+
+
(6-62)

Mientras que cuando se carga con una impedancia Z
L
= Z
S
:



( )
'
L S
'
S
V '
' S S V V
L.Z. ' '
Z Z
S S S S
V V V ' ' '
L S S S
Z
A
Z Z A A
A
Z Z Z Z
1 &A &A 1 &A
Z Z Z Z

+

+
+ + + +
+
(6-63)


Igualando la expresin obtenida en 6-63 a la mitad de la obtenida en 6-62:



( )
'
L S
' V V
L.Z.
Z Z
S V
V '
S
A A 1
A
Z 2 1 &A
1 &A
Z


+
+ +
(6-64)

ELECTRNICA LIC. EN FSICA
Tema 6 Curso 03-04
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia

26
Despejando Z
S
se obtiene:


V
S '
S
A & 1
Z
Z
+
(6-65)

Expresin que confirma que el tipo de realimentacin propuesto disminuye la
impedancia de salida.


6.9. Estabilidad de un amplificador realimentado.

Cuando se plantearon las caractersticas de un amplificador realimentado, se vio que es
posible que al variar la frecuencia poda variar el tipo de realimentacin, si esto ocurre
debe ser debido a la variacin que experimente la ganancia de lazo, L(j), con la
frecuencia:



j
e ) j ( & ) j ( A ) j ( & ) j ( A ) j ( L (6-66)


y en concreto del valor que tome el mdulo de la ganancia de lazo cuando su fase sea de
180 (

= 180).

Si el mdulo de la ganancia de lazo es menor que la unidad a la frecuencia que su fase
es de 180, la realimentacin ser positiva pero el sistema ser estable.

Si el mdulo de la ganancia de lazo se hace la unidad a la frecuencia en que su fase
toma el valor de 180,
180
, el sistema oscilar. La razn proviene de que cualquier
perturbacin que acte sobre el sistema contendr un armnico de dicha frecuencia, y.
sea este armnico P
i
. Este armnico dar lugar a una seal de realimentacin:


X
r
= A (j
180
) & (j
180
) P
i
= - P
i
(6-67)


Si la perturbacin desaparece, X
e
= 0, el armnico P
i
de la perturbacin queda
automantenido en el sistema ya que:


X
e
= X
e
X
r
= -X
r
= P
i
(6-69)


En el caso de que el mdulo de la ganancia de lazo sea mayor que la unidad para =

180
, el sistema oscilar con amplitud creciente hasta que alguna no- linealidad reduzca
la ganancia de lazo a la unidad, y en esa situacin las oscilaciones se automantendrn.
Esta situacin es la que habitualmente se busca al disear un oscilador como
posteriormente se ver.


LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 6
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
27
6.9.1. Criterio de estabilidad de Nyquist.

Se acaba de ver que el punto clave a analizar es el mdulo de la ganancia de lazo
cuando su fase es de 180. Nyquist demostr que un sistema es inestable si al
representar en el plano complejo la ganancia de lazo, L(j) = A (j) & (j), para los
diferentes valores de (0, ), la curva cerrada que se obtiene, encierra al punto (-1,0).

La justificacin es sencilla: si la curva que describe la ganancia de lazo encierra el punto
(-1,0), significa que hay una frecuencia para la cual la fase de la ganancia de lazo es
180,
180
, y su mdulo mayor o igual a uno. Si el mdulo es uno a
180
, el sistema
oscila a dicha frecuencia, y si es mayor que uno oscila con amplitud creciente hasta que
las no linealidades del sistema reduce a uno su mdulo y permanece con dicha amplitud
en oscilacin estable.


6.9.2 Criterio de estabilidad basado en los Diagramas de Bode.

Otro mtodo para estudiar la estabilidad de un amplificador es mediante el Diagrama
de Bode de la ganancia de lazo L(j) = A(j) &(j). Representando el Diagrama de
Bode del mdulo de la ganancia de lazo | L(j) | y de la fase de la ganancia de lazo

L
(j), figura 6.17, se puede comprobar si el sistema es estable o no.






Fig. 6.17

ELECTRNICA LIC. EN FSICA
Tema 6 Curso 03-04
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia

28
El sistema ser estable si para
L
(j
0
) = 180, el mdulo de la ganancia de lazo |L(j
0
)|
es menor que la unidad, es decir que su mdulo en dB es negativo. Puesto que esta
condicin puede ser demasiado ajustada, se define el margen de ganancia: mdulo de la
ganancia |L(j
0
)|
MG
a la que su fase es 180 y margen de la fase
L
(j
0
)
MG
a la que el
mdulo de la ganancia de lazo es la unidad (0 dB).

Se considera que un sistema es suficientemente estable si el margen de la ganancia,
|L(j)|
MG
, es 10 dB, y el margen de fase, |L(j)|
MG
, menor o igual a 135, aunque se
suele dar como 180 menos este valor, es decir 45.


6.10 Osciladores: Condiciones de Barkhausen.

El esquema general de un amplificador realimentado es:



Un oscilador no tiene seal de entrada Ve , luego para que la seal de salida Vs sea
distinta de cero, se ha de cumplir que la ganancia en lazo cerrado A
L.Z.
tienda a , es
decir que 1 - A = 0, donde se ha de interpretar que se obtiene una salida finita con
excitacin nula, y no que se obtiene salida infinita con excitacin finita.

En realidad lo que se expresa con 1 - A = 0, es que la seal de salida sea
automantenida, luego tiene que haber una excitacin inicial para que arranque a oscilar
y esta se produce de forma natural en el encendido del dispositivo. Como A y son
funcin de la frecuencia, esto se cumplir para una determinada frecuencia, frecuencia
de oscilacin. Las condiciones para que el sistema oscile se denominan condiciones de
Barkhausen.


1 - A (jw) = 0 Re [ A(jw) ] = 1
Im [ A(jw) ] = 0


En el caso de que A(jw) no tenga parte imaginaria, estas condiciones se convierten en:


Im [ (jw) ] = 0
Re [ (jw) ] = 1/A


i S
i S
V A V
V
A 1
A
V


Ve Vs
A

LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 6
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
29
Es decir que la red de realimentacin debe introducir una atenuacin igual a la ganancia
del amplificador, y si este introduce desfase (p.e. 180), lo debe de compensar la red de
realimentacin.

Los resultados son coherentes ya que si A fuera menor que la unidad cualquier
oscilacin en el circuito se apagara. Si A fuera mayor que la unidad, la oscilacin
crecera hasta que se limitara por el funcionamiento no lineal del amplificador y de
hecho esto ltimo es lo que se hace ya que A = 1 supuesto que se logra, la deriva por
envejecimiento o por temperatura, evolucionar en uno de los dos sentidos explicados.

La solucin est en hacer A ligeramente mayor que la unidad, p.e. 1,05, a fin de
asegurar que A no evolucione a menor que la unidad y se introduce el tercer principio
prctico:

En todo oscilador, A es ligeramente mayor que la unidad, estando limitada la
amplitud de la oscilacin por el inicio de la no linealidad. MILLMAN-GRABEL.

Dado que cuando se estudien en el tema siguiente las aplicaciones no lineales de los
Amplificadores Operacionales, se incluirn diferentes tipos de osciladores basados en
dicho dispositivo, se deja por tanto para dicho tema el estudio de algunos tipos de
osciladores.





























ELECTRNICA LIC. EN FSICA
Tema 6 Curso 03-04
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia

30
PROBLEMAS
1. Disea el amplificador de la figura para
una ganancia de 100, impedancia de
entrada >= 5k, impedancia de salida = 10k
y frecuencia inferior de corte de 20Hz. (
h
FE
= h
fe
= 100)
Tomar V
CE2
= V
CC
/2, R
B
= 10R
E
e
I
C1
= 0,5mA
--------------------------------------------------

La ganancia de tensin del amplificador de
dos etapas es el producto de las ganancias de
tensin de los dos amplificadores monoetapa:

A
V
= A
V1
A
V2
= 100

Se escogen valores para ambas ganancias, de forma que cumplan la expresin previa,
p.e.: A
V1
= -20 A
V2
= -5

a) ETAPA 2.

Puesto que la impedancia de salida del amplificador total ha de ser 10k y esta es R
C2
:

R
C2
= 10k

Como la ganancia de tensin de esta etapa es:

( ) ( )
3 E 3 E 2 d
C
3 E 2 b 2 d 2 b
2 C 2 b
2 i
2 S
2 V
R
k 10
R r
R
R i 1 hfe r i 1 hfe
R i hfe
V
V
5 A

+ + +



R
E3
= 2k

El punto de funcionamiento del transistor es conveniente que est en el centro de la
recta de carga, es decir trabajando en clase A, por tanto:

V
CE2
= V
CC
/ 2 = 5V = (R
C2
+ R
E3
) I
C2
I
C2
= 5V / 12k = 0,42mA

I
B2
= I
C2
/ h
FE
= 4,2 A

Para acabar de disear la segunda etapa falta calcular R
3
y R
4
. Para ello se toma su
equivalente paralelo, R
B2
, 10 R
E3
, es por razones de estabilidad trmica. Tomando R
B2

= 10R
E3
= 20k:

3 4 3
4
4 3
4 3
2 B
R
k 20
R R
R
k 20
R R
R R
R
+

+


Aplicando el Teorema de Thevenin al divisor de base:

LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 6
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
31
2 E 3 E BE 2 B
3 4
4 3
3 4
4
2 B
I R V I
R R
R R
V 10
R R
R
V + +
+

+


k 24 R k 125 R
V 6 , 1 mA 42 , 0 k 2 V 7 , 0 mA 0042 , 0 k 20 V 10
R
k 20
4 3
3

+ +


Antes de pasar a la primera etapa se calcula la impedancia de entrada de la 2 etapa:

Z
E2
= R
B2
|| ((h
fe2
+1)r
d2
+(h
fe2
+1)R
E3
) R
B2
|| (h
fe2
+1)R
E3
= 20k || 200k = 18k


b) ETAPA 2.

( )
( ) ( )
( )
1 E 1 d
1 C
1 E 1 b 1 d 1 b
2 E 1 C 1 b
1 i
1 S
1 V
R r
k 18 || R
R i 1 hfe r i 1 hfe
Z || R i hfe
V
V
20 A
+

+ + +




Puesto que la impedancia de entrada del amplificador ha de ser mayor igual que 5K:

Z
E1
= (R
B1
|| (h
fe1
+1) (r
d1
+R
E1
) ) 5k

se escoge la resistencia R
B1
, paralelo de R
1
y R
2
, de 40k. Se selecciona la corriente de
colector del primer transistor de 0,5 mA r
d1
= (V
T
/I
C1
) = 50 :

Z
E1
= 40k || 100 (0,05 + R
E1
) 5k

La desigualdad previa se cumple para R
E1
60, se toma R
E1
= 100. Manteniendo la
relacin:

R
B
= 10 R
E
, R
E
= 4k = R
E1
+ R
E2
R
E2
= 3k9

La tensin en el emisor del primer transistor es:

V
E1
= I
E1
( R
E1
+ R
E2
) = 0,5mA 4k = 2V

Aplicando el Teorema de Thevenin al divisor de base:

1 E 2 E 1 E 1 BE 1 B 1 B
1 1
1 B
1 2
2
1 B
I ) R R ( V I R V 10
R
k 40
V 10
R
R
V 10
R R
R
V + + +
+


k 56 R K 138 R
V 9 , 2 mA 5 , 0 k 4 V 7 , 0 mA 005 , 0 k 40 V 10
R
k 40
2 1
1

+ +

ELECTRNICA LIC. EN FSICA
Tema 6 Curso 03-04
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia

32
Volviendo a la expresin de la ganancia de tensin:

( )
1 C
1 C
1 E 1 d
1 C
1 V
R k 18
R x k 18
k 3
R r
k 18 || R
20 A
+



R
C1
= 3k6


c) FRECUENCIA INFERIOR DE CORTE.

Dado que el condensador de salida no tiene resistencia de carga, no define una
frecuencia inferior de corte. Los que si definen frecuencia inferior de corte son Ci y Cp.

Se toma Ci para definir la frecuencia inferior de corte del amplificador 20 Hz, y Cp
para que no moleste, se calcula para que defina una frecuencia inferior de corte diez
veces menor.

Z
E1
= 40k || 100 (0,05 + 0,1)=40k||15k=10k9

( )
nF 730
10900 20 2
1
R Z 20 2
1
C
G 1 E
i

+


donde se ha supuesto que la resistencia interna del generador, R
G
, que suministra la
seal Vi es nula.

( ) ( )
F 7 , 3
271434
1
k 18 6 k 3 2 p 2
1
Z R 2 p 2
1
C
2 E 1 C
p

+

+



2. En el amplificador de la figura toma: I
C
= 20 mA y V
E2
= 2V. A partir de esos
datos disea el amplificador para que
trabaje en clase A.

Una vez diseado, calcula la ganancia de
tensin y la impedancia de entrada a
frecuencias medias, suponiendo la
resistencia del generador, Rg
despreciable.

Calcula la frecuencia inferior de corte s:
Ci = Cs = Ce = 10 F
( h
FE
= h
fe
= 50)
--------------------------------------------------

V
E
= R
E
I
E
R
E
= 2V / 20mA = 100

Tomando: R
B
= 10 R
E
= 1k y como I
B
= I
C
/ h
FE
2
= 20/2500 = 0,008mA


LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 6
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
33
E BE BE B B
1 1
B
1 2
2
B
V V V I R V 24
R
k 1
V 24
R
R
V 24
R R
R
V + + +
+


2 k 1 R k 7 R
V 2 V 4 , 1 mA 008 , 0 k 1 V 24
R
k 1
2 1
1

+ +


Para que est polarizado en clase A, como R
E
est desacoplada:

V
CE
= I
C
R
C
V
CE
= (24V - V
E
) /2 = 11V

R
C
= V
CE
/ I
C
= 11V/20mA = 550

La ganancia de tensin se obtiene sustituyendo los dos transistores por el circuito
equivalente de parmetros hbridos:


Del circuito se deduce:

I
C2
= (h
FE2
+1) I
B2
(h
FE2
+1) I
C1


I
C1
= I
C
I
C2
= I
C
- (h
FE2
+1) I
C1
I
C1
= I
C
/ (h
FE1
+2) = 0,39 mA

h
ie1
= (h
fe1
+1) r
d1
r
d1
= V
T
/ I
C1
= 64

h
ie2
= (h
fe2
+1) r
d2
= (h
fe1
+1) (V
T
/ I
C2
) = (h
fe1
+1) (V
T
/ ((h
FE2
+1)I
C1
)

h
ie2
= r
d1

Como:

i
C2
(h
fe1
+1) i
C1
i
b2
(h
fe1
+1) i
b1


ELECTRNICA LIC. EN FSICA
Tema 6 Curso 03-04
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia

34
( ) ( ) ( )
( )
( )
219
64 2
550 51
r 2
R 1 h
i 1 h r i h
R i 1 h 1 h
i h i h
R i 1 h
Vi
Vs
A
1 d
C 2 fe
1 b 1 fe 1 d 1 b 1 i e
C 1 b 1 fe 2 fe
2 b 2 i e 1 b 1 i e
C 2 b 2 fe
V

+

+ +
+ +

+
+




Para calcular la impedancia de entrada, a frecuencias medias, se ha de tener en cuenta
que es el paralelo de la rama que contiene a la resistencia R
B
con la rama que va hacia
tierra a travs de h
ie1
:

Ze = R
B
|| ( (h
ie1
i
b1
+ h
ie2
i
b2
) / i
b1
)
= R
B
|| ( 2 (h
fe1
+1) r
d1
)
= 1k || (102 x 64) = 867

Por ltimo hay que calcular la frecuencia inferior de corte que introduce cada uno de los
tres condensadores:

a) El condensador C
S
como no tiene conectada impedancia de carga no introduce
frecuencia superior de corte.

b) El condensador C
i
introduce una frecuencia inferior de corte dada por la
expresin:

( )
Hz 4 , 18
867 10 2
1
R Z Ci 2
1
f
5
G 1 E
Ci



donde se ha supuesto que la resistencia interna del generador, R
G
, que suministra la
seal Vi es nula, y que la impedancia del condensador de emisor es despreciable. La
ltima suposicin no es muy cierta ya que a la frecuencia de 20,8 Hz la impedancia de
un condensador de 10 F es.

864
10 4 , 18 2
1
C f 2
1
Z
5


Luego la impedancia que hay en el emisor del segundo transistor ser el paralelo de R
E

y la impedancia del condensador:

( ) ( ) 90 864 || 100 Z || R Z
E EMISOR


La resistencia de emisor se ve desde la entrada multiplicada por el factor
(h
fe1
+1)(h
fe2
+1) h
fe1
h
fe2
= h
fe
2
, impedancia que se sumar a la impedancia de entrada
que se calcul a frecuencias medias: Ze, dando lugar a una impedancia de entrada a
20,8Hz de:

Ze

= Ze + h
fe
2
Z = 867 + 50
2
864 = 2,1 M

LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 6
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
35
La frecuencia inferior de corte que introduce Ci es:

( )
Hz 10 5 , 7
2100000 10 2
1
R Ze Ci 2
1
f
3
5
G
'
Ci

+


c) El condensador Ce introduce una frecuencia inferior de corte:

[ ]
( )
Hz 155
5 , 2 100 10 2
1
r 2 || R Ce 2
1
1 h
r
r || R Ce 2
1
f
5
2 d E
2 fe
1 d
2 d E
Ce

1
]
1

,
_

+
+




3. En circuito de la figura, suponiendo los condensadores de valor infinito, calcula:

a) Punto de funcionamiento de Q
1
, Q
2
y Q
3
.
b) Valor mximo de la seal a la salida, sin
distorsin, y a que valor de Vi corresponde.
c) Que transistor limita este valor mximo.
d) Impedancia de salida.

( h
FE
= h
fe
= 100)

----------------------------------------------------------------------------------------------------------

a) Aplicando el Teorema de Thevenin al divisor de base del primer transistor:

k 3 , 33
k 100 k 50
k 100 k 50
R V 5 V 15
k 100 k 50
k 50
V
B B

+

+


La ecuacin del circuito base-emisor del primer transistor ser:


V
B
= R
B
I
B
+ V
BE
+ (h
FE
+1) I
B
R
E1


5V = 33,3k I
B
+ 0,7V + 820k I
B


I
B1
= 5 A I
C1
= 0,5 mA

V
C1
= V
CC
R
C1
I
C1
= 15V 10k 0,5mA = 10V

V
E
= R
E1
I
E1
= 8,2k 0,5mA = 4,1V V
CE1
= 10V 4,1V = 5,9V


ELECTRNICA LIC. EN FSICA
Tema 6 Curso 03-04
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia

36
Para el segundo transistor la tensin en su base es V
C1.
La tensin en el emisor del
segundo transistor ser:

V
E2
= V
B2
+ V
EB2
= 10V + 0,7V = 10,7V

I
E2
= I
C2
= (V
CC
V
E2
) / R
E2
= 4,3V / 1k = 4,3 mA

V
C2
= R
C2
I
C2
= 2k 4,3mA = 8,6V V
EC2
= V
E2
V
C2
= 2,1V


La tensin en la base del tercer transistor es la misma que la tensin en el colector del
segundo transistor, luego:

V
E3
= V
B3
V
BE3
= 8,6V 0,7V = 7,9V

I
E3
= V
E3
/ R
E3
= 7,9V / 2k = 3,95 mA V
CE3
= V
CC
V
E3
= 15V 7,9V = 7,1V

b) Para calcular que etapa limita el valor mximo en amplitud de la seal sinusoidal que
pasa, hay que analizar los valores de la tensin instantnea mximos y mnimos en el
punto de salida de cada etapa:


ETAPA 1

V
C1MAX
= V
CC
= 15V (V
C1
)
+
=V
C1MAX
V
C1
= 15V 10V = 5V

I
C1MAX
= V
CC
/ (R
C1
+ R
E1
) = 15V / 18,2k = 0,82mA

V
C1MIN
= V
CC
R
C1
I
C1MAX
= 15V 10k 0,82mA = 6,8V

(V
C1
)
-
= V
C1
V
C1MIN
= 10V 6,8V = 3,2V

La amplitud mxima de una seal sinusoidal sin distorsin a la salida de la 1 etapa es
de 3,2V de amplitud, seal de pico.


ETAPA 2

I
C2MAX
= V
CC
/ (R
C2
+ R
E2
) = 15V / 3k = 5 mA

V
C2MAX
= R
C2
I
C2MAX
= 2k 5mA = 10V

(V
C2
)
+
= V
C2MAX
V
C2
= 10V 8,6V = 1,4V

V
C2MIN
= 0V (V
C2
)
-
= V
C2
- V
C2MIN
= 8,6V 0 = 8,6V


La amplitud mxima de una seal sinusoidal sin distorsin a la salida de la 2 etapa es
de 1,4V de amplitud, seal de pico.

LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 6
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
37
ETAPA 3

V
E3MAX
= V
CC
= 15V

(V
E3
)
+
= V
E3MAX
V
E3
= 15V 7,9V = 7,1V

V
E3MIN
= 0V (V
E3
)
-
= V
E3
- V
E3MIN
= 7,9V 0 = 7,9V


La amplitud mxima de una seal sinusoidal sin distorsin a la salida de la 3 etapa es
de 7,1V de amplitud, seal de pico.

Para saber que etapa limita la seal hay que tener en cuenta la ganancia de tensin de las
diferentes etapas:


ETAPA 1

( )
( ) ( )
( )
1 E 1 d
2 E 1 C
1 E 1 b 1 d 1 b
2 E 1 C 1 b
1 V
R r
Z || R
R i 1 hfe r i 1 hfe
Z || R i hfe
A
+

+ + +



Como:

r
d1
= V
T
/ I
C1
= 25mV / 0,5mA = 50 r
d2
= V
T
/ I
C2
= 25mV / 4,3mA = 5,8

Z
E2
= (h
fe+1
) (r
d2
+ R
E2
) = 100k

Sustituyendo en la expresin de la ganancia de tensin de la etapa 1:

( )
1 , 1
2 k 8
k 9
2 k 8 50
k 100 || k 10
A
1 V

+



ETAPA 2

( )
( ) ( )
( )
2 E 2 d
3 E 2 C
2 E 2 b 2 d 2 b
3 E 2 C 2 b
2 V
R r
Z || R
R i 1 hfe r i 1 hfe
Z || R i hfe
A
+

+ + +



Como:

r
d3
= V
T
/ I
C3
= 25mV / 3,95mA = 6,3 Z
E3
= (h
fe+1
) (r
d3
+ R
E3
) = 200k

Sustituyendo en la expresin de la ganancia de tensin de la etapa 1:

( )
2
k 1
k 2
k 1 8 , 5
k 200 || k 2
A
2 V

+





ELECTRNICA LIC. EN FSICA
Tema 6 Curso 03-04
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia

38
ETAPA 3

( )
( ) ( )
1
R i 1 hfe r i 1 hfe
R i 1 hfe
A
3 E 3 b 3 d 3 b
3 E 3 b
3 V

+ + +
+


Los datos a analizar son:


ETAPA 1 ETAPA 2 ETAPA 3

A
V1
= -1,1 A
V2
= -2 A
V3
= 1
V
PMAX
= 3,2V V
PMAX
= 1,4V V
PMAX
= 7,1V


Es evidente que quien limita la seal mxima ser la 2 etapa, ya que su seal mxima,
1,4V, dividida por el mdulo de la ganancia de esa etapa, 2, da una seal de 0,7V que
debe pasar por la salida de la etapa 1. Este valor de seal es menor que el que permite
pasar la 1 etapa, 3,2V.

Como la ganancia de la tercera etapa es prcticamente 1, y deja pasar una seal de 7,1V
de amplitud, esta etapa no aade limitacin de seal.

Por tanto la limitacin es de 1,4V de amplitud en la salida de la segunda etapa. Esta
seal se corresponde con una seal de salida de:

V
S
= A
V3
1,4V = 1,4V

Y con una seal de entrada de:


Vi = 1,4V / (A
V1
A
V2
) = 1,4V / 2,2 = 0,64V


La impedancia de salida ser el paralelo de R
E3
con la resistencia que se ve hacia la base
del transistor 3:


Z
S
= R
E3
|| ( r
d3
+ (R
C2
/ (h
fe
+1) ) )

= 2k || ( 6,3 + (2k/101))

= 2k || 26 = 25,6





LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 6
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
39
4. Disea los amplificadores diferenciales de la figura para una ganancia
diferencial de 20, y calcula la ganancia en modo comn y la impedancia de
entrada. ( h
FE
= h
fe
= 100, h
oe
= 5 10
-6
, V
Z
= 6,2V, I
ZMIN
= 3 mA )
----------------------------------------------------------------------------------------------------------

La ganancia diferencial de tensin de estos amplificadores diferenciales, con salida
entre el colector de Q
2
y tierra toma por valor:

mA 1 , 0
O 250
mV 25
I
I
V
r
O 250
40
k 10
r 20
r 2
Rc
A
C
C
T
d
d
d
d





La corriente de colector obtenida es la de Q
2
y el mismo valor toma la corriente de
colector de Q
2
. La corriente en la resistencia de emisor en el primer circuito y la
corriente de colector de Q
3
en el segundo circuito, ser de 0,2 mA.

Empezando el diseo por el circuito de la izquierda: en primera aproximacin en la base
de Q
1
y Q
2
hay cero voltios. En el emisor de Q
1
y Q
2
habr 0,7V, luego:

Re = (-0,7V (-10V) ) / 0,2mA = 46,5k

La intensidad de base de Q
1
y de Q
2
ser cien veces menor que la de colector, 1 A.
Tomando la corriente que baja por el divisor de base, I
DIV
, mucho mayor que la
corriente de base, p.e. veinte veces la de base: I
DIV
= 20 A:

2 Rb I
DIV
= 20V Rb = 20V / 0,04mA = 500k

La ganancia en modo comn es:

11 , 0
k 93
k 10
Re 2
R
A
C
CM


ELECTRNICA LIC. EN FSICA
Tema 6 Curso 03-04
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia

40
La impedancia de entrada en modo diferencial es:

Ze = R
b
|| R
b
|| 2 h
i e
= (R
b
/2) || (2 (h
fe
+1) r
d
) = 250k || 50,5k = 42k


Para el circuito de la derecha el diseo de R
b
es el mismo, I
B1
= I
B2
= 1 A , por tanto:
R
b
= 500k.

Para el diseo de Re y Rz se sigue el razonamiento: la corriente de colector del
transistor Q
3
, la misma que de emisor, es de 0,2mA. Por la resistencia de emisor de Q
3

pasa una corriente de 0,2mA y entre sus terminales hay una diferencia de potencial:

( ) ( ) [ ] V 5 , 5 V 7 , 0 V 2 , 6 V V V 10 V V V 10 V
3 BE Z 3 BE Z Re
+

Re = 5,5V / 0,2mA = 27,5k

Falta por calcular Rz, para ello se ha de tener en cuenta que Rz debe de polarizar el
diodo zener, como I
ZMIN
es de 2mA, seleccionando una corriente de 5mA:

Rz = (10V Vz (-10V)) / 5mA = 13,8V / 5mA = 2,8k

La impedancia de entrada es la misma que en el circuito de la izquierda:

Ze = R
b
|| R
b
|| 2 h
i e
= (R
b
/2) || (2 (h
fe
+1) r
d
) = 250k || 50,5k = 42k

Pero la ganancia de tensin en modo comn cambia:

2
OE
C
CM
10 5 , 2
h
1
2
k 10
Re 2
R
A





5. Disea el amplificador diferencial de
la figura para una ganancia diferencial
de 40 si el diodo D y el diodo base-
emisor de Q3 son de las mismas
caractersticas.
( h
FE
= h
e
= 100)

---------------------------------------------------
-

De la misma forma que en el problema previo, la ganancia diferencial de tensin de este
amplificador es:


LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 6
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
41
mA 2 , 0
125
mV 25
I I
I
V
r
125
80
k 10
r 40
r 2
Rc
A
2 C 1 C
C
T
d
d
d
d





La corriente en base de Q
1
y Q
2
es de 2 A. Tomando la corriente en los divisores de
base, I
DIV
, veinte veces la corriente de base:

20V = 2 I
DIV
Rb Rb = 250k

En el transistor Q
3
:

I
E3
= I
C3
= 2 I
C1
= 0,4 mA

Como el diodo base-emisor de Q
3
es idntico al diodo D, y ambos estn en paralelo, a la
misma diferencia de potencial, por ambos debe de pasar la misma corriente:

I
D
= I
E3
= 0,4 mA

Luego la resistencia Rd cumple:

20V = V
D
+ I
D
Rd Rd = 19,3V / 0,4mA = 48,25k



6. Si los cuatro transistores del circuito son iguales. Calcula:

a) Rc para que la ganancia diferencial
sea 40.
b) Punto de funcionamiento de cada uno
de los transistores.
c) Valor de la tensin de pico mximo
que se puede obtener a la salida sin
distorsin, para una seal de entrada
sinusoidal de frecuencia media (1kHz).
( h
FE
= h
fe
= 100)

----------------------------------------------------------------------------------------------------------

La ganancia diferencial es.

C
T
d
d
d
I
V
r 40
r 2
Rc
A

donde:

I
C
= I
C1
= I
C2
= I
C3
/2 = I
E3
/2
ELECTRNICA LIC. EN FSICA
Tema 6 Curso 03-04
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia

42
El transistor Q
4
tiene el diodo base-emisor en paralelo con el diodo base-emisor de Q
3
,
como ambos transistores son idnticos, la corriente de emisor que circula por ellos
deben ser prcticamente iguales. De hecho hay una ligera diferencia, que se despreciar,
por estar a diferente tensin V
CE:

I
E3
= I
E4
= I
D
= (20V - V
DIODO
) / 48k = 0,4 mA

Ya que: I
D
= I
C3
+ I
B3
+ I
B4
= I
C3
+ 2 I
B3
I
E3

I
C1
= I
C2
= 0,2 mA r
d
= 25mV / 0,2mA = 125

R
C
= 40 x 2 x r
d
= 10k


Aproximando la tensin de las bases de Q
1
y Q
2
por 0V, V
E1
= V
E2
= -0,7V = V
C3



V
C1
= 10V V
C2
= 10V R
C
I
C2
= 8V

V
B3
= -10V + V
BE4
= -9,3V V
E3
= V
E4
= -10V


La corriente en el colector de un par diferencial, I
C1
e I
C2
, puede variar desde el valor de
reposo, valor de continua, hasta un valor doble y hasta el valor cero. La razn estriba en
que:


I
C1
+ I
C2
= Cte = I
C3



Cuando I
C2
aumenta es a costa de I
C1
. Por tanto:


V
C2Q
= V
CC
R
C
I
CQ
= 10V 10k 0,2mA = 8V

V
C2MAX
= V
CQ
+ R
C
I
CQ
= 8V + 2V = 10V (V
C
)
+
= 2V

V
C2MIN
= V
CQ
- R
C
I
CQ
= 8V - 2V = 6V (V
C
)
-
= 2V


(V
SMAX
)
pico
= 2V


7. Estudia la estabilidad de un amplificador de tensin de ganancia de tensin a
frecuencias medias A
V
, frecuencia inferior de corte f
i
y frecuencia superior de corte
f
s
.