Puertaslogicasysistemascombinacionales 110228082200 Phpapp01

P.Q.P.I.
AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM
PUERTAS LGICAS PUERTA NOT O INVERSORA Se trata de una operacin que solo maneja una variable de entrada y otra de salida. La salida toma el estado opuesto o inverso del que tiene la entrada.
Tabla De La Verdad De La Puerta Inversora NOT

VALOR EN LA ENTRADA 0 1 VALOR EN LA SALIDA 1 0
PUERTA OR O SUMADORA Cuando distintas variables lgicas se combinan mediante la funcin OR, el resultado toma el estado alto, verdadero o 1 si alguna de ellas tiene dicho estado. La ecuacin que representa la funcin OR de dos variables de entrada es la siguiente:
X=A+B
Tabla De La Verdad De La Puerta Sumadora OR

VALOR OBTENIDO EN LA SALIDA 0 0 1 1 0 1 0 1 0 1 1 1
VALOR EN LA PARTE A
VALOR EN LA PARTE B
28/02/2011
Pgina 1
P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM
PUERTA NOR O SUMADORA INVERSORA Esta puerta produce la funcin inversa de la puerta OR, es decir, la negacin de la suma lgica de las variables de entrada. Su comportamiento es equivalente a la de la puerta OR seguida de una NOT.
Tabla De La Verdad De La Puerta Sumadora Inversora NOR
VALOR EN LA PARTE A 0 0 1 1
VALOR EN LA PARTE B 0 1 0 1
VALOR OBTENIDO EN LA SALIDA 1 0 0 0
PUERTA AND O MULTIPLICADORA Cuando varias variables lgicas, de tipo binario, se combinan mediante la operacin lgica AND, producen una variable de salida, que solo toma el nivel lgico 1, estado alto o verdadero, si todas ellas tienen dicho nivel o estado. La ecuacin lgica de la funcin AND para dos variables de entrada es la siguiente:
28/02/2011
Pgina 2
P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM Tabla De La Verdad De La Puerta Multiplicadora AND
VALOR EN LA PARTE A
VALOR EN LA PARTE B
PUERTA NAND O MULTIPLICADORA INVERSORA La puerta NAND produce la funcin inversa de la AND, o sea, la negacin del producto lgico de las variables de entrada. Acta como una puerta AND seguida de una NOT.
Tabla De La Verdad De La Puerta Multiplicadora Inversora NAND

VALOR EN LA PARTE A
VALOR EN LA PARTE B
PUERTA OR EXCLUSIVA (OREX) La salida de esta compuerta es 1, estado alto o verdadero si cada entrada es 1 pero excluye la combinacin cuando las dos entradas son 1. La funcin OR exclusiva tiene su propio smbolo grfico o puede expresarse en trminos de operaciones complementarias AND, OR.
28/02/2011
Pgina 3
Funcin:
Tabla de la verdad de la puerta OR Exclusiva (EX-OR)

VALOR EN LA PARTE A
VALOR EN LA PARTE B
PUERTA NOR EXCLUSIVA (NOREX)
Funcin:
F= AB+
Tabla De La Verdad De La Puerta NOR Exclusiva (NOREX)
VALOR OBTENIDO EN LA VALOR EN LA PARTE A 0 0 1 1 VALOR EN LA PARTE B SALIDA 0 1 0 1 1 0 0 1
28/02/2011
Pgina 4
CIRCUITOS COMBINACIONALES: Un circuito combinacional es aquel que se forma exclusivamente por funciones lgicas elementales; tiene un nmero determinado de entradas y otro de salidas, y el estado de las salidas depende exclusivamente del de las entradas y del circuito del que se trate. Son de este tipo los circuitos siguientes:
Lgicos Generador/Detector de paridad Multiplexor y Demultiplexor Codificador y Decodificador Conversor de cdigo Comparador Aritmticos Sumador Aritmticos y lgicos Unidad aritmtico lgica
Aunque se pueden disear mediante puertas lgicas, existen ya en el mercado circuitos integrados que realizan las funciones mencionadas (bloques MSI Medium Scale Integration) y que son ms cmodos de emplear.
DISEO DE CIRCUITOS COMBINACIONALES PROCESO DE DISEO Disear: Proceso por el cual se obtiene el objeto pedido a partir de unas especificaciones iniciales. Los pasos a seguir son los siguientes: 1. Estudio de las especificaciones iniciales, para entender realmente qu es lo que hay que hacer. 2. Obtencin de las tablas de verdad y expresiones booleanas necesarias. Nos describen qu funcin es la que se quiere implementar y lo hacemos.
28/02/2011 Pgina 5
3. Simplificacin de las funciones booleanas. No basta con implementar una funcin y ya est. Hay que implementar la mejor funcin, esto es la ms simple (lo sencillo es lo que mejor funciona!) Este punto es importantsimo!!! 4. Implementacin de las funciones booleanas utilizando puertas lgicas. El resultado de esto es la obtencin de un esquema o plano del circuito. 5. Construccin. El ltimo paso es llevar ese plano o circuito a la realidad, construyendo fsicamente el diseo. IMPLEMENTACIN DE FUNCIONES CON CUALQUIER TIPO DE PUERTAS El proceso es muy sencillo. Slo hay que tomar la funcin que queremos implementar e ir sustituyendo las operaciones del Algebra de Boole por sus correspondientes puertas lgicas. EJEMPLO 1: Implementar la siguiente funcin, utilizando cualquier tipo de puertas lgicas:
F= A + B + C
Se trata de implementar un circuito que tiene tres bits de entrada: A, B y C y como salida se quiere obtener la funcin F indicada. Se puede realizar de muchas formas, pero vamos a ir poco a poco. Primero nos fijamos que no tenemos ninguna restriccin. Es decir, en el enunciado nos permiten utilizar cualquier tipo de puerta lgica, y con cualquier nmero de entradas. Tampoco vamos a simplificar la funcin, porque lo que queremos es ver cmo implementarla, aunque ya hemos visto que siempre hay que simplificar! (y de hecho, esta funcin se puede simplificar ms, cmo?). Vemos que en la funcin hay tres trminos que van sumados:
A; B ; C
Si empleramos una puerta lgica de 3 entradas, la representacin de la funcin sera:
Ahora el problema solo consiste en obtener los 3 trminos por separado y emplearlos como entradas de la puerta OR de 3 entradas. El trmino
es el producto (puerta AND)de B y el negado de C:
28/02/2011
Pgina 6
El trmino
lo obtenemos mediante un inversor:
Ahora, si empleamos una puerta AND:
Para obtener el trmino C, que es el ltimo que nos falta, nos fijamos que es un producto de tres elementos, por lo que usaremos una puerta AND de tres entradas:
y por ltimo
se obtienen mediante inversores:
y ahora unimos todas las piezas para obtener el circuito final:
28/02/2011
Pgina 7
EJERCICIOS: Implementar solo con NAND las puertas: NOT, OR, NOR y AND.
NOT
OR
NOT OR (NOR)
AND
28/02/2011
Pgina 8
Implementar solo con NOR las puertas: NOT, OR, NAND y AND
OR
NOT
AND
NAND
Implementar solo con NAND la puerta OREX.
Implementar solo con NOR la puerta OREX
28/02/2011
Pgina 9
Implementar solo con NAND la puerta NOREX
Implementar solo con NOR la puerta NOREX
Implementar Y+W con NAND Implementar Y+W con NOR
Implementarcon AND
28/02/2011
Pgina 10
Implementar con NOR
ANLISIS DE CIRCUITOS COMBINACIONALES Por anlisis entendemos lo contrario de diseo. Al disear partimos de unas especificaciones, obtenemos una tabla de verdad o una funcin booleana, la simplificamos y la implementamos con puertas lgicas. En el anlisis partimos de un circuito y tendremos que obtener bien la tabla de verdad, bien la expresin booleana, lo que nos permitir analizar si el circuito era el ms ptimo o nos permitir hacer una re-implementacin de dicho circuito utilizando otra tecnologa. Si el circuito tiene pocas entradas, cuatro o menos, lo mejor es hacer la tabla de verdad. Para realizarla tomaremos puntos intermedios en el circuito, que incluiremos tambin en la propia tabla. Iremos rellenando el valor de estos puntos intermedios hasta obtener el valor de la funcin. Y como siempre, lo mejor es ver un ejemplo. Obtener la tabla de verdad del siguiente circuito:
Lo primero que haremos ser tomar puntos intermedios: seleccionamos las salidas de las puertas lgicas y les asignamos una variable boolena:
28/02/2011
Pgina 11
As:
F=a+b
donde para obtener a y b, sustituimos las puertas lgicas por las operaciones que representan:
a=
obteniendo de este modo:
b = AB
F=
+ AB
Para obtener la tabla de la verdad dibujaremos una tabla donde aparezcan estos puntos intermedios, le daremos valores y, por ltimo, los sumaremos, obteniendo el resultado buscado. Recordemos que:
B 0 0 1 1
C 0 1 0 1 1 1 1 0
A 0 0 1 1
B 0 1 0 1
AB 0 0 0 1
De este modo si construimos una tabla con todos los pasos intermedios obtendremos:
28/02/2011
Pgina 12
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
a= 1 1 1 0 1 1 1 0
b = AB 0 0 0 0 0 0 1 1
F= a + b = 1 1 1 0 1 1 1 1
+AB
Aunque no los pide el enunciado del ejercicio, vamos a obtener la expresin ms simplificada de F, usando Karnagh, y la vamos a comparar con la expresin F que antes obtuvimos. El diagrama de Karnaugh es muy sencillo de obtener a partir de la tabla de verdad, puesto que slo un 0. Pintamos este 0 en su casilla correspondiente (A=0, B=1 y C=1) y el resto de casillas valdrn 1:
A BC 00 01 11 10
1 1
1 1 1
A
Quedando como solucin simplificada:
F=A+ +
Comprobando que es la solucin ms simplificada.
28/02/2011
Pgina 13
CODIFICAR Y DECODIFICAR
Todos los circuitos digitales funcionan aplicando a sus entradas seales digitales. Las salidas de estos circuitos son seales elctricas del mismo tipo. Cdigo es una combinacin de smbolos que tiene un determinado valor dentro de un sistema establecido. Es una serie de unidades o de informacin que se relaciona de manera preestablecida con conjunto de smbolos o signos que indican el valor. Cdigo binario: 0 No hay seal; 1 Seal elctrica de nivel adecuado Cdigo numrico: 2 Cifra que indica la existencia de un par de unidades de una cosa. Los cdigos que empleamos en los sistemas digitales son los CDIGOS BINARIOS, que consisten en combinaciones de unos y ceros. Por ejemplo, si queremos representar el nmero 9 lo hacemos mediante combinacin de unos y ceros:
910 (Decimal) = 10012 (Binario) Los cdigos ms comunes son: a) Binario Natural: Representamos cualquier nmero decimal mediante la combinacin Binaria correspondiente: 9 ser 1001 b) Decimal Codificado en Binario (BCD): para representar un nmero decimal con este sistema se representa cada dgito decimal mediante 4 bits (0 o 1) por separado, con lo que la posible combinacin de bits nunca pasar de 10: Ejemplo: Codificar en BCD el nmero 568. Conversin directa tpica entre un nmero en decimal y uno binario:
56810 = 10001110002
La representacin el mismo nmero decimal en cdigo BCD ser:
5
0101
Por tanto: 56810 = 010110000110BCD
6
0110
1000
El cdigo BCD cuenta como un nmero binario normal del 0 al 9, pero del diez (1010) al quince (1111) no son permitidos pues no existen, para estos nmeros, el equivalente de una cifra en decimal. Este cdigo es utilizado, entre otras aplicaciones, para la representacin de las cifras de los nmeros decimales en displays de 7 segmentos. Existen 3 tipos de codificacin BCD: Pgina 14
28/02/2011
P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM BCD Natural: Las 10 primeras cifras en orden creciente NATURAL BCD Exceso tres: NO se emplean las 3 primeras cifras del BCD natural ni las 3 ltimas de la codificacin hasta el nmero 16 BCD Aiken: Solo empleamos las 5 primeras cifras y las 5 ltimas de la codificacin hasta el nmero 16
La tabla siguiente nos muestra los valores correspondientes a cada uno de estos cdigos:
Sistema Decimal 0 1 2 3 4 5 6 7 8 9
BCD Natural 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001
BCD Exceso 3 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100
BCD Aiken 0000 0001 0010 0011 0100 1011 1100 1101 1110 1111
c)
Cdigos Progresivos: Se suelen emplear en procesos Industriales para convertir magnitudes analgicas en digitales y consisten, fundamentalmente, en que para pasar de una combinacin a la siguiente difiere solo en 1 bit (solo se permite cambiar un bit de un cdigo al siguiente). Esta progresin sucede tambin entre la ltima y la primera combinacin. Por eso se le llama tambin cdigo cclico. El ms usado es el Cdigo de Gray. Cdigo de GRAY: es utilizado principalmente en sistemas de posicin, ya sea angular o lineal. Sus aplicaciones principales se encuentran en la industria y en robtica. Cuando un nmero binario pasa de: 0111 a 1000 (de 7 a 8 en decimal) o de 1111 a 0000 (de 16 a 0 en decimal) cambian todas las cifras. Para el mismo caso pero en cdigo Gray: 0100 a 1100 (de 7 a 8 en decimal) o de 1000 a 0000 (de 16 a 0 en decimal) slo ha cambiado una cifra
28/02/2011
Pgina 15
P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM La caracterstica de pasar de un cdigo al siguiente cambiando slo un dgito asegura menos posibilidades de error. Para convertir un nmero binario a cdigo Gray, se sigue el siguiente mtodo: 1. Se suma el nmero en binario con el mismo, pero el segundo sumando debe correrse una cifra a la derecha. 2. Se realiza una suma binaria cifra con cifra sin tomar en cuenta el acarreo y se obtiene la suma total. 3. Al resultado anterior se le elimina la ltima cifra del lado derecho (se elimina el cero que est en rojo), para obtener el cdigo GRAY.
RECORDEMOS QUE: 1100110 1100110 10101010 0 +0 = 0 0+1= 1 1+0= 1 1 + 1 = 10
1010101
MTODO PARA CONVERTIR CDIGO GRAY A BINARIO:

1. El primer dgito del cdigo Gray ser el mismo que el del binario 2. Si el segundo dgito del cdigo Gray es "0", el segundo dgito binario es igual al primer digito binario, si este dgito es "1" el segundo dgito binario es el inverso del primer dgito binario. 3. Si el tercer dgito del cdigo Gray es "0", el tercer dgito binario es igual al segundo dgito binario, si este dgito es "1", el tercer dgito binario es el inverso del segundo dgito binario..... y as hasta terminar. Tabla de Cdigo de Gray para 4 bits:
Decimal 0 1 2 3 4 5 6 7
0000 0001 0010 0011 0100 0101 0110 0111
Gray 0000 0001 0011 0010 0110 0111 0101 0100
Decimal 8 9 10 11 12 13 14 15
1000 1001 1010 1011 1100 1101 1110 1111
Gray 1100 1101 1111 1110 1010 1011 1001 1000
d) Cdigos Detectores y Correctores de ERROR: Existen cdigos ms complejos que se emplean para detectar y, en ocasiones, corregir los errores que se producen cuando enviamos datos por la red. El
28/02/2011
Pgina 16
P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM error se detectar o corregir si se produce n un solo bit de la combinacin; de todos modos, la posibilidad de que se produzca error en dos bits simultneamente es muy remota. El nmero mnimo de bits de estos cdigos es de 5. Detectores de PARIDAD: Se forman aadiendo un bit ms a los de la combinacin BCD. Paridad PAR: El nmero de unos que contamos, INCLUIDO EL DE PARIDAD, debe ser PAR. Paridad IMPAR: El nmero de unos que contamos, INCLUIDO EL DE PARIDAD, debe ser impar.
PARIDAD PAR
0 1 2 3 4
0 0 0 0 0
0 0 0 0 1
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
5 6 7 8 9
0 0 0 1 1
1 1 1 0 0
0 1 1 0 0
1 0 1 0 1
0 0 1 1 0
PARIDAD IMPAR
0 1 2 3 4
0 0 0 0 0
0 0 0 0 1
0 0 1 1 0
0 1 0 1 0
1 0 0 1 0
5 6 7 8 9
0 0 0 1 1
1 1 1 0 0
0 1 1 0 0
1 0 1 0 1
1 1 0 0 1
28/02/2011
Pgina 17
P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM Detector 2 entre 5 y detector BIQUINARIO (2 entre 7): Formados por combinaciones de 5 y 7 bits respectivamente, siendo 2 el nmero de unos lgicos. El ERROR se detecta contando el nmero de unos de cada combinacin. Generadores de PARIDAD: Un bit de paridad se genera mediante un circuito sencillo compuesto por puertas XOR. Cdigos Correctores de ERROR: Se utilizan principalmente en procesos industriales y proporcionan el lugar que ocupa el bit errneo, mediante un circuito adecuado que corrige automticamente el error detectado en la informacin recibida. El ms habitualmente empleado es el de HAMMING. Cdigos Alfanumricos: Se emplean para representar informacin de letras, nmeros y signos especiales. Los ms utilizados son los cdigos ASCII (American Standard Code for Information Interchange).
28/02/2011
Pgina 18
CODIFICADORES Y DECODIFICADORES CODIFICADORES Al disear un sistema digital es necesario representar o codificar en forma binaria la informacin numrica y alfanumrica que se obtiene de dicho sistema y, para ello, existen los circuitos COMBINACIONALES denominados CODIFICADORES. Los codificadores nos permiten compactar la informacin, generando un cdigo de salida a partir de la informacin de entrada. Un codificador es un circuito combinacional que cuenta con un nmero determinado de entradas (2n) , de las cuales slo una tiene el estado lgico 1, y un nmero n de salidas, mediante las cuales se genera un cdigo de varios bits que depende de cul sea la entrada excitada. El diseo de un codificador se realiza como el de cualquier circuito combinacional. Como ejemplo veremos un codificador 22 entradas (4 entradas) y 2 salidas. La tabla de la verdad ser:
a3 x x x 1
a2 x x 1 0
a1 x 1 0 0
a0 1 0 0 0
S1 0 0 1 1
S0 0 1 0 1
Los valores de las entradas representados por x se denominan trminos indiferentes. Esto significa que tanto si el valor de X=1 o X=2, los valores de la salida sern idnticos. Obtenidas y simplificadas las funciones nos resultan:
S0 = S1 =
El circuito resultante:
1(a2
+a3)
0(a1+ 2a3)
28/02/2011
Pgina 19
CODIFICADOR 74LS148 COMERCIAL Es un circuito construido en tecnologa TTL (5 v) con 8 entradas (Inputs) y 3 salidas (Outputs). La principal aplicacin de este circuito es la de obtener un cdigo BINARIO a partir de las lneas de TECLADO.
Adems de las lneas de entrada y salida de datos (Inputs y Outputs), dison de una entrada de INHIBICIN
1 de tal forma que SI SU VALOR ES 1 NO CODIFICA. Tambin dispone de 2 salidas
y . La primera estar a nivel bajo (L) cuando todas las entradas estn a nivel alto (H) y la segunda pasa a nivel bajo cuando una entrada de datos esta a nivel alto. La tabla de la verdad de este circuito es:
28/02/2011 Pgina 20
Se comprueba que EL NIVEL ACTIVO ES EL CERO y las salidas nos indican, de forma negada, el valor binario correspondiente a la entrada activa. El diagrama de puertas lgicas es el siguiente:
28/02/2011
Pgina 21
DECODIFICADORES Realizan la funcin inversa a los codificadores, ponen un valor lgico 0 o 1 en un salida, n dependiendo de la combinacin de las entradas. Tendr, por tanto n entradas y 2 salidas. Un ejemplo ser un decodificador de 2 entradas a 4 salidas:
a1 0 0 1 1
a0 0 1 0 1
S3 1 1 1 0
S2 1 1 0 1
S1 1 0 1 1
S0 0 1 1 1
Las ecuaciones lgicas que corresponden son:
0= 1= 2= 3=
1; 1;
aplicando Boole S0 =
a0
0
S 1= S 2= S 2=
a1 ;
a0 a1 ;
El circuito resultante ser:
28/02/2011
Pgina 22
DECODIFICADOR 74LS42 COMERCIAL Tambin construido en tecnologa TTL, es un circuito comercial con 4 lneas de entrada y 10 de salida, en el que si aplicamos una combinacin BCD a la entrada, activa la correspondiente lnea de salida. El nivel activo en la salida es 0. El smbolo lgico es el siguiente:
28/02/2011
Pgina 23
El diagrama de conexiones es como sigue:
el diagrama lgico con puertas seria el sguiente:
28/02/2011
Pgina 24
La tabla de la verdad es:
La entrada A3 proporciona una funcin til de inhibicin cuando el 74LS42 trabaja en modo decodificacin 1de 8. A3 tambin se usa como entrada en modo demultiplexor de 8 salidas.
GENERADORES Y DETECTORES DE PARIDAD GENERADOR DE PARIDAD Un bit de paridad se genera mediante un circuito sencillo compuesto por puertas XOR. Como ejemplo disearemos un GENERADOR DE PARIDAD PAR para una palabra de 8 BITS. Recordemos que: Paridad PAR: El nmero de unos que contamos, INCLUIDO EL DE PARIDAD, debe ser PAR. Paridad IMPAR: El nmero de unos que contamos, INCLUIDO EL DE PARIDAD, debe ser impar. Por tanto el generador elemental de paridad (para 2 bits) ser:
28/02/2011
Pgina 25
Con la siguiente tabla de la verdad:
A 0 0 1 1
B 0 1 0 1
C 0 1 1 0
Si tenemos palabras de mas de 2 bits, habr que combinar el nmero necesario de puertas de 2 entradas, de modo que construyamos la XOR con las suficientes entradas para generar el bit de paridad. Por ejemplo, un generador para un circuito de 8 bits deber cumplir la funcin:
BP = [(a
b)
(c
d) (e
f)
(g h)]
Y, por tanto, el diagrama de puertas lgicas:
28/02/2011
Pgina 26
DETECTOR DE PARIDAD La estructura es idntica a la del generador de paridad, pero aadiremos como entrada el Bit de Paridad de la palabra a comprobar y lo compararemos con el que nosotros generamos, si la salida resultado de esta comparacin es 0, la transmisin es correcta y si es 1 la transmisin ha fallado. Veamos el detector de una palabra de 7 bits mas uno de paridad (BP).
COMPARADORES Son circuitos combinacionales que, al presentar en sus entradas 2 palabras de N bits,detectan si son iguales o no , y si no lo son, cual de las dos es mayor. La puerta XOR es, de nuevo, el comparador elemental:
A 0 0 1 1
B 0 1 0 1
C 0 1 1 0
El proceso a seguir para disear un comparador se realiza a partir de las condiciones de comparacin.
28/02/2011
Pgina 27
S0 es la salida para A > B S1 es la salida para A < B S2 es la salida para A = B

Con estas condiciones, la tabla de la verdad quedar:
A
0 0 1 1
Las funciones correspondientes son:
B
0 1 0 1
S0
0 0 1 0
S1
0 1 0 0
S2
1 0 0 1
S0 = A S1 = B S2 = A
El diagrama de contactos quedar:
28/02/2011
Pgina 28
COMPARADOR 7485 COMERCIAL
Es un comparador de palabras de 4 bits cada una que se puede conectar en paralelo con otros de iguales caractersticas, para comparar palabras de ms bits. Si aplicamos las salidas A > B, A = B y A < B de un dispositivo correspondiente a la etapa (4 bits) de 4 bits de menor peso de un dispositivo, a las entradas correspondientes del mismo nombre del dispositivo de 4 bits de mayor peso, obtendremos un comparador de 8 bits.
28/02/2011
Pgina 29
CONVERSORES DE CDIGO Son circuitos Codificadores y Decodificadores que realizan funciones especificas y concretas de conversin de cdig, entre ellos los ms comunes son los convertidores Decimal a BCD, BCD a Decimal y BCD a / segmentos (par Displays de 7 segmentos). Destacaremos los siguientes: CONVERTIDOR SN74LS147 10 A 4 DECIMAL A BCD COMERCIAL Codifica 9 lneas de entrada a 4 de salida (BCD), la condicin decimal de cero no requiere codificacin porque a la salida tenemos cero cuando en las 9 entradas tenemos nivel lgico alto (1):
28/02/2011
Pgina 30
CONVERTIDOR SN74LS42 4 A 10 BCD A DECIMAL COMERCIAL Es un Decodificador multipropsito diseado para trabajar con 4 entradas BCD y proporcionar 10 salidas independientes (Decimal). Acepta 4 entradas BCD de nivel alto (1) y proporciona 10 salidas (decimal) de nivel bajo. El cero se da cuando todas las entradas estn a 1 y proporciona 1 en todas las salidas a partir del momento en que en las entradas aparece una combinacin lgica mayor que 9 en decimal. La Tabla de la Verdad:
28/02/2011
Pgina 31
DECODIFICADOR BCD A 7 SEGMENTOS SN74LS47 COMERCIAL El circuito admite 4 bits de entrada Binario Codificado en Decimal (BCD) y, dependiendo del estado de las entradas auxiliares, decodifica estos datos a un visualizador numrico de 7 segmentos. Posee tambin una entrada (negada) de Test de Lmpara LT y una de Supresin de cero (tambin negada) BI/RBO
28/02/2011
Pgina 32
28/02/2011
Pgina 33
28/02/2011
Pgina 34
MULTIPLEXORES Y DEMULTIPLEXORES MULTIPLEXORES (O MULTIPLEXADORES) La funcin de Multiplexar consiste en enviar a voluntad, mediante un mecanismo de seleccin, por un nico canal de salida (y por uno solo) la informacin presente en alguna de las varias lneas de entrada. El multiplexor ms elemental es el Conmutador elctrico, tambin lo serian los selectores de varias posiciones.
Los circuitos combinacionales que realizan esta funcin estn formados por N lneas de entrada de informacin, UNA salida y n entradas de control. La relacin entre las entradas de informacin y de control es: entradas de control 23=8).
N=2
(un multiplexor con 8 entradas de informacin tendr 3
MULTIPLEXOR COMERCIAL DE 8 ENTRADAS 74HC151 Se trata de un multiplexor de 8 entradas y 3 de control (2 3), que cumple la siguiente tabla de la verdad:
28/02/2011
Pgina 35
Las entradas S0, S1 y S2 son las entradas de control. La entrada (salida) y la (complementaria de Y).
es de inhibicin cuando la
tenemos a 1 (nivel alto) y pone a cero la salida. Dispone de 2 salidas complementarias Y
28/02/2011
Pgina 36
DEMULTIPLEXORES (O DEMULTIPLEXADORES) Son circuitos que realizan la funcin inversa de los anteriores, es decir que tienen una nica entrada, N salidas de datos y n entradas de control (2 =8 salidas). La informacin presente en la entrada la transmitimos a la salida seleccionada mediante las entradas de control. Podemos utilizar para esta misin los circuitos integrados comerciales como demultiplexores y como decodificadores indistintamente (74LS42).
3
DEMULTIPLEXOR COMERCIAL DE 8 SALIDAS SN74LS138 Esta diseado especialmente para seleccionar la direccin de decodificacin de los chips de memoria de alta velocidad. Gracias a las mltiples entradas de inhibicin se puede expandir a 24 salidas de decodificacin, acoplando varios 74LS138. La tabla de la verdad es la siguiente:
28/02/2011
Pgina 37
Posee 3 entradas de DIRECCIN (A0, A1 y A2) que determinan la salida donde tendremos valor bajo [Salida (OUT) por nivel bajo (LOW)] y 3 entradas de Inhibicin, de las cuales 1 es por nivel alto ( E3) y las otras dos por nivel bajo ( 0 y
1). Para emplearlo como Demultiplexor
haremos servir una de las entradas de nivel bajo ( 0 y 1) como dato, mientras las otras las mantenemos al nivel requerido (alto para E1 y bajo para la otra entrada de nivel bajo) CONSTANTE.
28/02/2011
Pgina 38
Las entradas mltiples de Inhibicin permiten una fcil expansin de 8 hasta 32 salidas decodificadas (5 entradas de seleccin son 25 = 32), empleando un inversor (74LS04).
CIRCUITOS SUMADORES La suma o adicin binaria es anloga a la de los nmeros decimales. La diferencia radica en que en los nmeros binarios se produce un acarreo o me llevo (carry) cuando la suma excede de uno mientras en decimal se produce un acarreo cuando la suma excede de nueve (9).
28/02/2011
Pgina 39
1 1 1
1 0 1 0 1 1 0 0 1 1
10 + 15 = 25 1 1 0 0 12 = (2510)
De la operacin extraemos las siguientes conclusiones: 1. Los nmeros o sumandos se suman en paralelo o en columnas, colocando un nmero encima del otro. Todos los nmeros bajo la misma columna tienen el mismo valor posicional. 2. El orden de ubicacin de los nmeros no importa (propiedad conmutativa).
El circuito lgico de suma ms elemental es el SEMISUMADOR, que suma 2 bits (A y B) que genera un bit de suma y un bit de acarreo cuando este se produce. La operacin de un semisumador se puede sintetizar mediante las siguientes 2 operaciones booleanas:
S=A
Y el acarreo (me llevo):
C0 = A B
As la tabla de la verdad ser:
A
0 0 1 1
B
0 1 0 1
S ()
0 1 1 0
C0
0 0 0 1
28/02/2011
Pgina 40
Y el diagrama de smbolos:
Para realizar una suma binaria donde se tenga presente un acarreo (carry) de entrada se debe implementar un circuito que tenga presente esta nueva variante; como es el caso del sumador completo. El sumador completo tiene 3 entradas que se suman y son: A, B, y Cin (entrada de arrastre), y las salidas habituales S () y Co (suma y salida de arrastre)
Donde HA es el semisumador ya visto y FA el sumador completo. Es decir que un sumador total o completo tendr la siguiente tabla de la verdad:
A
0 0 0 0 1 1 1 1
28/02/2011
B
0 0 1 1 0 0 1 1
Cin
0 1 0 1 0 1 0 1
S ()
0 1 1 0 1 0 0 1
C0
0 0 0 1 0 1 1 1
Pgina 41
Con las funciones siguientes:
S = Cin C0 =
(A
B)
Que nos dar una implementacin mediante puertas:
SUMADOR TOTAL INTEGRADO 74LS83 DE 4 BITS CON ACARREO Es un circuito que suma 2 nmeros binarios de 4 bits ms el bit de acarreo Cin entregado exteriormente a la entrada C0
28/02/2011
Pgina 42
El diagrama de puertas del 7483:
La tabla de la verdad:
28/02/2011
Pgina 43
Y la funcin suma aparece en sus salidas ( 1 a 4 ) y el acarreo de salida C 4 que tambin proporciona. Cumple la siguiente frmula:
C0 + 20(A1 + B1)+ 21(A2 + B2)+ 22(A3 + B3) + 23(A4 + B4 )= 20 1 + 21 2 + 22 3 + 23 4 + 24 C4

Como ejemplo:
RESTA BINARIA La resta o sustraccin de nmeros binarios es similar a los nmeros decimales. La diferencia radica en que, en binario, cuando el minuendo es menor que el sustraendo, se produce un prstamo o borrow de 2, mientras que en decimal se produce un prstamo de 10. Al igual que en la suma, el proceso de resta binaria, se inicia en la columna correspondiente a la de los dgitos menos significativos. Las reglas que rigen la resta binaria:
28/02/2011
Pgina 44
Y el circuito lgico, llamado semirrestador (HS), que sustrae un B de un bit A y suministra un bit de diferencia (Di) y un bit de prstamo (Bo):
La operacin de un Semirrestador anterior se puede resumir mediante las 5 ecuaciones booleanas:
Di = A + B= A Bi =
B (borrow)
A continuacin tenemos el proceso de resta de 2 nmeros binarios de 5 bits. El objeto de esta operacin es ilustrar el manejo de los prstamos y plantear la necesidad de un restador completo de 2 bits que tenga, como entradas, el minuendo, el sustraendo, y el prstamo anterior y ofrezca como salidas, la diferencia y el prstamo, si existe. El diagrama de bloques y conexin en bloques de un restador completo ser como el que se muestra a continuacin:
UNIDADES ARITMETICOLGICAS La unidad aritmtico lgica, tambin conocida como ALU (siglas en ingls de arithmetic logic unit), es un circuito digital que calcula operaciones aritmticas (como suma, resta, multiplicacin, etc.) y operaciones lgicas (si, y, o, no), entre dos nmeros. Muchos tipos de circuitos electrnicos necesitan realizar algn tipo de operacin aritmtica, as que incluso el circuito dentro de un reloj digital tendr una ALU minscula que se mantiene sumando 1 al tiempo actual, y se mantiene comprobando si debe activar el pitido del temporizador, etc. Los ms complejos circuitos electrnicos son los que estn construidos dentro de los chips de microprocesadores modernos ; por lo tanto, estos procesadores tienen dentro de ellos un
28/02/2011 Pgina 45
ALU muy complejo y potente. De hecho, un microprocesador moderno (y los mainframes) pueden tener mltiples ncleos, cada ncleo con mltiples unidades de ejecucin, cada una de ellas con mltiples ALU. Muchos otros circuitos pueden contener en el interior una unidad aritmtico lgica: unidades de procesamiento grfico como las que estn en las GPU NVIDIA y ATI, FPU como el viejo coprocesador matemtico 80387, y procesadores digitales de seales como los que se encuentran en tarjetas de sonido Sound Blaster, lectoras de CD y los televisores de alta definicin. Todos stos tienen en su interior varias ALU potentes y complejas.
El anterior es un tpico smbolo esquemtico para una ALU: A y B son operandos; R es la salida; F es la entrada de la unidad de control; D es un estado de la salida. La ALU se compone bsicamente de: Circuito Operacional, Registros de Entradas, Registro Acumulador y un Registro de Estados, conjunto de registros que hacen posible la realizacin de cada una de las operaciones. La mayora de las acciones de la computadora son realizadas por la ALU. La ALU toma datos de los registros del procesador. Estos datos son procesados y los resultados de esta operacin se almacenan en los registros de salida de la ALU. Otros mecanismos mueven datos entre estos registros y la memoria. Una unidad de control controla a la ALU, al ajustar los circuitos que le seala a la ALU qu operaciones realizar. Una ALU simple de 2 bits que hace operaciones de AND, OR, XOR y adicin es la que corresponde al esquema siguiente:
28/02/2011
Pgina 46
28/02/2011
Pgina 47
La mayora de las ALU pueden realizar las siguientes operaciones: Operaciones aritmticas de nmeros enteros (adicin, sustraccin, y a veces multiplicacin y divisin, aunque esto es ms complejo) Operaciones lgicas de bits (AND, NOT, OR, XOR, XNOR) Operaciones de desplazamiento de bits (Desplazan o rotan una palabra en un nmero especfico de bits hacia la izquierda o la derecha, con o sin extensin de signo). Los desplazamientos pueden ser interpretados como multiplicaciones o divisiones por 2. Un ingeniero puede disear una ALU para calcular cualquier operacin, sin importar lo compleja que sea; el problema es que cuanto ms compleja sea la operacin, tanto ms costosa ser la ALU, ms espacio usar en el procesador, y ms energa disipar, etc. Las entradas a la ALU son los datos en los que se harn las operaciones (llamados operandos) y un cdigo desde la unidad de control indicando qu operacin realizar. Su salida es el resultado del cmputo de la operacin. En muchos diseos la ALU tambin toma o genera como entradas o salidas un conjunto de cdigos de condicin desde o hacia un registro de estado. Estos cdigos son usados para indicar casos como acarreo entrante o saliente, overflow, divisin por cero, etc.
BIBLIOGRAFA Donald L. Shilling y Charles Belove. Circuitos Electrnicos Discretos e Integrados (2 Edicin): Marcombo - 1985 Antonio Gil Padilla. Electrnica General. 1. Dispositivos y sistemas digitales: McGrau Hill 1992 Juan Gonzlez Gmez. CIRCUITOS Y SISTEMAS DIGITALES: Apuntes de Clase. Octubre 2002 GNU Free Documentation License Catlogos de Componentes: National Semiconductor 1995 Motorola FAST AND LS TTL DATA Philips File under Integrated Circuits, IC06 ON semiconductors December, 1999 rev. 6 WEB: Sumador ALU Puertas http://es.wikipedia.org/wiki/Sumador http://es.wikipedia.org/wiki/Unidad_aritm%C3%A9tico_l%C3%B3gica http://es.wikipedia.org/wiki/Puerta_l%C3%B3gica
28/02/2011
Pgina 48
CONTENIDO
PUERTAS LGICAS ...................................................................................................................................1 PUERTA NOT O INVERSORA ..................................................................................................................1 PUERTA OR O SUMADORA ...................................................................................................................1 PUERTA NOR O SUMADORA INVERSORA .............................................................................................. 2 PUERTA AND O MULTIPLICADORA........................................................................................................2 PUERTA NAND O MULTIPLICADORA INVERSORA ..................................................................................3 PUERTA OR EXCLUSIVA (OREX) .............................................................................................................3 PUERTA NOR EXCLUSIVA (NOREX) ........................................................................................................4 CIRCUITOS COMBINACIONALES: ..............................................................................................................5 Diseo de circuitos combinacionales ....................................................................................................5 Proceso de diseo ............................................................................................................................5 Implementacin de Funciones con cualquier tipo de puertas ............................................................... 6 Ejemplo 1: ........................................................................................................................................6 Ejercicios: .........................................................................................................................................8 Anlisis de circuitos combinacionales .................................................................................................11 Codificar y Decodificar ................................................................................................................14 Mtodo para convertir cdigo GRAY a binario: ..............................................................................16 CODIFICADORES Y DECODIFICADORES................................................................................................19 Codificadores .................................................................................................................................19 Codificador 74LS148 comercial ...............................................................................................20 Decodificadores ............................................................................................................................. 22 Decodificador 74LS42 comercial..............................................................................................23 GENERADORES Y DETECTORES DE PARIDAD .......................................................................................25 Generador de Paridad ....................................................................................................................25 Detector de Paridad .......................................................................................................................27 COMPARADORES................................................................................................................................27 Comparador 7485 comercial ...................................................................................................29 28/02/2011 Pgina 49
P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM CONVERSORES DE CDIGO ................................................................................................................30 Convertidor SN74LS147 10 a 4 Decimal a BCD comercial .........................................................30 Convertidor SN74LS42 4 a 10 BCD a Decimal comercial ...........................................................31 Decodificador BCD a 7 Segmentos SN74LS47 comercial ..........................................................32 MULTIPLEXORES Y DEMULTIPLEXORES ...............................................................................................35 Multiplexores (o Multiplexadores) .................................................................................................35 Multiplexor comercial de 8 entradas 74HC151 ........................................................................35 Demultiplexores (o Demultiplexadores) .........................................................................................37 Demultiplexor comercial de 8 salidas SN74LS138 ....................................................................37 CIRCUITOS SUMADORES.....................................................................................................................39 Sumador total integrado 74LS83 de 4 bits con acarreo............................................................ 42 RESTA BINARIA ...................................................................................................................................44 UNIDADES ARITMETICOLGICAS ........................................................................................................45 Bibliografa.............................................................................................................................................48
28/02/2011
Pgina 50

Puertaslogicasysistemascombinacionales 110228082200 Phpapp01

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Puertaslogicasysistemascombinacionales 110228082200 Phpapp01

Transféré par

Droits d'auteur :

Formats disponibles

P.Q.P.I.

AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

Tabla De La Verdad De La Puerta Inversora NOT

Tabla De La Verdad De La Puerta Sumadora OR

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

Tabla De La Verdad De La Puerta Sumadora Inversora NOR

VALOR OBTENIDO EN LA SALIDA 1 0 0 0

Tabla De La Verdad De La Puerta Multiplicadora Inversora NAND

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

Tabla de la verdad de la puerta OR Exclusiva (EX-OR)

PUERTA NOR EXCLUSIVA (NOREX)

VALOR OBTENIDO EN LA VALOR EN LA PARTE A 0 0 1 1 VALOR EN LA PARTE B SALIDA 0 1 0 1 1 0 0 1

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

es el producto (puerta AND)de B y el negado de C:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

lo obtenemos mediante un inversor:

Ahora, si empleamos una puerta AND:

se obtienen mediante inversores:

y ahora unimos todas las piezas para obtener el circuito final:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

Implementar solo con NAND la puerta OREX.

Implementar solo con NOR la puerta OREX

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

Implementar solo con NAND la puerta NOREX

Implementar solo con NOR la puerta NOREX

Implementar Y+W con NAND Implementar Y+W con NOR

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

Implementar con NOR

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

RECORDEMOS QUE: 1100110 1100110 10101010 0 +0 = 0 0+1= 1 1+0= 1 1 + 1 = 10

MTODO PARA CONVERTIR CDIGO GRAY A BINARIO:

0000 0001 0010 0011 0100 0101 0110 0111

Gray 0000 0001 0011 0010 0110 0111 0101 0100

1000 1001 1010 1011 1100 1101 1110 1111

Gray 1100 1101 1111 1110 1010 1011 1001 1000

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

Las ecuaciones lgicas que corresponden son:

El circuito resultante ser:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

El diagrama de conexiones es como sigue:

el diagrama lgico con puertas seria el sguiente:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

La tabla de la verdad es:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

Con la siguiente tabla de la verdad:

Y, por tanto, el diagrama de puertas lgicas:

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

S0 es la salida para A > B S1 es la salida para A < B S2 es la salida para A = B

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

COMPARADOR 7485 COMERCIAL

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM

P.Q.P.I. AUXILIAR MUNTATGE ORDINADORS CARLOS CARDELO IES MVM