DISEO CON EL CONTROLADOR DE ADELANTO DE FASE El controlador PID (proporcional, integral y derivativo) En general, el diseo de controladores en sistemas de control

se puede ver como un problema de diseo diseo de filtros; entonces existe un gran numero de esquemas posibles. El filtro paso altas a menudo se denomina como controlador de adelanto de fase ya que se introduce fase positiva al sistema en algn intervalo de frecuencias. El filtro paso ajas tambin se conoce como controlador de atraso de fase, ya que la fase correspondiente introducida es negativa. La funcin de transferencia de un controlador e adelanto o atraso sencillo se expresa como:

en donde el controlador es paso altas o de adelanto de fase si p1>z1, y paso bajas o de atraso de fase si p1<z1. La implementacin del circuito con amplificadores operacionales de la ecuacin presenta en la fig. siguiente con un amplificador inversor. La funcin e transferencia del circuito es:

Al comparar las dos ultimas ecuaciones, se tiene: Kc=c1/C2 Z1=1/R1C1 P1=1/R2C2 Se puede reducir el nmero de parmetros de diseo de cuatro a tres al hacer que C=C1=C2 entonces la ecuacin se escribe como:

Interpretacin y diseo en el dominio del tiempo del control de adelanto de fase Para que el controlador de adelanto de fase no degrade el error en estado estable, el factor a de la ecuacin anterior debe ser absorbido por la ganancia de la trayectoria directa K. Entonces, para propsitos de diseo, Gc(s) se puede escribir como:

Se observa que el controlador de adelanto de fase puede mejorar la estabilidad del sistema en lazo cerrado si sus parmetros se escogen en forma adecuada. En resumen, el diseo de control de adelanto de fase consiste en colocar el polo y el cero de Gc(s) para que las especificaciones de diseo sean satisfechas. DISEO CON EL CONTROLADOR DE ATRASO DE FASE La funcin de transferencia de la ecuacin

representa un controlador de atraso de fase o filtro pasa bajas cuando a<1. La funcin de transferencia se repite como sigue:

La configuracin de polos y ceros de Gc(s) se muestra en la siguiente figura. Contrario al controlador PI, el cual provee un polo en s=0, el controlador de atraso de fase afecta el error en estado estable solamente en el sentido de que la ganancia en frecuencia cero de Gc(s) es mayor que la unidad.

Por tanto, cualquier constante de error que sea finita y no cero ser incrementada por el factor 1/a del controlador de atraso de fase. Ya que el polo en s=-1/T esta a la derecha del cero en 1/aT, el empleo efectivo del controlador de atraso e fase para mejorar el amortiguamiento podra tener que seguir el mismo principio de diseo el control PI. Por lo tanto, la forma adecuada de aplicar el control e atraso de fase es colocar el polo y el cero muy cercanos. Para sistemas de tipo 0 y de tipo 1 la combinacin debe estar ubicada cercana al origen en el plano s.