Vous êtes sur la page 1sur 7

1. OBJETIVOS 1.1 Objetivo General Implementar un Flip-Flop mediante compuertas lgicas. 1.

.2 Objetivos Especficos Conocer el funcionamiento de cada dispositivo electrnico que se va a utilizar para su correcta aplicacin. Verificar el funcionamiento del flip-flop mediante su tabla de verdad para validar su comportamiento. 2. MARCO TEORICO El temporizador555 Es un excepcional circuito integrado, muy difundido en nuestros das.Naci hace ms de 30 aos y contina utilizndose actualmente, puede ver una Breve resea histrica del temporizador 555.Se puede ver de las figuras que, independientemente del tipo de encapsulado, la numeracin de las patillas del temporizador es la misma. El 556 es un circuito integrado con 2 temporizadores tipo 555 en una sola unidad de 14 pines y el 558 tiene 4 temporizadores tipo 555 en una sola unidad de 14 pines.

En electricidad y electrnica, un condensador o capacitor es un dispositivo que almacena energa elctrica, es un componente pasivo. Est formado por un par de superficies conductoras en situacin de influencia total (esto es, que todas las lneas de campo elctrico que parten de una van a parar a la otra), generalmente en forma de tablas, esferas o lminas, separadas por un material dielctrico (siendo este utilizado en un condensador para disminuir el campo elctrico, ya que acta como aislante) o por el vaco, que, sometidas a una diferencia de potencial (d.d.p.) adquieren una determinada carga elctrica, positiva en una de las placas y negativa en la otra (siendo nula la carga total almacenada). Distribucin de pines del temporizador 555

1 - Tierra o masa 2 - Disparo: Es en esta patilla, donde se establece el inicio del tiempo de retardo, si el 555 es configurado como monostable. Este proceso de disparo ocurre cuando este pin va por debajo del nivel de 1/3 del voltaje de alimentacin. Este pulso debe ser de corta duracin, pues si se mantiene bajo por mucho tiempo la salida se quedar en alto hasta que la entrada de disparo pase a alto otra vez. 3 - Salida: Aqu veremos el resultado de la operacin del temporizador 555, ya sea que est conectado como monostable, astable u otro. Cuando la salida es alta, el voltaje de salida es el voltaje de aplicacin (Vcc) menos 1.7 Voltios. Esta salida se puede obligar a estar en casi 0 voltios con la ayuda de la patilla # 4 (reset) 4 - Reset: Si se pone a un nivel por debajo de 0.7 Voltios, pone la patilla de salida # 3 a nivel bajo. Si por algn motivo esta patilla no se utiliza hay que conectarla a Vcc para evitar que el 555 se "resetee" 5 - Control de voltaje: Cuando el temporizador 555 se utiliza en el mododecontroladordevoltaje, el voltaje en esta patilla puede variar casi desde Vcc (en la prctica como Vcc-1 voltio) hasta casi 0 V (en la prctica aprox. 2 Voltios). As es posible modificar los tiempos en que la patilla # 3 est en alto o en bajo independiente del diseo (establecido por las resistencias y condensadores conectados externamente al 555). El voltaje aplicado a la patilla # 5 puede variar entre un 45% y un 90 % de Vcc en la configuracin monostable. Cuando se utiliza la configuracin astable, el voltaje puede variar desde 1.7 voltios hasta Vcc. Modificando el voltaje en esta patilla en la configuracin astable causar la frecuencia original del astable sea modulada en frecuencia (FM). Si esta patilla no se utiliza, se recomienda ponerle un condensador de 0.01uF para evitar las interferencias 6 - Umbral: Es una entrada a un comparador interno que tiene el 555 y se utiliza para poner la salida (Pin # 3) a nivel bajo bajo 7 - Descarga: Utilizado para descargar con efectividad el condensador externo utilizado por el temporizador para su funcionamiento. 8 - V+: Tambin llamadoVcc, es el pin donde se conecta el voltaje de alimentacin que va de 4.5 voltios hasta 16 voltios (mximo). Hay versiones militares de este integrado que llegan hasta 18 Voltios El temporizador 555 se puede conectar para que funcione de diferentes maneras, entre los mas importantes estn: multivibrador astable y como multivibrador monoestable. Potencimetro Un potencimetro es un resistor cuyo valor de resistencia es variable. De esta manera, indirectamente, se puede controlar la intensidad de corrienteque fluye por un circuito si se conecta en paralelo, o la diferencia de potencial al conectarlo en serie.

Normalmente, los potencimetros se utilizan en circuitos de poca corriente. Para circuitos de corrientes mayores, se utilizan los reostatos, que pueden disipar ms potencia. Circuitos lgicos secuenciales (FLIP FLOP) A diferencia de los circuitos lgicos combinacionales, los circuitos secuenciales tiene memoria; pueden reflejar en su salida el efecto de una seal de entrada que hubo segundos o das antes. Los circuitos AND, OR y NOT funcionan sin memoria. Por ejemplo, en el caso del circuito AND, una salida lgica 1 es obtenida nicamente durante el tiempo que todas las entradas estn simultneamente en lgica 1. Si cada entrada pasa por lgica 1 de una manera secuencial, no-simultnea, la salida permanecer aqu la necesidad en lgica 0. De de un circuito electrnico que se pueda colocar en uno cualquiera de los dos estados lgicos indefinidamente, hasta que sea intencionalmente pasado al estado contrario. Tal circuito es conocido como BIESTABLE, o simplemente FLIP-FLOP. El biestable, en efecto, provee una memoria, ya que puede "recordar" el ltimo estado en el que haba sido colocado.Los circuitos flip-flops desempean un papel muy importante en la electrnica digital. Ellos son usados para medir frecuencia, computar el tiempo, dividir trenes de pulsos por una constante fija, generar seales en secuencia, memorizacin de registros (words), etc. Aunque hay muchas clases de flip-flop, todos ellos tienen por fin primordial almacenar un bit binario, representado por un estado elctrico alto o bajo. El circuito secuencial ms simple es un Flip-Flop tipo RS. RS flip-flop Un RS flip-flop llamado algunas veces un "set-reset" flip-flop, es un circuito con dos entradas y dos salidas. Las salidas son complementos entre s, o sea que, cuando la una est en alto, la otra estar en bajo. Deriva su nombre del hecho de poder quitar (reset) y poner (set) el estado alto en la salida Q. Cuando se aplique un pulso en cada una de las dos entradas: un pulso alto en la entrada S (set) quita, "borra", el pulso alto puesto en anterioridad en Q. En la prctica la polaridad del pulso de manejo depender del tipo de compuertas con las cuales se haya implementado el RS flip-flop, tal como se puede observar en la figura: De las tablas de verdad podemos deducir su funcionamiento teniendo en cuenta que, cuando Q tiene lgica 1, el flip-flop se considera "set" (puesto), y cuando Q tiene lgica 0 es porque el flop-flop est "reset" (cleared, borrado). Las dos salidas Q y no-Q son simtricas (iguales) en lo que a caractersticas elctricas se refiere, por lo que, de acuerdo con las circunstancias, se podr tomar una u otra como tal.

CLOCKED RS FLIP-FLOP El flip-flop RS bsico es "asynchronous" (no-sincronizado), responde a las entradas tan pronto como ellas ocurren; muestra cambios en la salida cada que se presentan cambios en Set y Reset. En ciertos procesos se requiere "to-synchronize" (sincronizar) la operacin del RS flip-flop, de tal manera que slo se produzcan cambios en la salida cuando se cumpla cierto requisito anterior. En caso contrario, las acciones se SET y RESET no deben alterar la salida Q. Una manera de sincronizar la operacin de un RS Flip-Flop con otros circuitos lgicos, es colocar una compuerta a cada entrada, de tal forma que ellas respondan a S y R solamente cuando sean "habilitadas" (capacitadas) por un lgico 1 (nivel alto) procedente de un CLOCK. (Un clock es un circuito secuencial generador de un tren de pulsos, "ceros" y "unos" de manera alternada). La figura 14 muestra un clockedRsflipflop(controlado, no sincronizado).3.3.- EL DATA o D FLIP - FLOPElflip - flop tipo D es una cierta modificacin introducida al flip-flopclockedRs(controlado en su funcionamiento por los pulsos Clock en una sola lnea comn de entrada). El principio bsico se muestra en la figura:

Podemos apreciar que, es agregado un inversor a una de las dos entradas del flip-flop, de tal forma que la entrada restante y la entrada del inversor queden unidas. Lo

anterior garantiza que las entradas a la seccin RS sean siempre complementarias una de otra, y asegura que el estado lgico en la salida Q ser siempre el mismo estado lgico, alto o bajo, del ltimo pulso que lleg a la entrada D.Lainformacin dada tiene un carcter general, ya que no se pueden dar conceptos concretos por razn de la amplia variedad de flip-flop que se fabrican en circuito integrado, an dentro de un mismo tipo. Nos servir para dejar cimentados ciertos principios, los cuales nos ayudarn a interpretar luego las diferentes tablas de verdad, dadas por el fabricante para facilitar al experimentador la comprensin del funcionamiento de una u otra referencia. EL JK FLIP FLOP Probablemente es el flip-flop ms usado en los circuitos secuenciales lgicos, por su capacidad para CONTAR y DIVIDIR. Entrega un pulso completo de salida por cada dos pulsos de entrada, caracterstica tenida en cuenta por muchos para denominarlo, tambin, "toggle"(basculante, ondulante, Si - No - Si - No, etc.) flip-flop, o sencillamente un T flip-flop.Bsicamente, el JK flip-flop es un biestable RS flip-flop con compuertas (clocked) dispuestas de tal forma que la accin PONER - QUITAR (set reset) sea llevada a cabo por una sola lnea de entrada.Bsicamente, se puede considerar el JK flip-flop como un circuito biestable con una sola entrada y dos salidas, completamente entre s. En la prctica, el circuito integrado dispone de dos entradas auxiliares, marcadas J y K, dispuestas para "condicionar}" el estado que debe tomar la salida a partir del momento que llegue la prxima transicin activa del pulso clock.

Observar que, de acuerdo a como se encuentren las entradas J y K, la salida Q puede operar como toggle o quedarse indefinidamente en un determinado estado, sin importar los pulsos en la entrada clock.

Cuando se utiliza al flip-flop como contador o divisor, se pueden dejar libres las entradas J y K; en este caso, los pulsos cuya frecuencia se desea modificar, se deben poner en la entrada correspondiente al clock. 3. MATERIALES Circuito integrado 555 Un capacitor Un potencimetro Un Led Circuitos Integrados 74LS04, 74LS08, 74LS32, 74LS 11, 74LS02. Un dipswitch Tres resistencias de 330 ohmios Pinzas, cable UTP, protoboard. 4. PROCEDIMIENTO. Tabla de Verdad A B 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Tabla de Excitacin Qn 0 0 1 1 Qn+1 0 1 0 1 A x 0 x 0 B 0 X X 0 C X 0 0 X

C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

Qn 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Qn+1 1 1 0 1 1 0 X X 0 0 0 X X 0 X X

Set 1 x 0 x 1 0 x x 0 0 0 x x 0 x x

Reset 0 0 x 0 0 1 x x x 1 x x x 1 x x

Diseno Combinacional

5. CONCLUSIONES Se puede implementar un nuevo flip-flop mediante compuertas lgicas tomando en cuenta que necesita retroalimentacin, pulsos de reloj y memoria. El circuito integrado 555 nos permite obtener la seal de reloj que necesita un flip-flop y modificar su frecuencia. 6. RECOMENDACIONES Conocer y especificar la lgica aplicada a nuestro circuito flip-flop implementado. Comprobar que los dispositivos funcionen correctamente. 7. BIBLIOGRAFIA Diseo digital M.Morris Mano William Fetcher Diseo Combinacional de ing. Jose Guerra