Vous êtes sur la page 1sur 34

Master oficial Ingeniera Electrnica, Tratamiento de Seal y Comunicaciones MICROELECTRNICA DIGITAL

Profesorado:
Leopoldo Garca Franquelo ( lgfranquelo@ieee.org ) Garc Miguel A. Aguirre Echnove ( aguirre@gte.esi.us.es ) Ech Jonathan N. Tombs ( jon@gte.esi.us.es )
Departamento de Ingeniera Electrnica Ingenier Electr

Universidad de Sevilla

I.

II. III.

IV. V. VI.

Introduccin a la Microelectrnica Digital. Revisin del Introducci Microelectr Revisi International Technology Roadmap for Semiconductors. Una Semiconductors revisin de lo que la industria estima que sern sus demandas revisi ser tecnolgicas a corto y medio plazo. tecnol Introduccin a la microelectrnica digital. Opciones tecnolgicas, Introducci microelectr tecnol estilos de diseo y procedimientos para el diseo y la construccin dise dise construcci de un circuito integrado. Herramientas de diseo de circuitos integrados. Sntesis de alto dise S nivel para lenguajes de descripcin de hardware. Estrategias de descripci Place and Route. Algoritmos de optimizacin de layouts en Route optimizaci celdas estndar.. est FPGAS I. Revisin de las propuestas tecnolgicas para el Revisi tecnol desarrollo con FPGAs. Propuestas basadas en tecnologas SRAM, FPGAs. tecnolog Antifusible y Transistor EPROM. FPGAs II. Propuestas y tendencias actuales. FPGAs de ltima generacin. Tecnologas de desarrollo. generaci Tecnolog FPGAS III. Herramientas software. Flujo de diseo para una dise FPGA. Descripcin de las herramientas de colocacin y Descripci colocaci enrutamiento. Lenguajes de descripcin de hardware. descripci

Programa del Curso.

VII. Sistemas en un Chip. Sistemas programables y embebidos. Codiseo Hardware/Software. Ofertas del mercado. Codise VIII.Diseo Digital para comunicaciones I. Operadores bsicos de alta Dise VIII. b eficiencia. Sumadores y Multiplicadores. IX. Diseo Digital para comunicaciones II. Estructura interna de Dise filtros digitales. El procesador CORDIC. Diseo de un mdulo Dise m para una FFT. X. Reconfiguracin dinmica de FPGAs. Objetivos. Aplicaciones Reconfiguraci din FPGAs. procedimientos. XI. Depuracin Hardware. Concepto de depurador hardware. Depuraci Tecnologa UNSHADES. Tecnolog XII. Diseo Microelectrnica Robusto I. Efectos de la radiacin Dise Microelectr radiaci ionizante sobre los Circuitos Integrados. XIII.Diseo Microelectrnica Robusto II. Diseo confiable para XIII.Dise Microelectr Dise aplicaciones espaciales. Estrategias de redundancia de los circuitos. XIV. Tecnologas nanomtricas. Nuevas tendencias y estrategias de Tecnolog nanom tricas. diseo. dise

Programa del Curso.

Leopoldo Garca Franquelo Garc Departamento de Ingeniera Electrnica. Ingenier Electr

Microelectrnica Digital

18 16 14 12 10 8 6 4 2 0

Tema 1. Introduccin: Necesidades y Tendencias Introducci Futuras. 1,2


Complejidad (10^9 Trans.) 1 0,8 0,6 0,4 0,2 2001 2003 2005 2007 2009 2011 2013 2015 0 2001 2004 2007 2010 2013 2016
Intensidad (kA) Vdd Min.

Hitos en el Desarrollo de la Electrnica.


Descubrimiento del Electrn: Electr n1898, J.J. Thomson (U. Cambridge) Cambridge) nMuchos experimentos previos: nEfecto Edison 1883:

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

Hitos en el Desarrollo de la Electrnica. Vlvulas


Vlvulas de vaco: vac nDiodo 1904, John A. Fleming nUso como rectificador Aplicacin directa a radiodifusin Aplicaci radiodifusi
+
Flujo de la corriente de electrones

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

Hitos en el Desarrollo de la Electrnica. Vlvulas


nTriodo (Audion), Audion),

1906 Lee de Forest


nArrancan la evolucin de evoluci nTelefona Telefon nRadiodifusin Radiodifusi nOrdenadores nMuchos problemas: nVoluminosas nConsumo

la electrnica: electr

muy alto nMuy frgiles fr


Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1 7

Hitos en el Desarrollo de la Electrnica. Vlvulas


In 1906 De Forest found that he can control the flow of electricity from the hot wire to the cold plate by inserting a squiggly little piece of wire between the tube pehaps you can see it right there in our vacuum tube. The little wire was the key to the vacuum tube success: this early film explains how it works. These are average monkeys throwing pebbles at a target through the shatter able to portray what goes on in a vacuum tube. The monkeys are throwing electrons, the shatter in between represents our little wire. It electrically locks the flow of electrons or lets them through depending on its charge, like an on/off switch. Simple, isn't it?
Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1 8

Hitos en el Desarrollo de la Electrnica. El estado slido.


Problemas de vlvulas de vaco Frec. Max. experimentos con nuevos materiales: Aislantes Metales Semiconductores (1930): Germanio Silicio
Unin pn: 1940, Russell Ohl, Bell Labs Rectificador de Germanio: 1942-43, Karl Lark-Horovitz y Seymour Benzer (estud.), Purdue Univ.
Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1 9

Hitos en el Desarrollo de la Electrnica. Transistor de puntas


Bardeen, Brattain y Shockley 1947 Bardeen, Bell Labs
nPrimer dispositivo amplificador de

estado slido s nPaso importante hacia miniaturizacin miniaturizaci nRecibieron el premio Nobel en 1956

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

Anuncio de 1949

10

Hitos en el Desarrollo de la Electrnica. Transistor de puntas


Bardeen, Brattain y Shockley 1947 Bardeen,
It was time to turn the experiment into an invention. On December 16th, 1947 without discussing their plans with Shockley, the pair began to build a device. Immediately Brattain encountered a major design problem: The wires touching the germanium had to be extremely close together and they were very difficult to manipulate. Quickly, Brattain cobbled together an ingenious solution. He wrapped a strip of thin gold foil around a small plastic triangle. Slicing the foil in two at the tip he created a razor thin gap. He applied the power and the device worked. Walter Brattain had just built the first transistor
Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1 11

Hitos en el Desarrollo de la Electrnica. Transistor de puntas

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

12

Hitos en el Desarrollo de la Electrnica. Transistor de unin


William Shockley , 1951 (1948)
nPrimer transistor comercial:

robusto y fcil de fabricar en f grandes series

nMas

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

13

Brattain and Bardeen's point contact transistor worked this way: one input point, one output point contacting the surface of the semiconductor. There you can see the points can loosen up and the surface of the semiconductor can become more than useless. Shockley had a better idea, why not mimic the vacuum tube and create a three, one, two, three layer sandwich. This way, we can move the input around to the other side just like in a vacuum tube, so electricity will flow in the input and come out the output. And in between we'd be a third layer, just like the grid in a vacuum tube. A small electrical signal coming in the grid will influence a larger electrical current flowing from the input to the output. Voil, just like a vacuum tube! This was a brilliant idea, because it made up for shortcomings of the point contact transistor.
Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1 14

Hitos en el Desarrollo de la Electrnica. Transistor de unin

Hitos en el Desarrollo de la Electrnica. Transistor de Silicio


nSilicio Muy abundante nProblemas nVentajas:

en Naturaleza

Tcnicos T

mayor temperatura nMenos ruido trmico t nGordon Teal, Texas Instruments Teal, nPresentado en la conferencia del Institute of Radio Engineers en 1954 Engineers

nTrabajo a

1er Transistor comercial de silicio


15

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

Hitos en el Desarrollo de la Electrnica. Circuito Integrado


Pasos previos: Crecimiento de capas de silicio y transistor planar 1 Transistor 1 Resistencia 1 Condensador

Circuito Integrado:
nJack Kilby Julio-Sept. 1958 (Texas Instruments) Nobel en 2000 Julio- Sept. Instruments) nMejoras en Conexionado,

Robert Noyce Enero 1959 (Fairchild) (Fairchild)


16

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

Hitos en el Desarrollo de la Electrnica. Transistores MOS


nSegn idea Seg

original de Shockley en 1945 nJFET: Teszner 1958 nMOS: Kjang y Atalla 1960
Fuente (S) Puerta (G)

+VGS

Drenador (D) +VDS

Contacto metlico SiO2

n+

n+ Canal inducido n

Sustrato p

Sustrato (B) Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

17

Hitos en el Desarrollo de la Electrnica. Circuito Integrado

Puertas Lgicas RTL, Fairchild 1963 Diseo con bloques funcionales.


Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1 18

Primeros Circuitos Integrados:

Hitos en el Desarrollo de la Electrnica. Circuito Integrado


Primeros Circuitos Integrados Lineales:

Amplificador, 1964 Amplificador Operacional, 1965


Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1 19

Hitos en el Desarrollo de la Electrnica. Microprocesador


Intel 4004:
Proyecto calculadora (BUSICOM), Ted Hoff n3.2x1.6 mm (5mm2) y 2300 transistores MOS nENIAC (1947) 30 toneladas, 10x15 metros y 18000 vlvulas v nItanium (2002) 220MTrans.
Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1 20

n1971-72 1971-

Hitos en el Desarrollo de la Electrnica. Circuito Integrado


Importancia de los CIs: Olas de Progreso
1 : Agricultura y Ganadera, 10.000 aos 2 : Revolucin Industrial, s. XIX 3 : Tecnologas de la Informacin y las Comunicaciones

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

21

Predicciones: Ley de Moore


El nmero de transistores (funciones) en los circuitos integrados se duplica cada 18 meses. En 20-25 aos se alcanzar un nmero de transistores equivalente al nmero de neuronas de un cerebro humano. El tamao del cerebro se duplica cada 15 Millones de aos.
Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1 22

Ley de Moore
Establecida por Gordon Moore en 1965
9 8 7

L o g 2 (N .T r a n s )

6 5 4 3 2 1

Predijo para 1975 chips de 65.000 trans. (en 1965 50 trans./chip)

0 1959 1960 1961 1962 1963 1964 1965 1966 1967

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

23

Ley de Moore aplicada a los microprocesadores de Intel


42MTr

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

24

Inversiones en I+D de fabricante lider (Intel) (1990-2000)


4B$

2B$

90 91 92 93 94 95 96 97 98 99 00
25

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

Proyeccin a 15 aos, suponiendo un incremento Proyecci a de prestaciones mantenido (Si 98% CMOS 75%) (Si nPredicciones: Predicciones:
nDefinicin de Prestaciones Definici nDefinicin de Caractersticas Definici Caracter

ITRS-NTRS: 1997-2012 , 1999-2014, 2001-2016, 2003-2018 y 2005-2020

y de Investigacin Investigaci para poder mantener el ritmo de los ltimos aos a nMejor Referente: Referente: nObjetivo a Superar por Fabricantes de Silicio nReferencia para fabricantes de otras tecnologas tecnolog emergentes
Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1 26

nDefinicin de Necesidades Tecnolgicas Definici Tecnol

NTRS-ITRS: 1997-2020
n

Generaciones de Dispositivos: Definidas por mnimo tamao realizable. tama

Invest. Univ. Invest. Univ. Invest. Indust. Desarrollo Invest. Indust. Desarrollo -11 -10 -9 -8 -7 -6 -5 -4 -3 -2 -1 0 -11 -10 -9 -8 -7 -6 -5 -4 -3 -2 -1 0
Produccin Produccin

1 2 3 4 5 1 2 3 4 5

El primer ao se considera cuando un fabricante ha conseguido entregar al menos 10.000 unidades fabricadas con el proceso. (Dos fabricantes a partir de ITRS01)
Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1 27

ITRS: 1997-2014
Generaciones de Dispositivos: Coexistencia en el tiempo
nm 95 96 350 0 1 250 -2 -1 180 -4 -3 150 -6 -5 130 -8 -7 100 -11 -10 70 50 35 97 98 99 00 01 02 03 04 05 06 07 08 09 10 11 12 13 14 2 3 4 5 Produccin 0 1 2 3 4 5 Desarrollo -2 -1 0 1 2 3 4 5 Investigacin -4 -3 -2 -1 0 1 2 3 4 5 -6 -5 -4 -3 -2 -1 0 1 2 3 4 5 -9 -8 -7 -6 -5 -4 -3 -2 -1 0 1 2 3 4 5 -11 -10 -9 -8 -7 -6 -5 -4 -3 -2 -1 0 1 2 3 4 5 -11 -10 -9 -8 -7 -6 -5 -4 -3 -2 -1 0 1 2 -11 -10 -9 -8 -7 -6 -5 -4 -3 -2 -1 0

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

28

NTRS/ITRS
Predicciones de diferentes ITRS/NTRS (1992 a 2005)
xTRS 92 93 94 95 96 97 98 99 00 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15 16 17 18 19 20 1992 500=0.5 350 250 180 120 100 1994 350 250 180 130 100 70 1997 250 180 150 130 100 70 50 1998 250 180 130 100 70 50 35 1999 250 180 130 100 70 50 35 2001 22 130 90 65 45 32 2003 130 90 65 45 32 22 2005 90 65 45 32 22 16

Metal Metal

Paso de conexin

LPuerta

En 1961 la prediccin del tamao mnimo de un transistor era de 10mm Hoy se hacen transistores 100 veces mas pequeos El limite podra ser un transistor con un solo electrn (Digital)
Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1 29

Predicciones de diferentes ediciones sobre la frecuencia mxima de un chip (MHz)


NTRS-94 NTRS-97 ITRS-99 ITRS-01 ITRS-03 ITRS-05

NTRS-ITRS: 1997-2018

80000 70000 60000 50000 40000 30000 20000 10000 0

'97

'99

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

'01

'03

'05

'07

'09

'11

'13

'15

'17

'19

30

ITRS: Focus Technology and Crosscut Tech. Working Groups


n n n n n n n n n

Design System Drivers Test & Equipement Process Integration, Integration, Devices & Structures Front End Processes Lithography Interconnect Factory Integration Assembly & Packaging

n n n n

Environment, Safety & Health Environment, Yield Enhancement Metrology Modelling & Simulation

833 expertos en 2001 y 936 en 2003


31

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

Predicciones ITRS-03
120 100 80 60 40 20 0 2003 2005 2007 2009 2011 2013 2015 2017 1/2 paso conex. DRAM Long. Puerta MPU/ASIC

El espesor de las lneas del primer metal coincide con la longitud de puerta de los ASICS
Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1 32

90

Predicciones ITRS-05
Nodos en IT RS'05 DRAM stagger-contacted Metal 1 (M1) Pitch (nm) MPU/ASIC stagger-contacted Metal 1 (M1) Pitch (nm) Flash Uncontacted Poly Si Pitch (nm) MPU Printed Gate Length (nm) MPU Physical Gate Length (nm)

80

70

60

50

nm
40

30

20

10

0 2005 2006 2007 2008 2009 2010 2011 2012 2013 2014 2015 2016 2017 2018 2019 2020

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

33

Predicciones ITRS-05
90000 80000 70000 60000 50000 40000 30000 20000 10000 0 2005 2007 2009 2011 2013 2015 2017 2019
34

Frecuencia Reloj E/S (MHz) Frecuencia Reloj Local (MHz)

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

1,2 1 0,8 0,6 0,4 0,2 0 2005

Predicciones ITRS-05 Fuente de Alimentacin


Vdd Max. 2005 Vdd Min. 2005

2007

2009

2011

2013

2015

2017

2019
35

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

Predicciones ITRS-05. Fuente de Alimentacin


400 350 300 250 200 150 100 50 0 2005 2007 2009 2011 2013 2015 2017 2019
Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1 36

Intensidad (A) Potencia (W)

Predicciones ITRS-01. Fuente de Alimentacin

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

37

Predicciones NTRS-97. Fuente de Alimentacin

Efecto del escalado en la regla de diseo sobre la tensin de alimentacin, la tensin umbral y la capacidad de dar corriente
Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1 38

Predicciones NTRS-97. Fuente de Alimentacin

Corriente de fugas por el xido en funcin de su espesor (efecto tnel)

Si VDD baja para disminuir el consumo, la corriente disponible en la puerta disminuye, Para subir la velocidad de conmutacin se hace el xido de puerta (tox) ms estrecho. Si se estrecha demasiado sube la corriente por efecto tnel. El lmite admisible es entre 1 y 10 A/cm2. Uso de aislante con elevada constante dielctrica
39

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

Predicciones NTRS-97. Nuevos Dispositivos

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

40

Predicciones NTRS-97. Retrasos

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

41

Predicciones ITRS-05 Niveles de Metalizacin


18 17 16 15 14 13 12 11 10 9 8 7 6 2005

Max. Niveles de metaliz. Min. Niveles de metaliz.

2008

2011

2014

2017

2020

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

42

Predicciones NTRS-97.
Comparacin 350-100nm

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

43

Predicciones NTRS-97.
Proceso Damasquinado

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

44

Predicciones NTRS-97.
Proceso Damasquinado

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

45

Predicciones NTRS-97.
Proceso Damasquinado

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

46

Proceso Damasquinado,
Intel 130nm, LGMem=70nm)

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

47

8000 7000 6000 5000 4000 3000 2000 1000 0

Predicciones ITRS-05 ASICs


MTrans/cm^2 (ASIC)

2005 2007 2009 2011 2013 2015 2017 2019


Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1 48

Mximo nmero de Transistores/cm2 utilizables con auto-layout

Predicciones ITRS-05 ASICs


350 300 250 200 150 100 50 0

Tamao Mximo Chip DRAM (mm^2) Tamao Mximo Chip ASIC&MPU (mm^2)

2005 2007 2009 2011 2013 2015 2017 2019


300mm 450mm Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

Dimetro oblea 49

Predicciones ITRS-01 Tamao Mximo del Chip

Dimetro Oblea 300mm


Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1 50

Predicciones NTRS-99 ASICs


0,5 0,45 0,4 0,35 0,3 0,25 0,2 0,15 0,1 0,05 0 NRE ($/MTrans)

1997 1999 2002 2005 2008 2011 2014 250 180 130 100 70 50 35
51

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

7000 6000 5000 4000 3000 2000 1000 0 2005

Predicciones ITRS-05 ASICs


Num. Pines E/S Num. Total Pines

2007

2009

2011

2013

2015

2017

2019
52

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

Predicciones ITRS-05 Memorias (Capacidad)


300 250 200 150 100 50 0 2005 2007 2009 2011 2013 2015 2017 2019 Introduccin (GB) Produccin (GB)

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

53

Predicciones ITRS-05 Memorias: Coste/Mbit ($)


6 5 4 3 2 1 0 2005 2007 2009 2011 2013 2015 2017 2019
54

Coste (introduccin)

Coste (3er ao)

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

Memorias Flash (Intel)


0.13 0.18 0.25 0.40 0.60

1998

1999

2000

2001

2002
55

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

Evolucin de las tecnologas de fabricacin de memorias en Intel


P648 P650 P852 P854 P856 P858 Production Generation Gate Length SRAM Cell 1989 1991 1993 1995 1997 1999 1.00 1.00 220 0.80 0.80 111 5.0 3 0.50 0.50 44 3.3 4 0.35 0.35 21 2.5 4 0.25 0.20 10.6 1.8 5 0.18 0.13 5.6 1.5 6 P860 2001 0.13 mm 0.07 mm 2.09 mm2 1.3 volts 6 (Copper)

Power Supply 5.0 # Metal 2

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

56

Predicciones ITRS-05 MPU: Coste/MTrans ($)


45 40 35 30 25 20 15 10 5 0 2005 2007 2009 2011 2013 2015 2017 2019
57

Coste (introduccin)

Coste (3er ao)

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

Transicin de tecnologas de 250 a 180nm (MPU, Intel)


Shipments in Millions of Units
0.18
Forecast

0.25

Q3'99

Q4'99

Q1'00

Q2'00

Q3'00

Q4'00

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

58

Design & Test


n n n

Design Environment and Std Interfaces System and IC Verif. Verif. and Analysis Design Techniques and Methodologies

n n n

System-level Design SystemDesign Syntheses Physical Design

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

59

Diseo de CIs complejos


10km 10mm 500m 500mm

70mm
Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1 60

Flujo de Diseo

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

61

Predicciones NTRS-99 Diseo de CIs


25 20 15 10 5 0 1997 250 1999 180 2002 130 2005 100 2008 70 2011 50 2014 35
62

Complejidad (GTrans.) Reutilizacin (Gtrans.)

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

Predicciones NTRS-97
Diseo de CIs

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

63

Mejoras necesarias en Tcnicas de Diseo

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

64

Problemtica del Diseo de CI


Crecimiento complejidad CI (n (n Transistores/chip)58% Transistores/chip)58% n Mejora de la productividad de los diseadores..21% dise adores..21% n Incremento Nmero de personas N involucradas en proyecto.30% proyecto.30%
n Equipos muy numerosos poco eficientes y dificiles de manejar Necesidad de soluciones alternativas
Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1 65

Alternativas a Problemtica de Diseo de CIs


Reutilizacin y uso extensivo de IPs Reutilizaci IP n Nuevo mercado: Proveedores de IPs IP
n Oferta de mdulos ya probados m Claves:
n n n

Necesidad cada vez mayor de variedad variedad Buena documentacin documentaci Necesidad de establecer standards Soft Soft Hard Hard
66

Tipos:
n n

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

Predicciones NTRS-99
Modelado y Simulacin
n

n n n

Modelos Simuladores Calibracin y Calibraci Validacin Validaci

Dispositivos
Modelado Cuntico Cu Hidrodinmico Hidrodinmico Boltzman Montecarlo

Circuito
Clave para productividad Precisin-Tiempo CPU Precisi Lneas de Transmisin Transmisi

n n n

Encapsulado Mtodos Numricos/Algoritmos Num Entornos de Simulacin Simulaci


67

Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1

Ultimos desarrollos
Transistor de 30nm para memorias (generacin de 70nm) Segn ITRS debe estar en produccin en 2011. Tox 3 capas atmicas

Transistor de 15 nm, (Intel, 2002)


Master:Ing. Electrnica, Trat. de Seal y Comunic.: Microelectrnica Digital, Tema 1 68

Vous aimerez peut-être aussi