Vous êtes sur la page 1sur 9

Systèmes Digitaux

(6GEN551)

Professeur :

Rachid Beguenane

Assistant :

Stéphane Simard <Stephane_Simard3@uqac.ca>

TP N° 1

INITIATION AUX PORTES LOGIQUES ÉLÉMENTAIRES ET CRÉATION D’UN ADDTIONNEUR 2-BIT PAR LOGIQUE COMBINATOIRE

I.

INTRODUCTION

L’algèbre de Boole se trouve à la base de tout l’électronique digitale et des technologies numériques modernes. Des fonctionnalités complexes peuvent en effet être créées en combinant divers opérateurs booléens (portes logiques) implémentés dans le matériel électronique. Le succès de l’ère digitale provient du fait qu’elle a pu intégrer un nombre de plus en plus croissant d’éléments dans très peu d’espace (augmentation de la densité des circuits intégrés ou puce). Au début de l’ère digitale, qu’on baptise SSI (Small-Scale Integration), les puces ne contenaient que quelques portes logiques. Aujourd’hui, à l’époque du VLSI (Very Large-Scale Integration), un microprocesseur comme un Pentium peut contenir des millions de portes logiques !

Les circuits digitaux au niveau des portes élémentaires peuvent être classés en deux catégories :

la logique combinatoire et la logique séquentielle. La logique combinatoire présente la propriété d’avoir une relation constante entre les sorties et les entrées courantes (c’est-à-dire qu’il s’agit d’un circuit sans mémoire). Le présent laboratoire porte sur cette première catégorie.

1

II.

OBJECTIFS

L’objectif de ce TP est d’abord de se familiariser avec les différentes portes logiques élémentaires et leur incarnation en circuits intégrés SSI; le second objectif est d’appliquer l’algèbre booléenne pour implémenter un circuit logique combinatoire qui effectue l’addition binaire de deux nombres de 2-bit chacun avec des portes assorties et aussi avec des portes universelles (NAND).

III. RAPPEL THEORIQUE

Niveaux logiques

L’électronique digitale exige une convention pour pouvoir représenter des états booléens avec des signaux électriques. Ces conventions sont propres à chaque famille logique (il en existe plusieurs !) Les deux principales familles dominantes aujourd’hui sont le TTL (plus vieille, basée sur des transistors bipolaires) et le CMOS (plus récente, basée sur des transistors MOS). Chacune possède une multitude de variantes possédant leurs caractéristiques propres (rapidité, fréquence de commutation, puissance consommée, caractéristiques de tension et de courant à l’entrée et à la sortie, fan-out, fan-in, etc.) De manière générale, on peut supposer que les portes d’une même famille logique sont compatibles entre elles ; on peut donc les interconnecter sans devoir réfléchir aux propriétés électriques proprement dites… Usuellement, on peut connecter une sortie logique à un maximum de 10 entrées logiques (fan-out) sans qu’il y ait de problème électrique.

Dans ce laboratoire, nous utiliserons la logique TTL (« Transistor-Transistor-Logic »). Cette famille exige une alimentation continue de 5 V. Elle utilise les conventions de signal suivantes :

Tension

État logique

---------

0-0,8 V

-------------- Bas (Faux en logique positive)

XXXX

Interdit !!!

2-5 V

Haut (Vrai en logique positive)

2

Développement d’un additionneur

Nous

représentation binaire.

développons

ici

la

logique

booléenne

permettant

de

faire

des

Semi-additionneur

additions

dans

la

Ajouter 2 digits binaires A 0 , B 0 -> les bits singuliers d’entrée S
Ajouter 2 digits binaires
A 0 , B 0 -> les bits singuliers d’entrée
S 0 -> la Somme (un bit singulier)
C 1 -> La Retenue de sortie (carry out)
Dec
Binary
1
1
+1
+1
2
10
A B C 0 0 S 0 1 0 0 0 0 0 1 1
A
B
C
0
0
S 0
1
0
0
0
0
0
1
1
0
1
0
1
0
1 1
0
1

A 0

B0

3

Dec Binary 1 1 +1 +1 2 10 A B C 0 0 S 0 1

S 0

C1

Addtion multiple en binaire

A

A 3

A 2

0

1

C

A

B

S

A 1

0

A 0

1

1

1

1

 

0

1

0

1

0

1 1

1

1 1

0

0

B

C i+1

B 3

0

B 2

1

C i

A

+B

i

i

S i

B 1

B 0

1 1

Chaque position binaire crée une Somme et une Retenue (Carry)

4

Additionneur complet à 1-bit (implémentation de la somme)

Un additionneur complet (à 1-bit) inclut la Retenue d’entrée C i .

Donc il possède deux sorties (C i+1 , S i ).

Le positionnement des ‘1’ dans le Tableau-K pour S i , représente un OU-exclusif (XOR)

C i A i B i S i C i+1 0 0 0 0 0
C i
A i
B i
S i
C i+1
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1 1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1 1
1
1
A i B i 00 01 11 10 C i 0 1 1 1 1
A
i B i
00
01
11
10
C
i
0
1
1
1
1
1
S
i
A
i
B
i
S
C
i
i

5

Additionneur complet à 1-bit (implémentation de la retenue)

C i A i B i S i C i+1 0 0 0 0 0
C i
A i
B i
S i
C i+1
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1 1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1 1
1
1
B i A i B i 00 C 01 11 10 i 0 1 C
B
i
A i B i 00
C
01
11
10
i
0
1
C
i
1
1
1
1

A i

C i+1

C i+1 = A i .C i + B i .C i + A i .B i

B i A i B i 00 C 01 11 10 i 1 0 1
B
i
A i B i 00
C
01
11 10
i
1
0
1
1
1
C i
1

A i

C i+1

C i+1 = A i .B i + C i .(A i + + B
C i+1 = A i .B i + C i .(A i +
+
B
)
i

6

Additionneur complet à 1-bit

S i

= A i + B i + C i

complet à 1-bit S i = A i + B i + C i C i
complet à 1-bit S i = A i + B i + C i C i

C i+1 = A i .B i + C i .(A i + B i )

+ 1 = A i .B i + C i .(A i + B i )
C i A i B i
C
i
A
i
B
i

Semi-additionneur

Semi-additionneur

S i

C i+1

7

Utilisation de portes universelles

Toutes les portes logiques élémentaires peuvent être implémentées à partir d’une combinaison appropriée de portes NAND ou, alternativement, de portes NOR . Cela découle directement des propriétés de l’algèbre booléenne. Celles-ci constituent ainsi donc des portes universelles nous permettant d’implémenter n’importe quelle fonction booléenne désirée. De plus, au niveau physique (électronique des semi-conducteurs), ces portes nécessitent un moins grand nombre de transistors que des portes booléennes conceptuellement plus « simples » comme AND et OR.

IV. MATÉRIEL UTILISÉ

- breadboard

- source de tension constante

- oscilloscope (au besoin)

- multimètre (au besoin)

- circuits intégrés digitaux de la famille TTL série 74’

o

un 7486

porte XOR à deux entrées (quad)

o

un 7408

porte ET à deux entrées (quad)

o

un 7432

porte OU à deux entrées (quad)

o

cinq 7400

porte NAND à deux entrées (quad)

o

un 7406

inverseur avec collecteur ouvert (hex)

- diodes électroluminescentes rouges (DEL)

- résistance de 330 ohms

3

3

- interrupteurs à deux états (SPDT = Single-Pole-Double-Throw) (quad)

4

V. ACTIVITÉS

Activité 1

Additionneur 2-bit avec portes assorties

1. Avec les circuits intégrés appropriés, implémentez un circuit qui permet de faire l’addition de deux nombres de 2-bit. Utilisez les blocs de circuits tels que vus dans la

partie théorique. Pour le bit 0 (de poids faible), utiliser un semi-additionneur. Pour le bit

1 (de poids fort), faites usage d’un additionneur complet de 1-bit.

2. Pour l’entrée des opérandes (nombres), utilisez des interrupteurs à deux états. Chaque interrupteur représentera un bit. La connexion à la terre (niveau logique bas) signifiera un « zéro » ; la connexion à l’alimentation 5 V (niveau logique haut) signifiera « un ». Chaque interrupteur possède une broche « common » et deux autres broches pour les deux

8

états possibles. La position du levier décide de la continuité électrique entre le « common » et une des deux autres broches. L’une devra être connectée à l’alimentation 5V; l’autre devra être connectée à 0 V (terre ou ground).

3. Comme résultat de sortie, vous devez avoir deux bits de somme et un bit de retenu, c’est- à-dire trois bits. Pour afficher le résultat, utilisez des diodes électroluminescentes avec une résistance de protection. La diode devra s’allumer lorsque le bit est à « un » et s’éteindre si le bit est à « zéro ».

Pour une raison électrique, vous devez intercaler un inverseur entre la sortie des résultats sur les portes logiques et votre diode. (Explication : les portes TTL peuvent bien absorber du courant de la diode uniquement dans l’état logique bas; c’est pourquoi nous utilisons un inverseur qui permet de contourner ce fait et de définir la logique dans le sens inverse qui nous convient mieux). Placer l’anode de la diode à l’alimentation 5 V suivie de la résistance en série (pour limiter le courant) ; la fin de la branche se termine sur le collecteur ouvert de la sortie de l’inverseur.

4. Vérifiez toutes les combinaisons possibles d’opérandes et assurez-vous d’obtenir les bons résultats arithmétiques en sortie. Dressez la table de vérité de vos résultats.

N.B. La documentation des circuits intégrés se trouvent en annexe. Elle provient de Texas Instruments (Accessible par le site WEB : http://www.ti.com.)

Activité 2

Additionneur 2-bit avec portes universelles NAND

1. Reprenez les circuits d’addition précédents de la partie théorique (semi-additionneur et additionneur complet). Par les techniques d’algèbre booléenne, transformez ces circuits initiaux en circuits équivalents dans lesquels ne figurent que des portes NAND (portes universelles). Fournir les schémas électriques des circuits équivalents dans votre rapport.

2. Refaites vos tests avec ce circuit équivalent. observations.

9

Dressez

la

table

de

vérité de vos