Vous êtes sur la page 1sur 10

LABORATORIO SISTEMAS DIGITALES I (LETN-601)

Ing. Jose Luis Apaza Gutierrez

LABORATORIO # 6

CIRCUITOS ARITMÉTICOS

Realización: 26-05-2011

1. OBJETIVOS

Comprender los circuitos aritméticos dentro de la lógica binaria

Utilizar sumadores totales de cuatro bits dentro de un Circuito Integrado

Realizar la construcción de circuitos sumadores con características especiales

Unificar criterios para la presentación de circuitos sumadores.

Estudio, implementación y comprobación de las características operativas de la unidad aritmética y lógica ALU 74LS181.

2.- PARTE TEÓRICA

Los circuitos binarios que pueden implementar las operaciones de la aritmética binaria (suma, resta, multiplicación, división) se realizan con circuitos lógicos combinacionales (puertas lógicas conectadas).

SUMA BINARIA

La suma o adición binaria es análoga a la de los números decimales. La diferencia radica en que en los números binarios se produce un acarreo (carry) cuando la suma excede de uno mientras en decimal se produce un acarreo cuando la suma excede de nueve(9).

En conclusión:

acarreo cuando la suma excede de nueve(9). En conclusió n : 1. Los números o sumandos

1. Los números o sumandos se suman en paralelo o en columnas, colocando un número encima del otro. Todos los números bajo la misma columna tienen el mismo valor posicional.

2. El orden de ubicación de los números no importa (propiedad conmutativa).

Las reglas que rigen la suma binaria son:

conmutativa). Las reglas que rigen la suma binaria son: A continuación, se muestra un circuito lógico

A continuación, se muestra un circuito lógico llamado semisumador, que suma 2 bits (A y B) que genera un bit de suma y un bit de acarreo cuando este se produce. La operación de un semisumador se puede sintetizar mediante las siguientes 2 operaciones booleanas: =A(xor)B (suma) Co=A·B (acarreo) Para realizar una suma binaria donde se tenga presente un carry de entrada se debe implementar un circuito que tenga presente esta nueva variante; como es el caso del sumador completo. El sumador completo tiene 3 entradas que se suman y son: A, B, y Cin (entrada de arrastre), y las salidas habituales y Co (suma y salida de arrastre).

LABORATORIO SISTEMAS DIGITALES I (LETN-601)

Ing. Jose Luis Apaza Gutierrez

DIGITALES I (LETN-601) Ing. Jose Luis Apaza Gutierrez Para el sumador completo se tendrá: Semisumador

Para el sumador completo se tendrá:

Semisumador

 

Sumando A

Sumando B

Acarreo C in

Acarreo C o

Suma Σ

0

0

0

0

0

0

0

1

0

1

0

1

0

0

1

0

1

1

1

0

1

0

0

0

1

1

0

1

1

0

1

1

0

1

0

1

1

1

1

1

El circuito completo será:

1 0 1 1 1 1 1 El circuito completo será: RESTA BINARIA Sumador completo La

RESTA BINARIA

Sumador completo

La resta o sustracción de números binarios es similar a los números decimales. La diferencia radica en que, en binario, cuando el minuendo es menor que el sustraendo, se produce un préstamo o borrow de 2, mientras que en decimal se produce un préstamo de 10. Al igual que en la suma, el proceso de resta binaria, se inicia en la columna correspondiente a la de los dígitos menos significativos.

LABORATORIO SISTEMAS DIGITALES I (LETN-601)

Ing. Jose Luis Apaza Gutierrez

DIGITALES I (LETN-601) Ing. Jose Luis Apaza Gutierrez Resta binaria A continuación se muestra un circuito

Resta binaria

A continuación se muestra un circuito lógico, llamado semirrestador (HS), que sustrae un B de un bit A y suministra un bit de diferencia (Di) y un bit de préstamo (Bo). La operación de un Semirrestador se puede resumir mediante las 5 ecuaciones booleanas:

Di=A·B(neg)+A(neg)·B= A(xor)B (diferencia) Bi=A(neg).B (borrow)

A(xor)B (diferencia) Bi=A(neg).B (borrow) Semirrestador En la figura siguiente se muestra el proceso

Semirrestador

En la figura siguiente se muestra el proceso de resta de 2 números binarios de 5 bits. El objeto de esta operación es ilustrar el manejo de los préstamos y plantear la necesidad de un restador completo de 2 bits que tenga, como entradas, el minuendo, el sustraendo, y el préstamo anterior y ofrezca como salidas, la diferencia y el préstamo, si existe.

Minuendo A

Sustraendo B

Préstamo B in

Préstamo Bo

Diferencia Di

0

0

0

0

0

0

0

1

1

1

0

1

0

1

1

0

1

1

1

0

1

0

0

0

1

1

0

1

0

0

1

1

0

0

0

1

1

1

1

1

Resta binaria

0 1 1 0 1 0 0 1 1 0 0 0 1 1 1 1

Restador completo

LABORATORIO SISTEMAS DIGITALES I (LETN-601)

Ing. Jose Luis Apaza Gutierrez

RESTADORES MEDIANTE COMPLEMENTOS

Se puede realizar la resta de dos números, mediante el complemento a 1 y el complemento a dos, las cuales son las técnicas más utilizadas actualmente dentro de las Unidades aritméticas lógicas.

El complemento a 1, requiere que se identifique el bit de signo y tomar muy en cuenta el acarreo, el cual se debe sumar al resultado para determinar el valor correcto de la operación.

Si:

A= 29 10 = 11101 2

B= 17 10 = 10001 2

Entonces A-B será:

BS

A = 0 11101 -B = 1 01110 Carry 1 0 01011 + 1
A =
0
11101
-B
=
1
01110
Carry
1
0
01011
+
1

0 01100 =12

El complemento a 2, consiste en complementar el número que se quiere restar y sumarle la unidad, para lo cual queda sin efecto el acarreo (no se lo toma en cuenta) en el resultado final.

Si:

A= 27 10 = 011011 2 B= 16 10 = 010000 2

Entonces -B será:

010000

su complemento 101111 +

1

 

110000 = -16

 

BS

 

A

=

0

11011

+ (-B)

=

1

10000

Carry

1
1

0

01011 = 11

No interesa

SUMADORES Y RESTADORES EN PARALELO

Los circuitos que realizan operaciones en paralelo son más rápidos en sus respuestas, casi inmediatos para dar un resultado.

Para el caso de un sumador se toma el bit LSB de cada una de las palabras que vayan a ser sumados y se llevan hacia las dos entradas de un semisumador (HA); donde la salida de suma puede mandarse a un visualizador el cual sería el LSB del resultado de la suma y la otra salida es la del CARRY OUT. Esta es llevada a un sumador completo (FA), el cual tiene presente 3 entradas que son: los dos bits consecutivos a los LSB de cada palabra binaria y un arrastre o acarreo de entrada que como mencionamos viene del semisumador (CARRY IN).

LABORATORIO SISTEMAS DIGITALES I (LETN-601)

Ing. Jose Luis Apaza Gutierrez

De ahora en adelante en este ejercicio tomado como ejemplo las conexiones que se harán de la forma ya descrita (teniendo presente 3 entradas a sumar) con la única variante de que el CARRY IN ya no viene de un semisumador; sino de un sumador completo y, habrá igual número de sumadores completos como bits menos 1 tengan las palabras binarias a sumar, debido a que el primer dispositivo a sumar es un semisumador. El CARRY OUT del último sumador debe mandarse a un visualizador "en este caso" para tener presente el ultimo arrastre que se pueda generar.

caso" para tener presente el ultimo arrastre que se pueda generar. Sumador paralelo RESTADORES Restador paralelo

Sumador paralelo

RESTADORES

caso" para tener presente el ultimo arrastre que se pueda generar. Sumador paralelo RESTADORES Restador paralelo

Restador paralelo

LABORATORIO SISTEMAS DIGITALES I (LETN-601)

Ing. Jose Luis Apaza Gutierrez

SUMADORES/RESTADORES Si observamos los dos últimos gráficos podemos apreciar que estos circuitos son muy parecidos por lo que nos queda fácil implementar un circuito que realice las dos operaciones tratadas (suma y resta). El circuito Sumador/Restador mostrado a continuación, tiene una entrada adicional denominada MODO DE CONTROL. Si esta entrada está en un nivel bajo (0 lógico), las cuatro puertas XOR no tienen efecto en el dato de las entradas B (el dato pasa a través de las puertas XOR y no es invertido). La entrada Cin del primer FA es mantenido en un nivel BAJO, lo cual hace que este primer FA trabaje como semisumador. Cuando la entrada de Modo de Control esta en un nivel alto (1 lógico), las cuatro XOR actúan como inversores. Se invierte el sustraendo (entradas B). La entrada Cin del primer FA esta en un nivel ALTO, lo que es lo mismo que sumar +1 al sustraendo en complemento a 1. La diferencia (resultado) se puede apreciar en los visualizadores

(resultado) se puede apreciar en los visualizadores Sumador/restador de 4 bits UNIDAD ARITMETICA LOGICA (ALU) La

Sumador/restador de 4 bits

UNIDAD ARITMETICA LOGICA (ALU)

La ALU es un elemento polivalente que realiza operaciones lógicas y aritméticas. Antes de obtener la solución a las operaciones requeridas, es necesario comunicar a la ALU que tipo de operación se desea que realice, mediante una combinación de ENTRADAS DE SELECCIÓN. Estas entradas forman un conjunto de códigos que se denominan INSTRUCCIONES, con las que se comunica a la ALU que operación aritmética o lógica debe realizar. La ALU 74LS181 es capaz de trabajar con 2 operandos de 4 bits, que denominaremos DATOS, y las INSTRUCCIONES se componen de 5 bits.

En la figura se muestra el símbolo lógico que representa una ALU.

LABORATORIO SISTEMAS DIGITALES I (LETN-601)

Ing. Jose Luis Apaza Gutierrez

DIGITALES I (LETN-601) Ing. Jose Luis Apaza Gutierrez Esquema simplificado de la ALU Esquema completo de

Esquema simplificado de la ALU

Jose Luis Apaza Gutierrez Esquema simplificado de la ALU Esquema completo de la ALU(74LS181) La función

Esquema completo de la ALU(74LS181)

La función de cada uno de los pines de este C.I. se describe a continuación:

A 3 :A 2 :A 1 :A 0 entradas del primer operando,

B 3 :B 2 :B 1 :B 0 entradas del segundo operando,

S 3 :S 2 :S 1 :S 0 selectores de función: mediante éstas se selecciona la función que ha de realizar el circuito.

F 3 :F 2 :F 1 :F 0 salidas de la ALU, donde se tendrán los resultados.

LABORATORIO SISTEMAS DIGITALES I (LETN-601)

Ing. Jose Luis Apaza Gutierrez

M: selector de Modo: sirve para determinar la operación a realizar, Si M=1 realiza operaciones lógicas y realiza operaciones aritméticas si M=0.

C

n : entrada de acarreo activa en nivel bajo.

A=B:es una salida de colector abierto e indica cuándo las cuatro salidas están a nivel ALTO. Si se selecciona la operación aritmética de la resta, esta salida se activará cuando ambos operandos son iguales.

G: acarreo de generación. En operación aritmética de la suma, esta salida indica que la salida F es mayor o igual a 16, y en la resta F es menor que cero.

P: acarreo de propagación. En la operación aritmética de la suma, esta salida indica que

F

es mayor o igual a 15 y en la resta que F es menor que cero.

G y P se utilizan par acoplar varios circuitos integrados del tipo 74181 en cascada empleando el método de propagación en paralelo.

C

n+4 es el acarreo de salida.

Programando adecuadamente las líneas de selección (S 3 S 2 S 1 S 0 ) y la de modo (M) junto con la de acarreo previo (Cn), la ALU puede ejecutar 16 operaciones lógicas y 32 operaciones aritméticas diferentes con los datos A=A 3 A 2 A 1 A 0 B=B 3 B 2 B 1 B 0 . Estas operaciones, con sus respectivos códigos de selección, se relacionan en la siguiente tabla. Se consideran tanto las entradas como las salidas son activas en alto.

Para programar el dispositivo como generador de funciones lógicas, la entrada selectora de modo (M) debe estar a nivel alto. La operación lógica deseada se programa mediante un código de 4 bits de la forma S 3 S 2 S 1 S 0 aplicado a las entradas selectoras de función. El estado de Cn es indiferente.

Por ejemplo, para realizar la operación lógica A XOR B, si A= 1011 y B = 0001, la línea M debe estar en 1 lógico y las líneas S3S2S1S0 deben tener el código 0110.

Cada bit de la palabra de salida F = F 3 F 2 F 1 F 0 es el resultado de la operación XOR de cada bit de

la palabra A con el correspondiente bit de la palabra B. Es decir, F 3 =A 3 XOR B 3 , F 2 = A 2 XOR B 2

y así sucesivamente. Por tanto, F = 1010.

Para programar la ALU como generadora de funciones aritméticas, la línea M debe llevarse a nivel bajo con el fin de habilitar los acarreos internos. La suma de A y B, por ejemplo, se realiza cuando el código de las entradas de selección de función es 1001. La entrada de acarreo C n es activa en bajo.

Si la suma produce un acarreo de salida (C n+4 ) igual a 1, esté también será activo en bajo. La ALU utiliza un sistema interno de generación de acarreos conocido como carry look ahead (acarreo anticipado), que no requiere que la suma sea calculada en su totalidad antes de establecer la naturaleza del acarreo resultante.

A continuación se presenta la tabla de operaciones de este integrado.

LABORATORIO SISTEMAS DIGITALES I (LETN-601)

Ing. Jose Luis Apaza Gutierrez

Operación de ALU 74LS181 en Lógica positiva

SISTEMAS DIGITALES I (LETN-601) Ing. Jose Luis Apaza Gutierrez Operación de ALU 74LS181 en Lógica positiva

LABORATORIO SISTEMAS DIGITALES I (LETN-601)

Ing. Jose Luis Apaza Gutierrez

3.- PRE INFORME

1. Realizar un sumador completo de dos bits utilizando compuertas lógicas (TTL o CMOS) 2.- (*) Utilizando un C.I. (7483 ó 4008) realizar un sumador/restador completo de cuatro bits 3.- Sean A, B don números binarios de cuatro bits, armar un circuito que realice las siguientes operaciones:

a) Si B es impar hacer la sustracción con A (A - B) b) Si B es par sumar con A (A+B) 4.- (*) Para el circuito anterior, implementar un decodificador de siete segmentos y mostrar el resultado en un display (ánodo común o cátodo común). 5.- Investigar y dibujar la configuración de pines con la asignación de funciones de cada uno de ellos, para el caso de una ALU 74LS181.

6.- (*) Diseñe un circuito que permita comprobar las 16 funciones aritméticas y las 16 funciones

lógicas de la ALU 74181. Este circuito debe permitir visualizar de manera clara el resultado de cada operación lógica o aritmética. El circuito debe permitir visualizar los datos binarios a los que se les va a aplicar una operación aritmética o lógica mediante la ALU. 7.- Realice la simulación en el programa PROTEUS de todos los circuitos diseñados.

(*) circuitos que se implementaran en laboratorio

4.- LABORATORIO

1.- Implemente los diseños elaborados en el pre informe y planee una adecuada presentación del funcionamiento de los circuitos en el protoboard.

5.- INFORME

1.- Para todos los circuitos implementados en laboratorio realizar los esquemas eléctricos. Y comprare los datos teóricos y prácticos.

6.- BIBLIOGRAFÍA

Fundamento de Electrónica Digital “Thomas L. Floyd”

Manual de prácticas de Electrónica Digital Enrique Mandado Pérez, Juan José Rodríguez Andina

Sistemas Digitales Ronald J. Tocci

Diseño Digital “M. Morris Nano”