Elaboratod'Esamein

Elettronicadeisensori
Prof.FrancescoCorsi
ProgettodelFrontendperEEGMulticanale
GiacintoDiMango 550866
CarloGuarnieriCalCarducci 550590
Introduzione
L'elettroencefalografia ad oggi la tecnica pi semplice di interfaccia con la menteumana.
Attraverso di essa possibile rilevare l'attivit elettrica del cervello, sia in termini di localizzazione
spaziale,cheinterminidientitdell'attivitstessa,codificatanell'ampiezzaenellafrequenzadelritmo
neurale.AdifferenzadellatecnicaSQUIDche,attraversounanellosemiconduttoreedunagiunzione
Josephson,permettedirilevareilcampoprodottodalsingoloneuroneedellafMRIchepermettedi
raggiungereelevatissimeprecisioninelladeterminazionedellezoneattive,ilsistemadiacquisizionedel
segnale EEG di pi facile implementazione e dai costi contenuti. La lettura del segnale avviene
normalmenteinformadifferenzialetraduesemplicielettrodichevengonoaformareuncanale.Questi
possono essere attivi o passivi e posizionati in punti precisi dello scalpo definiti dal Sistema
Internazionale 1020. Sono numerose le applicazioni di questa tecnica e spaziano dalla ricerca nel
campo delle interfacce mentecomputer BCI, delle neuroscienze e delle scienze cognitive, ad
applicazione pi prettamente di tipo medico diagnostico. Due recentissime ricerche dimostrano la
possibilit di poter decodificare immagini e parole dal ritmo neurale, mentre gi da tempo si a
conoscenzadellaloroutilitnelrilevamentodelleintenzionidimovimentoinsoggettichehannoperso
l'ausiliodeipropriarti,alfinedicomandareattuatorirobotici. possibileinoltrevisualizzaresuuno
schermoilritmoneuraleacquisitoesuddivisoinbande,noteperessereassociateadeterminatistatidi
coscienza. Si viene cos a creare un anello di retroazione che incrementa il livello di auto
consapevolezza del soggetto, ne accresce le capacit artistiche e sportive, rinforza il sistema
immunitarioesistadimostrandodinotevoleutilitcomealternativanonfarmacologicanell'approccio
adiversesindromi,qualipercitarnealcune,l'epilessia,depressione,dipendenza,disordinedastress
posttraumatico. Grazie inoltre a studi effettuati dalla NASA, alcune aziende hanno sviluppato dei
dispositivicheattraversoilgioco,possonocorreggereneibambini,inmanieranoninvasiva,idisturbi
dadeficitdiattenzione/iperattivit.
LineeGuida
A partire dall'analisi delle applicazioni stato progettato il frontend di un sistema di
acquisizioneEEGcherispettasseleseguentilineeguida:
LowCost tradeoffcosto/qualitleggermenteorientatoacriteridicosto,pur
mantenendoaltilivellidiqualit
LowPower bassoconsumoperapplicazioniportatili
Versatilit studiato per interfacciamento diretto con il calcolatore tramite porta USB
alimentataconunatensionecostantedi5V
Modularit l'estensione all'utilizzo in modalit multicanale non necessita di alterazioni
topologichedellacircuiteria
Requisitidelsistemadiamplificazione
Ildimensionamentodeicomponentiprocedetenendocontodellespecifichesulsegnalereperite
inletteraturaeriportatequidiseguito:
SignalBand 0.5100+Hz
InputSignalRange 160V
pp
max
DCInputVoltageRange 450mVmax
ImpedenzaElettrodi Ag/AgCl6.6k
BlocchiCircuitali
1. Alimentazione
Disponendodiun'alimentazionesingola provenientedal busUSBepreferendolavorareinmodalit
duale,vienedimensionatounpartitoreresistivocheforniscaun'uscitaparial50%dell'alimentazione,
connessoadunbuffercapacedidaresenzaeffettidicaricounreferenceintensionepariaV
S
/2.Si
ottiene cos un'alimentazione duale 2.5 V con massa virtuale fornita dal reference stesso. L'uscita
dell'OPAMPusatocomebuffer,vieneprotettaelimitatadaunresistoreda1k.
2. OverVoltageProtection
necessarioproteggerel'ingressodell'amplificatoredaeventualisovratensioni.Ilcorpoumanoinfatti,
acausadellostrofinioconmolteplicisuperfici,tendefacilmenteadaccumularecaricheelettrostatiche
per effetto triboelettrico, che pur fornendo una corrente relativamente bassa, sono in grado di
raggiungeretensionimoltoelevate,nell'ordinedidecinedimigliaiadivolt.Questetensioni,purnon
essendo mortali,possonofacilmentedanneggiare idispositivi attivi checostituisconol'amplificatore,
perforandoisottilistratidiossidoSiO
2
.Sidecidequindidiutilizzareunaprotezioneformatadadue
diodipostitrailnododiingressoeletensionidialimentazione(V
S
).Questisononormalmentespenti
enoninfluenzanoladinamicadelsegnale,maentranoinconduzionequandolatensioneV
IN
alnododi
ingresso
V
IN
V
S
+V

Primadeidiodi,vienepostaunaresistenzainserie,utilizzataperlimitarelacorrentedicortocircuito
chepotrebbeinvestireildiodo.Alfinediraggiungereunbuonmatchingtral'impedenzadell'elettrodoe
quellavistaversol'ingressodell'amplificatore(compresaquelladelfiltroRFIcommentatodiseguito),
vienesceltaunaresistenzada2.2k.
3. EMIElectroMagneticInterferenceProtection
Ogni terminale ad alta impedenza costituisce un'antenna per i segnali esterni a radio frequenza
nell'ordinedeiMHzoaddiritturaGHz.Ilproblemadiquestisegnalichepuressendodimodocomune,
nonvengonoeliminatidall'amplificatoredastrumentazioneinquantoilCMRRdegradaall'aumentare
dellafrequenza.Passandoinalterati,possonoessereaddiritturaraddrizzatidallenonlinearitpresenti
nelcircuitoequindiconvertitiintensioneDC,conilrischiodiconfondersiconglioffsetdisegnale.
Viene introdotto perci un filtro RFI costituito da due resistori posti in serie agli ingressi e tre
condensatori,duetragliingressiemassaeunopostotraidueterminalidiingresso,cosiccheventuali
disturbi vedano questa rete piuttosto che l'amplificatore. Il condensatore centrale dieci volte pi
grandediquellilateralielabandadimododifferenzialerisultapipiccoladiquelladimodocomune
perchcomprendetutteetrelecapacit.
4. Amplificatore
Scartatol' AmplificatorealleDifferenzeperlastringenterichiestadimatchingdelleresistenzetraidue
terminalid'ingresso,lasceltadellapossibileconfigurazionericadetral'AmplificatoredaStrumentazione
adueopampequelloatre.Nonavendolanecessitdicancellareunmodocomunemoltoelevatoe
potendodisporrediulteriorimeccanismidisoppressionedellostesso(DRLRightLegDriver),viene
adottata una configurazione a tre opamp che assicura in ogni caso un elevato guadagno. Tali
considerazioniportanoaselezionareduepossibilicandidatidellafamigliaINAdellaBurrBrownche
fornisconoelevateprestazioniedinparticolaresonoadattiperl'impiegoinapplicazionimedicali.La
tecnologiadifabbricazioneimpieganteiltaglioallaserfornisceunaltissimomatchingdelleresistenze
interne, bassissime tensioni di offset in uscita, alto CMRR e basso consumo, tale da poter essere
utilizzatiancheabatterie.Latensioneminimadialimentazionedualedi2.25Vugualeperentrambi
e pienamente coerente con l'utilizzo dell'alimentazione proveniente dalla porta USB. Le principali
differenzetraidue,cherisultanod'importanzaperl'applicazioneinquestione,vengonoriportatein
tabella:
INA114 INA129
Input Bias Current (MAX) (nA) 2 5
Noise at 1 kHz (Typ) (nV/Hz) 11 8
Noise Voltage (f: 0.1 Hz to 10 Hz) (VPP) 0.4 0.2
Output Offset (MAX) (V) 100/G 500/G
Quiescent Current (Typ) (mA) 2.2 0.7
Essendoiduedispositiviperlopiidenticinellecaratteristiche,successivamentenevienediscussala
configurazione circuitale, rimandando la scelta definitiva ad una successiva fase di Error Budget
Analysis. Entrambiimodellihannounguadagnovariabilenelrange110000tramiteunaresistenza
esternaR
G
secondolaformula
G =1 +
50 k D
R
G
Taleguadagnovienefissatovalutandoivincoliimpostidalproblema:
iningressosivuolemisurareunsegnaleconunaampiezzamassimaeapprossimataper
eccessoV
IN
=100V
in uscita possibile avere uno swing massimo teorico pari alla tensione di
alimentazionediV
S
=5V
PP
,maingeneraleinferiore
in uscita possono essere usati due successivi stadi di amplificazione formati dai
necessarifiltriattiviHighPasseLowPass
laresistenzaR
G
deveesseredivisaindueresistenzedelvaloreR
G
/2perfornireun
terminalepilotatodalModoComune
Alfinedievitaredisaturareglistadidiuscita,ilguadagnodell'interostadio,formatodal'INAedidue
filtriantialiasing,deverisultareinferiorea
G
TOT

V
S
2V
IN
=
5V
200jV
= 25000

A causa delle limitazioni nella reperibilit dei componenti, soprattutto nel caso di resistenze con
tolleranzaall'1%,vengonoutilizzatedueresistenzedisponibiliincommerciodivaloreR
G
/2=4.99,
ottenendounguadagno
G
INA
=1 +
50 k D
2
R
G
2
=1 +
50 k D
9.98 k D
5011 74dB
Questasceltacipermettediraggiungereunbuoncompromessotraivincoliecifornisceunmarginedi
guadagnoeventualmentedistribuibiletraglistadisuccessiviparia
G' =
G
TOT
G
INA
5
Infine,comesuggeritoneldatasheet,vengonoposteduecapacitda0.1F tra lealimentazioniela
massadisegnalevirtuale.
5. GuardingeDRL
LatecnicadiGuardingconsistenelprendereilModoComuneeutilizzarloperpilotaretramitebuffer,la
schermaturadeicavidisegnale.Risultandoteoricamentenullalad.d.p.traicavidisegnaleeloshield,
sidovrebbeannullarelacapacitdellalinea,particolarmentefastidiosaalcresceredellalunghezzadei
cavi.
IlRightLegDriveroDRL,permettediportarel'artoadunpotenzialenotoefornirecosunamassadi
segnale.Attraversounamplificatoreinvertentesipilotaperconvenzionelagambadestraconl'inverso
delModoComuneprelevatodalbufferprecedente.Cosfacendosiriescearidurredrasticamenteil
Modo Comune esistentesugli elettrodi stessi. Nel caso di configurazionemulticanale,il DRLviene
pilotatodallamediadeiModiComuni.
6. FiltroNotch
Considerandochelabandadiinteressecomprendeanchelafrequenzadell'alimentazionedirete, si
rendenecessarioprogettareunfiltronotchidoneoadabbatterelacomponentea50Hz.Sidecidedi
utilizzare un'implementazione TwinT Notch Retroazionato che fornisce un alto Q. Grazie al doppio
buffereadunpartitoreresistivo,unapartedellatensionediuscitavieneriportatanelpuntocentrale
delledueT.Variandoquindiilk,possibilevariarneilQeinparticolare,piktendea1,piilfiltro
diventaselettivo.
F ( s) =
s
2
+
1
4 R
2
C
2
s
2
+
2(1k )
RC
s +
1
4 R
2
C
2
k =
R
a
R
a
+ R
b
Lafrequenzasoppressavienericavataimponendocheilmodulodellaf.d.ttendaazero:
f
N
=
1
4nRC
RC =
1
( 4n50)
3.210
3
| s
R = 320 | k D
C =10 | nF
ImponendocheR
b
siauncentesimodiR
a
siottiene:
k =
100
101
Q =
1
4(1k )
=25.25
7. FiltroHighPass
Essendotuttiidispositivielettronicicaratterizzatidaunadistribuzionedirumorerosa(proporzionalea
f
1
)allebassefrequenzedovutaalrumoreFlicker,vienepostoincascataunfiltropassaaltoinmaniera
taledaeliminaretuttoquelrumoreabassafrequenzaaldifuoridellabandad'interesse.
Consideratocheingeneralenonpossibilespingersiailimitidelladinamicadiuscitapernonsaturare
glioperazionaliechesidecidediimplementareilbloccofiltritramiteunTLC1079(LinCMOSPower
PrecisionQuadAmplifier)lacuidinamicaasimmetricadiuscitacomprendesoloilNegativeRail,si
preferisceadottareconfigurazioniaguadagnounitariodemandandolaregolazionefinaledelguadagno
ad un successivo stadio dedicato. Si progetta cos un filtro HP SallenKey del II ordine con tali
specifiche:
f
T
=0,3Hz Frequenzaditaglioa3dB
A
V
=1|0dB Guadagnoincontinua
FunzionediTrasferimentodiunacellaBIQUAD:
H ( s) =
a
2
s
2
+ a
1
s +a
0
s
2
+
o
0
Q
s + o
0
2
con o
0
=
1
RC
nelcasodifiltroHighPass:
a
1
= a
0
= 0 H (s) =
a
2
s
2
s
2
+
o
0
Q
s +o
0
2
SiconsideraunfattoredimeritoQparia1,cheintroduceun'accettabilesovraelongazionemassimaa
bordobandadi1dB.Nonseguendoalcuncriteriodiprogettonoto(Butterworth,Chebyshev,Bessel)e
fissandoilvaloredellecapacit,vienetrovatoilvaloredelleresistenzeR
3
R
4
imponendocheilmodulo
dellaf.d.tallafrequenzaditagliosiainferioredi3dBrispettoalvaloreacentrobanda.
C
1
=C
2
=100 nF
A
V
= 1 , Q= 1
Q =o
0
R
4
C
2
o
0
2
=
1
R
3
R
4
C
2
20log
10
H( s =t 2n f
T
)=3dB R
4
=8.34 M D , R
3
=2.08 MD
8. FiltroLowPass
Ilfiltraggiopassabassodelsegnalevieneintrodottoperlimitarelabandadirumoreequindievitare
problemidialiasinginvistadelsuccessivocampionamento.Lespecifichesono:
f
T
=150Hz
A
V
=1
InunfiltroLP:
a
1
=a
2
= 0 H (s) =
a
0
o
0
2
s
2
+
o
0
Q
s +o
0
2
C
3
=100 nF
A
V
=1 , Q =1
Q =
o
0
RC
3
2
4Q
2
=
C
3
C
4
20log
10
H ( s =t 2n f
T
)=3dB R
1
= R
2
= 27k D , C
4
= 25nF
9. AmplificatoreNonInvertente
Per adattarealmeglioladinamicadelsegnaleinuscitadaglistadiprecedentiall'ADCsi decisodi
adottare un amplificatore non invertente a guadagno variabile. La regolazione viene effettuata
attraversolaresistenzavariabilepostasulramodiretroazionechepermetteunapifineregolazione
dell'interfacciaconl'ADCelascialapossibilitdiamplificaremaggiormenteisegnalipideboli.Come
valoredidefaultvienescelto39K,mentrelaresistenzaversomassavienefissataalvaloredi10K,
cosdafornireunguadagnoleggermenteinferiorealvaloremassimoteoricoG'=5.
10. ErrorBudgetAnalysis
Vienequieffettuataunaanalisipuntualedituttelesorgentidiinaccuratezza,distinguendoquelleche
portano ad errori sistematici, che possono essere compensati o eliminati e quelli che sono residui,
ineliminabili e quindi rappresentano i limiti intrinseci dell'inaccuratezza e concorreranno alla scelta
dell'ADC.
FULLSCALE: V
IN
=200V
G=5011
INA114 INA129
V
OSI
+V
OSO
/G=(310/G)V
S
V
OSI
+V
OSO
/G=(1100/G)V
S
0.1Hzto10HzNoise=400nV
PP
0.1Hzto10HzNoise=200nV
PP
CMR162dB@60Hz CMR132dB@60Hz
V
OS 7.5V/200V 37.5ppm 2.5V/200V 12.5ppm
GainError 1% 10000ppm 1% 10000ppm
GainNon
Linearity
0.01% 100ppm 0.001% 10ppm
CMRError 8ppbx450mV/200V 18ppm 251ppbx450mV/200V 565ppm
0.1to10Hzf
1
Noise
400nV
PP
/200V 2000ppm 200nV
PP
/200V 1000ppm
RTermalNoise 44.4nV/200V 222ppm 222ppm
TotalUnadjusted
Error
6BitsAccurate 12377.5ppm 6BitsAccurate 11809.5ppm
ResolutionError 8BitsAccurate 2100ppm 9BitsAccurate 1010ppm
L'analisidellesorgentid'erroreportaasceglierel'INA129cherispettoall'INA114,garantisceunerrore
dirisoluzionedimezzato.
11. ADC
ConsiderandochenonesistonoADCa9bitecheconl'impiegodiunoa10bitsiottiene1LSBdierrore,
sidecidediutilizzarneunoa8bitchegarantisceun'incertezzadiLSB.Avendounnumerocontenuto
dibit,unsegnaleabandalimitataedinferiorea150Hzeunsistemanonappartenenteadunanello
diretroazione,lasceltadiunADCconarchitetturaSARsembraesserequellapiadatta,raggiungendo
unbuoncompromessotralavelocitdicampionamentoelarisoluzione.Conilnumerodibitadottato
siriescearaggiungereunSNRparia:
N
BIT
=8
SNR
dB
= 20log
P
S
P
E
= 6.02 N
BIT
+1.76 = 49.92dB
Vienesceltol'ADC0804dellaNationalSemiconductorconuscitaparallela,frequenzadiclockmassima
1,46MHzeunTotalUnadjustedErrordi 1LSB.Inprevisionediuncircuitodielaborazionedigitale
delsegnale,sidecidedinonfissarelafrequenzadiclockchesarguidatadalmicroprocessore,mentre
l'ingressodifferenzialeinvertentevienepostoamassaelaV
REF
/2alSignalVirtualGround.Inultimo,
comesuggeritodadatasheet,siinserisceunacapacit100nFtragliingressi.
12. Sceltadeicomponenticircuitali
Perquantoriguardalacatenadifiltraggio(FiltroNotch,HighPasseLowPass),vieneimpiegatoun
TLC1079 LinCMOS QuadPower V
DD
toNegativeRail, che con i quattro amplificatori integrati
permettedifiltrareilsegnaleutilizzandoununicobloccocircuitale.Nellatabellaseguentevengono
riportatelespecifichepirilevantiaifinidellascelta:
TLC1079IN V
DD
= 5V
Power Rating @ 25 C 1150 mW
V
ICR
Common-mode Input Voltage -0.2 to 4 V
V
IO
Input Offset Voltage 190 V
I
IO
Input Offset Current 0.1 to 60 pA
I
IB
Input Bias Current 0.7 to 60 pA
CMRR 95 dB
PSRR Supply-Voltage Rejection Ratio 98 dB
I
DD
Supply Current (4 amplifier) 40 A
SR Slew Rate 0.032 V/s
V
n
Equivalent Input Noise Voltage @ 1 KHz 68 nV/Hz
UnasceltaanalogavieneeffettuataancheperirestantiquattroOpAmputilizzatineglistadidiVirtual
Ground,Guarding,DRLeAmplificatoreaguadagnovariabile.Inquestocaso,lasceltadelcomponente
viene guidata e limitata dalla necessit di avere un'uscita RailToRail, cos da poter interfacciare
adeguatamentel'amplificatorediuscitael'ADC,ilcuiingressohaunrangedi05V.Sisceglieperciun
TLV2374QuadOpAmpRailToRailInputOutput,uncomponenteLowPowerdallespecifichesimilial
precedente:
TLV2374IN V
DD
= 5V
Power Rating @ 25 C 1600 mW
V
ICR
Common-mode Input Voltage 0 to VDD
V
IO
Input Offset Voltage 2000 V
I
IO
Input Offset Current 1 to 60 pA
I
IB
Input Bias Current 1 to 60 pA
CMRR 72 dB
PSRR Supply-Voltage Rejection Ratio 80 dB
I
DD
Supply Current (4 amplifier) 2200 A
SR Slew Rate 2.4 V/s
V
n
Equivalent Input Noise Voltage @ 1 KHz 39 nV/Hz
13. Schematicoesimulazioni
VirtualFeedBackOpAmpBasedVirtualGroundDriver
InstrumentationAmplifierandInputProtection
GuardingRLD
NotchFilterHighPassFilter
LowPassFilterNonInvertingOutputStageAmplifier
CMRR
INA129 A
D
/A
C
[dB] - G = 5000
EEG front end AC Analisys
Time Domain Analisys V
SIGNAL
= 200 V
PP
@ 10 Hz V
OUT
= 5V
PP
Printed Circuit Board