Académique Documents
Professionnel Documents
Culture Documents
\
|
=
CC
BB
BB
V
V
R
R
1
1
j) Finalmente determine R
2
|
|
.
|
\
|
|
|
.
|
\
|
= 1
1 2
BB
CC
V
V
R R
2. Verifique experimentalmente que el punto de operacin I
CQ
, V
CEQ
corresponda al valor
de diseo.
3. Aplique seal al circuito para tener en la salida una seal de 1 Vpp sin distorsin
medida en el osciloscopio y mida la seal pico a pico en la base del transistor v
i
(es
posible que requiera colocar una resistencia en serie con el generador para provocar un
divisor de voltaje con la impedancia de entrada del amplificador, como muestra la
figura 9.2.
Determine R
X
con base en el divisor de voltaje formado por (R
X
+R
f
) y la impedancia de
entrada del amplificador; adems del nivel de seal requerido en la base.
V
f
R
f
R
X
C
i
Generador
de
funciones
Conectar a la
base del
transistor
Figura 9.2 Circuito para reducir la seal en la base del transistor
Una vez visualizada la seal de 1 V
pp
en la carga, calcule la ganancia de voltaje del circuito
de la ecuacin:
pp
i i
o
V
v v
v
pp
V 1
= = A
4. Haga R
L
=0 (cortocircutela con un cable) y mida de nuevo v
i
cuando la fuente de seal
esta conectada al circuito. Desconecte ahora la fuente de seal y mida v
f
. Calcule el
valor de la impedancia de entrada del amplificador Z
i
, despejando de las ecuaciones del
divisor de tensin:
48
X f i
i
R R Z
Z
+ +
=
f
i
v
v
Conociendo el valor de la impedancia de entrada del amplificador encuentre h
ie.
ie BB i
h R Z =
5. Cortocircuite el condensador Ci a tierra e inserte una resistencia en serie con R
f
de 4.7
k, como muestra la figura 7.3. Aplique seal al circuito de manera que v
c
= 2 V
pp
.
Desconecte la fuente y mida v
f
.
Figura 7.3 Circuito para determinar la impedancia de salida para la configuracin emisor
comn
6. Calcule la impedancia de salida del amplificador mediante
4.7k R Z
Z
f o
o
+ +
=
f
c
v
v
Calcule la admitancia de salida del transistor h
oe
despejando de la ecuacin
) (1/h R Z
oe c o
=
7. De la expresin de ganancia de voltaje del circuito
ie
oe
L C fe
h
)
h
1
R (R h
= = A
i
o
V
v
v
y con los resultados experimentales obtenidos de
v
, h
ie
y h
oe
, evale la ganancia de
corriente a pequea seal h
fe
del transistor para este circuito. Compare su resultado con el
valor especificado por el fabricante.
8. De la expresin
BQ
I
T
V
hie
q
= ; donde
T
V = 25.8 mV, deduzca el valor de del transistor.
9. De la expresin
L
i
R
Z
V i
A = A
Deduzca el valor de la ganancia de corriente del circuito.
49
SUGERENCIAS
Para todos los diseos que se haga es recomendable se simulen antes de realizarlos prcticamente;
el paquete computacional ms adecuado para hacerlo es el Pspice para Windows.
Para verificar que el diseo funcion adecuadamente, los valores de corrientes y voltaje de
polarizacin logrados simulada y prcticamente (I
C
y V
CE
) debern ser muy parecidos a los que se
obtengan de forma terica. As tambin el comportamiento prctico a pequea seal deber estar
acorde a las especificaciones de diseo.
PRCTICA X
DISEO DE AMPLIFICADOR COLECTOR COMN
OBJETIVOS:
- Establecer mtodos para el diseo del amplificador colector comn.
PRE REPORTE:
- Elaborar diseo y comprobar su funcionamiento mediante simulacin.
ID
Pre_reporte
Trabajo en equipo
Revisin
Evaluacin
51
ANTECEDENTES TERICOS
En general el proceso de diseo de un amplificador implica el obtener los valores
adecuados de los elementos para que este tenga un comportamiento a pequea seal
determinado segn la aplicacin. Usualmente un amplificador colector comn o tambin
llamado seguidor emisor, es aplicado para acoplar impedancias, lo que significa que su
ganancia en voltaje deseada tender a ser unitaria.
Con el requerimiento a pequea seal de
V
unitaria y el conocimiento de la resistencia de
carga, a travs del procedimiento de diseo descrito en esta prctica, se puede obtener los
valores de los elementos resistivos que constituirn el amplificador colector comn. Es
importante sealar que el diseo aqu expuesto considera que la seal de entrada estar
dentro del ancho de banda, por lo que no se dimensionan los elementos capacitivos.
La seleccin del transistor BJT a utilizar depender de la ganancia en corriente deseada y/o
potencia a disipar.
I. MATERIAL Y EQUIPO EMPLEADO
1 Fuente de c.d.
1 Osciloscopio
1 Generador de seales
1 Multmetro
1 Tableta experimental
1 Transistor 2N2222A
- Capacitores a 50 volts (2-10F)
- Resistencias de de watt segn diseo
DESARROLLO EXPERIMENTAL
1. Disee un amplificador colector comn, como el de la figura 10.1, para una carga de
4.7 k, tal que se tenga una salida de 10 V
pp
, y sea estable a cambios de .
Figura 10.1 Amplificador colector comn
52
PROCEDIMIENTO DE DISEO
a) Obtener la I
CQ
requerida para que el amplificador se comporte de acuerdo a las
caractersticas de diseo descritas. Para mxima transferencia de potencia haga R
e
=R
L
, para
la obtencin de I
CQ
utilice la ecuacin que determina la mxima amplitud pico-pico para la
configuracin
ca CQ opp
R I V - - = 8 . 1 ;
L e ca
R R R =
NOTA: el amplificador colector comn usualmente es utilizado como acoplador de
impedancias, de tal forma se desea que la ganancia en voltaje sea aproximadamente la
unidad, para ello verifique que la I
CQ
obtenida haga que la h
ie
sea por lo menos diez veces
menor que (+1)(R
e
R
L
)
b) Calcular V
CEQ
considerando que el voltaje pico es la mitad del voltaje pico-pico de
salida deseada. Busque en las hojas de especificaciones el V
CEsat
para la I
CQ
de diseo.
CEsat P CEQ
V V V + = ; V
p
=V
pp
/2
c) Calcule V
CC
mediante el anlisis de cd en la malla de salida
CEQ e CQ CC
V R I V + = ) (
d) Para que el sistema sea estable a cambios de calcule R
BB
de acuerdo a la siguiente
ecuacin
e BB
R R | 1 . 0 =
e) A travs de la ecuacin de la malla de entrada encuentre V
BB
) (
|
BB
e CQ BE BB
R
R I V V + + =
f) Determine R
1
y ajstela al valor comercial mayor ms cercano, que pueda implementar
con no ms de 2 resistencias.
|
|
.
|
\
|
=
CC
BB
BB
V
V
R
R
1
1
g) Finalmente determine R
2
|
|
.
|
\
|
|
|
.
|
\
|
= 1
1 2
BB
CC
V
V
R R
h) Calcule la impedancia de entrada, ganancia en voltaje y corriente obtenida para el
amplificador colector comn diseado.
| | ) R 1)(R ( h R Z
L e ie BB i
+ + =
( )
( )
L e ie
L e
R R h
R R
+
= Av
53
L
i
R
R
v i A = A
2. Verifique experimentalmente que el punto de operacin I
CQ
, V
CEQ
corresponda al valor
de diseo.
3. Aplique seal al circuito para tener en la salida una seal de 1 Vpp sin distorsin
medida en el osciloscopio y mida la seal pico a pico en la base del transistor V
i.
Una
vez visualizada la seal de 1 V
pp
en la carga, calcule la ganancia de voltaje del circuito
de la ecuacin:
pp
i
pp
i
o
V
v
V
v
v
1
= = A
4. Haga R
L
=0 (cortocircutela con un cable), y agregue una resistencia R
X
en serie a R
f
de
la magnitud de Z
i
terica calculada en el inciso h (aproxmela a un valor comercial), ver
figura 10.2. Mida de nuevo v
i
cuando la fuente de seal esta conectada al circuito.
Desconecte ahora la fuente de seal y mida v
f
. Calcule el valor de la impedancia de
entrada del amplificador Z
i
, despejando de las ecuaciones del divisor de tensin:
X f i
i
R R Z
Z
+ +
=
f
b
v
v
Conociendo el valor de la impedancia de entrada del amplificador (expresada en el inciso h)
encuentre h
ie.
Figura 10.2 Circuito para reducir la seal en la base del transistor
5. Cortocircuite el condensador Ci a tierra e inserte una resistencia en serie con R
f
de 1
k, como muestra la figura 10.3. Aplique seal al circuito de manera que v
c
= 2 V
pp
.
Desconecte la fuente y mida v
f
.
Calcule la impedancia de salida del amplificador mediante
k R Z
Z V
V
f o
o f
c
1 + +
=
6. Con los resultados experimentales obtenidos de
v
, Z
i
deduzca la ganancia de corriente
lograda para el circuito diseado.
L
i
R
Z
- A = A
V i
54
Figura 10.3 Circuito para determinar la impedancia de salida para la configuracin colector
comn
PRCTICA XI
CURVAS CARACTERSTICAS DEL TRANSISTOR
DE EFECTO DE CAMPO (FET)
OBJETIVOS:
- Obtener la caracterstica de salida del transistor de efecto de campo (JFET).
- Obtener la curva de I
D
V
GS
del transistor de efecto de campo (JFET).
PRE- REPORTE:
- Investigar funcionamiento del FET.
- Llevar hojas de especificaciones del FET utilizado en la prctica.
- Realizar toda la prctica mediante simulacin.
ID
Pre_reporte
Trabajo en equipo
Revisin
Evaluacin
56
ANTECEDENTES TERICOS
El FET es un dispositivo de tres terminales que contiene una unin bsica p-n y que puede
construirse como un FET de unin (JFET) o un semiconductor metal-xido FET
(MOSFET). Los circuitos integrados en grande y muy grande escala se construyen
principalmente utilizando transistores MOSFET. La estructura fsica y el smbolo del JFET
se muestran en la figura 11.1.
Figura 11.1 Estructura fsica y smbolo de un JFET: a) Canal n, b) Canal p
En la figura 11.2 se observan las curvas caractersticas del transistor JFET, las cuales son
un grfico de la corriente de drenador (I
D
), como una funcin del voltaje compuerta-
surtidor (V
GS
); ver figura 11.2b; as como las curvas caractersticas de salida (V
DS
-I
D
) para
diferentes valores de V
GS
; ver figura 11.2a.
Figura 11.2 Curvas caractersticas del JFET: a) De transferencia ; b) De salida
Dos puntos importantes a observar en la caracterstica de transferencia son los valores I
DSS
y V
P
, el primero se da para V
GS
= 0 y es la mxima corriente (I
D
) que puede circular por el
JFET, y el segundo cuando V
GS
= V
P
es el voltaje necesario para cerrar el canal o sea que
I
D
= 0. La ecuacin del comportamiento del JFET es:
2
) 1 (
p
GS
DSS D
V
V
I I = , siendo I
DSS
y V
P
valores constantes dados por el fabricante.
57
MATERIAL Y EQUIPO EMPLEADO
1 Fuente de c.d.
2 Multmetros
1 Tabla experimental
1 Resistencia a W de 2.2 k
1 Transistor JFET 2N5458
DESARROLLO EXPERIMENTAL
OBTENCIN DE LAS CURVAS CARACTERSTICAS PARA EL JFET.
1. Arme el circuito de la figura 11.3.
Figura 11.3 JFET de canal-n
2. Conforme los valores de la tabla I, vare el valor de la fuente V
DD
y mida los valores de
I
D
y V
DS
, para cada valor de V
GS
.
Tabla II. Mediciones para obtener las curvas caractersticas del JFET.
V
GS
=0 V
GS
=-0.5 V
GS
=-1 V
GS
=-1.5 V
GS
=-2 V
GS
=-3 V
GS
=-5
V
DD
(V)
I
D
V
DS
I
D
V
DS
I
D
V
DS
I
D
V
DS
I
D
V
DS
I
D
V
DS
I
D
V
DS
0
0.5
1
2
3
5
7
9
12
15
18
20
58
ACTIVIDADES COMPLEMENTARIAS:
1. Con los datos obtenidos en la tabla I, grafique la caracterstica de salida para el JFET de
canal n como se muestra en la figura 11.2b.
2. Identifique la regin de triodo, de corte y de saturacin en la caracterstica de salida.
3. Para un valor V
DS
constante, tome de la grfica los valores de V
GS
e I
D
y grafique la
caracterstica V
GS
I
D
como en la figura 11.2a.
4. De esta segunda grfica, obtenga los valores I
DSS
y V
P
.
5. Investigue qu parmetros proporciona el fabricante de los transistores JFET.
SUGERENCIAS:
Para el llenado de la tabla 1, recuerde que se debe de ajustar el V
GS
a voltajes negativos. Esto se
puede lograr de diferentes maneras, una de ellas es seleccionar el modo serie de la fuente de c.d.,
donde quedar una tierra comn (esta se puede tomar de la terminal positiva o negativa que quedan
adjuntas entre las fuentes variables A y B), un voltaje positivo (la terminal roja sobrante) y un
voltaje negativo (la terminal negra sobrante), para este modo de operacin se tendr el mismo
voltaje en ambas terminales pero con signo contrario, la magnitud del voltaje se controlara con la
fuente A y la fuente B habr que ponerse en cero para evitar errores (puede marcarse un corto, si la
fuente B esta en un valor mayor que A).
Otra forma de lograr un voltaje negativo con la fuente de C. D., es uniendo las terminales
adyacentes (positiva y negativa) entre las fuentes variables A y B, y seleccionando el modo
independiente en la fuente.
De esta unin se obtendr la tierra comn, en la terminal positiva sobrante habr un voltaje positivo
(V
DD
) y en la terminal negativa restante quedara un voltaje negativo (V
GG
), que ser el que se tendr
que variar para ajustar el V
GS
al valor negativo correspondiente. La cualidad de este modo de
operacin es que la magnitud de los voltajes es independiente y se ajustan con la perrilla
correspondiente.
Recuerde que con los datos de la tabla 1, se recuperar la curva de transferencia (Figura 11.2a) y las
curvas caractersticas de salida (Figura 11.2b) del JFET.
PRCTICA XII
POLARIZACIN Y PEQUEA SEAL DE
AMPLIFICADORES CON TRANSISTOR DE EFECTO
DE CAMPO (FET)
OBJETIVOS:
- Observar los diferentes circuitos de polarizacin de transistores de efecto de
- campo (FET).
- Obtener la recta de carga de salida.
- Relacionar el punto de polarizacin con la respuesta a pequea seal del
amplificador.
- Visualizar el comportamiento de las configuraciones fuente comn y drenaje
comn.
PRE- REPORTE:
- Llevar hojas de especificaciones de los dispositivos utilizados.
- Realizar la prctica mediante simulacin para presentar resultados de polarizacin y
comportamiento a pequea seal.
ID
Pre_reporte
Trabajo en equipo
Revisin
Evaluacin
60
ANTECEDENTES TERICOS
Al igual que los transistores de unin bipolar (BJT) los transistores de efecto de campo
(FET) deben contar con polarizacin en c.d., la cual permite determinar la regin de
operacin del dispositivo de acuerdo a la aplicacin requerida.
En la polarizacin de FETs se pueden emplear algunos mtodos que se utilizan en los
BJTs, sin embargo no todas resultan adecuadas ya que el funcionamiento bsico de ambos
transistores son diferentes:
El BJT es un dispositivo controlado por corriente; es decir, la corriente de salida
(I
C
) est en funcin de la corriente de entrada (I
B
) y la relacin entre ellas es lineal y
depende de la h
fe
.
El FET es un dispositivo controlado por voltaje; la corriente de salida (I
D
) depende
del voltaje de entrada (V
GS
) y la relacin entre estos parmetros no es lineal.
Tambin en el FET la recta de carga determina el punto de operacin del transistor tal como
se observa en la figura 12.1, en donde se considera la regin de corte (I
D
=0) y el nivel de
saturacin (I
D
=I
DSS
/2).
Figura 12.1 Curva de transferencia y recta de carga de c.d.
Tanto en el BJT como en el FET, el punto de polarizacin, especficamente la corriente de
salida, fija la transconductancia (g
m
) del dispositivo, lo que determinar el comportamiento
a pequea seal segn la configuracin utilizada. La transconductancia es una medida del
cambio en la corriente de drenaje para un cambio en la tensin compuerta-fuente, esta vara
de acuerdo al punto de polarizacin y se puede obtener a travs de:
)
V
V
(1
V
2I
g
P
GS
p
DSS
m
=
MATERIAL Y EQUIPO EMPLEADO:
1 Fuente de c.d.
1 Osciloscopio con 2 puntas de prueba
1 Generador de funciones
2 Multmetros
61
1 Tableta experimental
1 Transistores 2N5458
1 Dcada de resistencias
- Resistencias a W (2.2 k (1), 4.7 k (3), 470 k (1), 1M (1), 1.5M (1), 2.2 M (1))
- Condensadores a 25V (1F (1), 4.7f (2))
DESARROLLO EXPERIMENTAL:
1. Identifique las terminales fuente (S), drenaje (D) y compuerta (G) del transistor y
verifique, utilizando el multmetro en la posicin de prueba de diodos, que opere
correctamente (pida ayuda al instructor en caso necesario).
2. Implemente el circuito de la figura 12.2. utilizando R
D
=2.2 k, V
DD
=15V y V
GG
para lograr
los valores de V
GG
mostrados en la tabla I.
Figura 12.2 Circuito de polarizacin mediante polarizacin fija
3. Mida y anote la corriente I
D
y el voltaje V
DS
correspondiente a cada V
GS
.
Tabla I. Mediciones para el circuito de la figura 12.2
V
GS
I
D
V
DS
R
DS
0
-0.5
-0.8
-1.0
-1.2
-1.5
-1.8
-2.0
-2.5
-3.0
-3.5
-4.0
-4.5
-5.0
62
4. Implemente el circuito polarizado mediante divisor de voltaje de la figura 12.3.,
coloque R
D
=R
S
=4.7 k, R
2
=470 k, V
DD
=25V, R
1
=dcada de resistencias. Observe en la
tabla II los valores que debe tomar R
1
.
RD
VDD
+
-
VD
ID
G
D
S
RS R1
R2
VG
+
-
+
-
VS
Figura 12.3 Circuito de polarizacin mediante divisor de voltaje
5. De acuerdo a los valores de R
1
que se muestran en la tabla II, mida los valores de
voltaje V
GS
, V
DS
y la corriente de salida I
D
. Calcule la resistencia esttica del transistor R
DS
.
D
DS
DS
I
V
R =
Tabla II. Mediciones para el circuito polarizado mediante divisor de voltaje
R
1
(k) V
GS
I
D
V
DS
R
DS
4.7
6.8
8.2
10
56
82
100
390
560
820
1000
1500
2200
6. Complemente el circuito anterior para trabajarlo a pequea seal de acuerdo a la figura
12.4, la seal v
i
deber ser una seal senoidal proporcionada por el generador de funciones
a una frecuencia de 1 kHz y amplitud de 200 mV. Adems R
L
=4.7 k, C
i
=C
o
=1F,
C
D
=4.7F.
63
Figura 12.4 Amplificador fuente comn con capacitor de desvo.
7. Obtenga la ganancia en voltaje para valores de R
1
de 4.7 k, 100 k y 2200 k,
antelos en la tabla III. Prcticamente la ganancia en voltaje es la relacin del voltaje de
salida v
o
y el voltaje de entrada v
f
.
8. Qu sucede con la ganancia en voltaje del amplificador al variar R
1
?, Note como
cuando V
GS
disminuye, la transconductancia aumenta y por lo tanto la ganancia en voltaje
del amplificador aumenta. Compare la ganancia terica con la obtenida prcticamente, y a
partir de ello calcule r
d
.
) R R (r g
L D d m
= A
V
9. Por qu para R
1
de 2200 k en vez de amplificar el circuito atena?, relacione su
respuesta con la impedancia de salida del transistor (r
d
).
10. En el circuito de la figura 12.4, coloque en R
1
la resistencia de 4.7 k y quite la
resistencia de carga. Obtenga el valor de la ganancia de voltaje, concluya qu sucede.
Tabla III. Comportamiento de la ganancia en voltaje del amplificador fuente comn con
capacitor de desvo
R
1
V
GS
g
m
V
r
d
4.7 k
100 k
2200 k
11. Implemente el amplificador drenaje comn de la figura 12.5. Utilizando R
D
=R
S
=4.7
k, R
2
=470 k, V
DD
=25V. Ajuste el generador de seales para proveer una seal senoidal
de amplitud igual a 1 V
p
a 1 KHz. Vare R
1
de acuerdo a la tabla IV.
12. Obtenga la ganancia en voltaje de esta configuracin para las diferentes R
1
y antelas
en la tabla IV.
13. Concluya con respecto a su comportamiento.
) ( 1
) (
L S m
L S m
R R g
R R g
v
+
= A
64
RD
VDD
+
-
vo
G
D
S
RS R1
R2
RL
Co
Ci
Rf
Generador
de
funciones
vf
+
-
CD
vGS
Figura 12.5 Amplificador drenaje comn con capacitor de desvo.
Tabla IV. Comportamiento de la ganancia en voltaje del amplificador drenaje comn con
capacitor de desvo
R
1
V
4.7 k
100 k
2200 k
ACTIVIDADES COMPLEMENTARIAS
1. Consulte los manuales para obtener el valor de I
DSS
y V
P
que proporciona el fabricante de
acuerdo al FET utilizado en la prctica.
2. Grafique la curva de transferencia para cada circuito de polarizacin.
3. De acuerdo a las grficas obtenidas en el punto anterior trace la recta para cada circuito
de polarizacin.
4. Investigue el modelo equivalente de CD para el FET cuando se comporta como una
fuente de corriente y cuando se comporta como una resistencia.
5. Realice el anlisis terico para obtener las medidas de bondad de las configuraciones
fuente comn y drenaje comn contenidas en la prctica.
SUGERENCIAS
Para ajustar a los valores de R
1
que se piden en la tabla II se puede emplear una dcada de
resistencias, pero los ltimos cuatros valores de R
1
que se requieren la tabla no se podrn lograr con
la dcada, por lo que habr que usar resistencias con los valores especificados.
Con los datos que se obtengan el las tablas I y II, se recuperar la curva de transferencia del JFET
(Figura 12.1).
PRCTICA XIII
DISEO DEL AMPLIFICADOR FUENTE COMN
OBJETIVOS:
- Disear amplificadores fuente comn
- Comprobar medidas de bondad de amplificadores fuente comn
PRE- REPORTE:
- Realizar diseo del amplificador contenido en la prctica.
- Obtener mediante simulacin las medidas de bondad del amplificador diseado.
ID
Pre_reporte
Trabajo en equipo
Revisin
Evaluacin
66
ANTECEDENTES TERICOS
Dada las caractersticas fsicas de los amplificadores de efecto de campo se conoce que
estos tipos de transistores poseen una muy alta impedancia de entrada (10
9
), por lo que la
corriente de entrada en la terminal de compuerta es nula, por lo tanto se pueden hacer dos
afirmaciones:
1) La seal de salida (corriente en drenaje) depende de la magnitud de voltaje en la
entrada
2) La corriente en la terminal de drenaje y fuente son de la misma magnitud.
El parmetro que relaciona la corriente de salida con el voltaje en la entrada es conocido como
transconductancia, la cual se puede calcular a travs de la ecuacin 12.2
) 1 (
2
p
GS
p
DSS
cte VDS
GS
D
m
V
V
V
I
V
I
g
-
=
A
A
=
>
(12.1)
En las hojas de especificaciones del fabricante podemos obtener el valor de la corriente de
drenaje a fuente de saturacin (I
DSS
) y el voltaje de oclusin (V
p
), se encuentran como I
DSS
y
V
GSoff
respectivamente. De igual forma el fabricante proporciona la impedancia de salida
(r
d
), la cual se encuentra en el rango de 100 k a 20 k, comnmente aparecen como y
os
.
El modelo a pequea seal a frecuencias medias para un transistor de JFET es descrito a partir de la
transconductancia e impedancia de salida del transistor, como se muestra figura 13.1.
Figura 13.1 Modelo a pequea seal del JFET a frecuencias medias.
MATERIAL Y EQUIPO EMPLEADO
1 Fuente de c.d.
1 Osciloscopio
1 Generador de funciones
1 Multmetro
1 Tableta experimental
1 Transistor 2N5458
- Capacitores a 25 volts (1F (2), 4.7F (1))
- Resistencias de de watt segn diseo
67
DESARROLLO EXPERIMENTAL
1. Disee un amplificador fuente comn, como el de la figura 13.1, para una carga de 10
k y que se tenga una seal de salida de 10 V
pp
, utilice el transistor 2JN5458.
Figura 13.1 Amplificador fuente comn con capacitor de desvo.
PROCEDIMIENTO DE DISEO
a) Obtenga la I
DQ
requerida para lograr la excursin de salida pico deseada (v
op
), con
este valor seleccione el transistor a utilizar buscando que la I
DSS
tpica sea al menos
4 veces mayor que la I
DQ
requerida. Para mxima transferencia de potencia
considere R
D
igual a R
L
.
ca DQ
R I - =
op
v ;
L D ca
R R R =
Para la prctica nicamente verifique que la I
DQ
quede dentro del rango especificado.
b) Para dar asegurar el cumplimiento de la excursin se dar un margen del 20% a la
corriente de drenaje de polarizacin utilizada para los clculos del diseo.
DQ DQ
I * 1.2 I =
c) Calcule la corriente de drenaje pico mxima y mnima.
)
R
V
( I I
ca
op
DQ Dmin
=
)
R
V
( I I
ca
op
DQ Dmax
+ =
d) Calcular el V
GS
que se tendra en los niveles de corriente mnimo y mximo.
Utilizar el voltaje de estrechamiento y corriente de drenaje a fuente de saturacin en
los niveles de sus curvas mnimas y mximas segn corresponda.
min
min
min min
1 (
IDSS
I
V V
D
p GS
= )
max
max
max max
1 (
IDSS
I
V V
D
p GS
= )
e) Calcular el valor de R
S
utilizando los puntos mximos y mnimos. Ajuste al valor
comercial ms cercano que pueda implementar con no ms de dos resistencias.
68
min max
min max
DQ DQ
GS GS
S
I I
V V
R
=
f) Obtener V
DSQ
utilizando el voltaje mximo de estrechamiento V
p
.
op
v + + =
GSmax
Pmax DSQ
V V V ;
g) Obtener V
DD
mediante el anlisis de cd en la malla de salida.
DSQ S D DQ DD
V R R I V + + = ) (
h) A travs de la ecuacin de la malla de entrada calcular V
GG
para cumplir el punto de
polarizacin requerido.
max max GS S DQ GG
V R I V + = ;
i) Con la impedancia de entrada deseada, considrela de 100 k, determine R
1
y
ajstela al valor comercial mayor ms cercano, que pueda implementar con no ms
de 2 resistencias.
|
|
.
|
\
|
=
DD
GG
GG
V
V
R
R
1
1
j) Finalmente determine R
2
|
|
.
|
\
|
|
|
.
|
\
|
= 1
1 2
GG
DD
V
V
R R
k) Calcule el rango en el cual se debe encontrar la ganancia en voltaje del amplificador
fuente comn diseado.
) (
L
D m
R R g v = A ; )
V
V
(1
V
2I
g
p
GS
p
DSS
m
=
2. Ajuste el generador de seales a 1 kHz y amplitud suficiente para que v
o
= 1V
pp
. Mida la
seal v
f
(pico a pico) utilizando el osciloscopio y calcule la ganancia de voltaje
experimental.
pp
f f
o
v v
v
v
pp
V 1
= = A
3. Una vez ajustado a 1 V
pp
la seal de voltaje en la terminal de drenaje (v
o
), desconecte la
carga y vuelva a medir el voltaje pico a pico en la terminal de drenaje (v
sl
). Calcule la
impedancia de salida R
o
del amplificador utilizando el principio de divisor de tensin y
el equivalente de thvenin en la salida del circuito, como se muestra en la figura 13.2.
Figura 13.2 Circuito para calcular impedancia de salida.
69
) R (R
R *
V 1
O L
L
pp
+
= =
pp
sl
o
v
v
4. Utilizando el circuito de la figura 13.3 con interruptor cerrado para v
o
= 1 Vpp, mida v
f
(observe que se ha aadido una resistencia de 100 k en serie con la fuente de seal)
para medir v
i
. Enseguida abra el interruptor y mida v
f
. Utilice de nuevo el equivalente de
thvenin y divisores de tensin para evaluar la impedancia de entrada del circuito.
Figura 13.3 Circuito para evaluar la impedancia de entrada.
R R k 100
R *
R R
R *
i f
i
i f
i
+ +
=
+
=
f f
i
v v
v
Observe que R
i
es el paralelo de la impedancia de entrada de la configuracin fuente
comn con la impedancia de entrada del osciloscopio, y R
x
es el paralelo de la impedancia
de entrada del transistor con R
GG
.
osc x i
R R R = ;
i GG x
R R R =
5. Calcule la ganancia en corriente de la configuracin.
L
i
R
R
v i A = A