INTRODUCCION La finalidad de esta entrega del proyecto es la de programar un componente que permita almacenar la informacin que llega y se transmite

por medio del RS232 y a su vez programar el cdigo convierta la informacin de la imagen entrante en binaria; es decir convertir los pixeles de cada imagen en escala de blanco y negro. Para cumplir los objetivos antes mencionado se hizo necesaria la programacin de un componente llamado Store, el cual deba de quedar correctamente unido a los otros componentes.

NUEVOS COMPOENENTES MEMORIA RAM (Store): su funcionamiento interno debe permitir convertir a binario cada pixel de la imagen que es transmitida desde el computador hasta la fpga, esto lo hace mediante la instruccin de cdigo if, la cual compara si el byte de datos recibido es mayor que 127, si esto es verdadero en la memoria se debe almacenar 00000001, de lo contrario el dato almacenado es el 00000000. Dicho dato adems de ser almacenado tambin es puesto un la salida, para ser transmitido con el fin de crear el eco. Entradas: Data_In(8): es el dato que llega desde el computador, hasta el receptor de la fpga, este dato es el que posteriormente se transformara a binario, para ser almacenado y enviado en forma de eco. Rst: este se encarga de resetear el componente si se pone su valor en 1 de lo contrario el componente sigue con su normal funcionamiento. Clk: es el reloj de la FPGA Clken_Comp: es el mismo habilitador que sale desde el divisor de frecuencia Dw_Rx y que habilita el receptor para recibir cada cierto tiempo, en este caso se usa porque el componente de almacenamiento debe saber cundo debe leer el dato que llega. Hsr: esta entrada se activa un ciclo antes de que llegue el byte de datos a Data_In para avisar al componente que debe de leer el siguiente dato que entrara por Data_In.

Salidas: Fake_Hsr_Out: esta salida fue creada; con el fin de retrasar el Hsr que le indica al componente transmisor cuando debe leer el dato que ha de comenzar a transmitir. Data_Out(8): este dato es el que se enva al transmisor para ser transmitido, en este caso solo existe la posibilidad de que el dato sea 00000001 o 00000000 ya que la salida es binaria.

Su funcionamiento depende del Hsr y del Clken_Comp, el primero indica al componente cuando debe leer el dato que deber ser binarizado y almacenado, y el segundo componente es el habilitador de funcionamiento, el cual depende del divisor de frecuencia del Comp_Rx, internamente su

funcionamiento esta descrito por dos estados, en el primero verifica que Hsr se pone en 1 indicando que debe leer el dato que entra a continuacin, y en el segundo estado binariza el dato entrante, almacena y realiza el eco. Como haba sido mencionado anteriormente la salida Fake_Hsr_Out retrasa un ciclo la entrada Hsr la cual indica al transmisor cuando debe comenzar a transmitir el dato que le llegue.

Adicionalmente para permitir el funcionamiento correcto del componente de la memoria se hizo necesario modificar el componente Comp_Rx al cual se le agrego la salida del habilitador producida por el divisor de frecuencia Clken_Comp.

Imagen 1: UART

Imagen 2: UART internamente, compuesta por Comp_Rx, Store y Comp_Tx. DIFICULTADES

A pesar de que en el test bench el transmisor funciona bien, en la fpga este no genera el eco. Existen problemas con la imagen que genera el software ya que esta no est compuesta solo de bytes de informacin por cada pixel, sino que contiene tambin los datos de la imagen comprimida.

ANEXOS Los cdigos en VHDL fueron anexados en la carpeta que contiene el informe, tambin se anexo el uart.bit y el archivo de asignacin de pines UART.ucf

CONCLUSIONES En el componente Tx debe recibir la informacin y comenzar a transmitirla en el momento preciso. Con la adicin del componente Store, la llegada de la informacion al transmisor Tx se retrasa un ciclo. Por tal motivo se haca necesario retrasar un ciclo el Hsr, la mejor forma de hacerlo fue crear la salida Fake_Hsr_Out y asignarle el valor de la entrada Hsr. Lo anterior se prob con seales y se lleg a la conclusin que no funciona de igual forma, ya que la seal no se demora un ciclo para cambiar sino que se altera en el mismo instante en que esta cambia.