Vous êtes sur la page 1sur 3

Les registres dcalage

1. Prsentation
La fonction REGISTRE A DECALAGE est rencontre principalement dans les applications de: transmission de donnes numriques sur de longues distances, gnration de retard sur des signaux logiques ou numriques, calcul numrique binaire

COURS
Sect 1381 Page

1/3

2.2. Mise en cascade de registres dcalage


L'association de registres dcalage en cascade est utilise dans le but de raliser des dcalages sur des mots binaires plus longs. Par exemple, la cascade de 2 registres dcalage 8 bits fournit un registre dcalage 16 bits. Il suffit alors de connecter la sortie srie de lun des deux registres sur lentre srie de lautre.

2. Fonctionnalits
2.1. Mode dentre/ sortie
Tous les registres dcalage dispose au moins de une entre srie, une sortie srie. Ils peuvent aussi proposer des entres parallles et des sorties parallles. Cest la prsence ou non de ces entres / sorties parallles qui dfinit lappellation du registre dcalage : ou une combinaison de ces diffrents types, le modle ne dpendant que des broches qui sont disponibles sur le botier circuit intgr.

Entre srie Sortie srie


SRG 8 C1/

Entre parallle Sortie srie


SRG 8 C1/ C2

Entre srie Sortie parallle


SRG 8 C1/

Entre parallle Sortie parallle


SRG 8 C1/ C2

1D

1D 2D 2D

1D

1D 2D 2D

Retard

Srialisation

Dsrialisation

Multiplication binaire

COURS-SEQ-REGISTRE-A-DECALAGE.I1381.V101.DOC - 26 OCT. 04 - RV. 4

Les registres dcalage


3. Registres dcalage intgrs
Pour chacun des registres dcalage ci-dessous: dcrire le rle des diffrentes entres et sorties daprs la norme de symbolisation logique IEC; dterminer les niveaux appliquer sur les entres de contrle afin dutiliser la fonction Dcalage; tracer les chronogrammes correspondants aux diffrentes sorties.
Description du cycle :

COURS
Sect 1381 Page

2/3

Top 1 : b9-M1 actif, les entres 1,2D sont actives sur front de b10-C2 les donnes prsentes sur les entres 7, 6, 5, 4, 13, 14, 15, 1 sont verrouilles dans les bascules D respectivement q0 q7. Seules les sorties Q5 Q7 sont disponibles sur le CI chargement parallle . Top 2 : b9-M1 non actif, lentres 1 ,2D est active sur front de b10-C2 les donnes prsentes dans q0 q6 sont dcales dans q1 q7 ( 1 ) la donne q7 est dcale dans rien donc perdue la donne prsente sur lentre b11 est verrouille dans q0 dcalage des donnes vers le bas. Tops b9-M1 non actif : dcalages successifs.

3.1. Registre dcalage 8 bits entres parallle / sortie srie + 3 parallles


10 9 4014 SRG8 C2 / 1 M1

1 0 0 1 1 0 1 0

11 7 6 5 4 13 14 15 1

1,2D 1,2D 1,2D

2 12 3 VSS: 8 VDD: 16

b10

b9

b11

b2

b12 b3

C lk q0 q1 q2 q3 q4 Q5 Q6 Q7

10

11

12

b2 b12 b3

Les registres dcalage


3.2. Registre dcalage universel 4 bits
Dterminer les connexions ncessaires afin mettre en uvre une cascade pour un dcalage gauche sur 8 bits.
11 9 1 10 1 2
1 0 0 1

COURS
Sect 1381
40194 SRG4 C4 / 1 / 2 0 1 R 1,4D 3,4D 3,4D 3,4D 3,4D 2,4D VSS: 8 VDD: 16 40194 SRG4 C4 / 1 / 2 0 1 R 1,4D 3,4D 3,4D 3,4D 3,4D 2,4D VSS: 8 VDD: 16 15 14 13 12 H 15 14 13 12 L

Page

3/3

0 3

3 4 5 6 7

11 9 10 1 2
1 0 0 1

0 3

3 4 5 6 7

b11

b9

b7H

b13L

b12L

b13H

b12H

C lk

10

11

12

q0L q1L q2L q3L

b15 b14 b13 b12

q0H b15 q1H b14 q2H b13 q3H b12