Vous êtes sur la page 1sur 84

1

MICROCONTROLEURS

Famille Mid-Range
de Microchip

LE PIC 16F876/877

A. Oumnad


2




Mmoire
programme
de type
Flash

8 x 1024
mots de 14
bits
EEPROM
256 octets
96 registres
systme
368
registres
utilisateur
14 bits : config
timer 2
TMR2
Chien de
garde
WDT
Horloge
systme
PORTB
W
ALU
PORTA PORTC
timer 1
TMR1
timer 0
TMR0
SSP (I2C)
CCP1
Capture/Comparaison
CCP2
Capture/Comparaison
CAN
10 bits
USART
(RS232)
PORTE
PORTD
3
SOMMAIRE



I Introduction ................................................................................ 6
I.1 Les microcontrleurs en gnral.................................................. 6
I.2 Les PICs de Microchip ................................................................ 7
II Les lments de base du PIC 16F876/877................................... 9
II.1 L'Horloge ................................................................................. 9
II.2 L'ALU et laccumulateur W.......................................................... 9
II.3 Organisation de la mmoire RAM................................................10
II.3.1 Accs la RAM par adressage DIRECT .....................................10
II.3.2 Accs la RAM par ladressage INDIRECT.................................11
II.4 Registres de configuration et leurs position dans la RAM ...............13
II.5 Les registres de configuration avec leurs tats aprs un RESET......13
II.6 Les instructions du 16F876/877 .................................................14
II.6.1 Les instructions orientes Registre......................................14
II.6.2 Les instructions orientes bits ...........................................14
II.6.3 Les instructions oprant sur une constante ...............................14
II.6.4 Les instructions de saut et appel de procdures.........................14
II.6.5 Les indicateur dtat ..............................................................14
II.6.6 Le jeu d'instructions...............................................................15
II.6.7 Les paramtres des instructions agissant sur registre ................16
II.6.8 Les paramtres des instructions agissant sur bit........................16
II.6.9 Les instruction MOVWF et MOVF..............................................16
II.6.10 Les instructions btfss et btfsc ...............................................17
II.6.11 Les instructions incfsz et decfsz............................................17
II.6.12 Linstruction goto................................................................18
II.6.13 Linstruction call .................................................................18
II.7 Les directives de l'assembleur MPASM.........................................19
II.8 Illustrant de quelques aspects de programmation : ......................22
III Les outils de dveloppement ..................................................... 23
III.1 Deux mots sur MPLAB...............................................................24
III.2 Exemple de programme ............................................................26
III.3 Faire des boucles de temporisation.............................................28
III.3.1 Temporisation avec une boucle.............................................28
III.3.2 Temporisation avec 2 boucles imbriques ..............................29
III.3.3 Temporisation avec 3 boucles imbriques ..............................29
IV Les autres modules du 16F876/877 .......................................... 30
IV.1 Le port d' E/S PORTA................................................................30
IV.1.1 La broche RA4....................................................................30
IV.1.2 Les autres broches..............................................................31
IV.2 Le port d' E/S PORTB................................................................31
IV.3 Le port d' E/S PORTC................................................................31
IV.4 Le port d' E/S PORTD................................................................32
IV.5 Le port d' E/S PORTE ................................................................32
IV.6 La mmoire EEPROM de donnes ...............................................34
IV.6.1 Procdure de lecture dans l'EEPROM .....................................34
IV.6.2 Procdure d'criture dans l'EEPROM......................................35
4
IV.7 La mmoire Programme ou mmoire flash ..................................35
IV.7.1 Procdure lecture dans la mmoire programme......................36
IV.7.2 Procdure d'criture dan la mmoire programme....................36
IV.8 Les interruptions ......................................................................38
IV.8.1 Droulement d'une interruption............................................38
IV.8.2 Les sources d'interruption....................................................39
IV.8.3 L'interruption INT (Entre RB0 du port B) ..............................39
IV.8.4 L'interruption RBI (RB4 A RB7 du port B)...............................39
IV.8.5 Les autres interruptions.......................................................39
IV.9 Le Timer TMR0.........................................................................40
IV.10 Le Watchdog Timer WDT (Chien de garde) .................................41
IV.11 Le Timer TMR1.........................................................................42
IV.11.1 Le mode Timer ...................................................................42
IV.11.2 Le mode Compteur .............................................................43
IV.11.3 Le registre de control de T1CON...........................................43
IV.12 Les module de Comparaison/Capture CCP1 et CCP2 .....................44
IV.12.1 Le module CCP1 .................................................................44
IV.12.2 Le module CCP2 .................................................................46
IV.13 Le Timer TMR2.........................................................................47
IV.14 Le module de conversion A/N ....................................................49
IV.14.1 Temps d'acquisition ............................................................50
IV.14.2 Temps de conversion ..........................................................51
IV.14.3 Frquence d'chantillonnage ................................................52
IV.14.4 Valeur numrique obtenue...................................................52
IV.14.5 Programmation ..................................................................52
IV.15 L'USART..................................................................................54
IV.15.1 Mode Asynchrone ...............................................................54
IV.15.2 Le port en transmission.......................................................54
IV.15.3 Les tapes de transmission (sans interruption, mode 8 bits) ....56
IV.15.4 Le port en rception............................................................56
IV.15.5 Les tapes de rception (sans interruption, mode 8 bits) .........57
IV.15.6 La vitesse de communication ...............................................57
IV.16 Mode Synchrone ......................................................................58
V Le module MSSP (Master Synchronous Serial Port) ................... 59
V.1 Le mode SPI............................................................................59
V.2 Le mode I2C............................................................................59
V.2.1 Introduction au bus I2C .........................................................59
V.2.2 start condition.......................................................................60
V.2.3 Transmission d'un bit .............................................................60
V.2.4 Stop condition.......................................................................61
V.2.5 L' acknowledge .....................................................................61
V.2.6 L'adresse et le bit R/W...........................................................61
V.3 Le module SSP en mode I2C......................................................62
V.3.1 Les registres de configuration .................................................63
V.4 Principe de fonctionnement .......................................................65
V.4.1 Transmission master slave :................................................65
V.4.2 Transmission master slave :................................................66
V.4.3 Quelques remarques..............................................................67
V.4.4 Etude d'un cas pratique..........................................................67
5
VI Annexe I : USART en mode Synchrone....................................... 72
VI.1.1 Transmission d'un octet en mode master...............................73
VI.1.2 La rception d'un octet en mode master ................................73
VI.1.3 La transmission d'un octet en mode slave..............................74
VI.1.4 La rception en mode slave..................................................75
VII Annexe II : Module MSSP en mode SPI...................................... 76
VII.1 Le mode SPI master .................................................................77
VII.2 Le mode SPI slave....................................................................79
VII.2.1 Les chronogrammes de fonctionnement : ..............................80
VIII Annexe III : Gestion du Programme Counter,............................ 82
VIII.1 GOTO calcul : modification de la valeur de PCL...........................82
VIII.2 Instruction de branchement.......................................................82
IX Annexe IX : Lecture du 9
me
bit................................................. 84
X Rfrences................................................................................. 84

6
I Introduction
I.1 Les microcontrleurs en gnral

Un microcontrleur est un composant lectronique Autonome dot :
- dun microprocesseur,
- de la mmoire RAM,
- de la mmoire permanente
- des interfaces dE/S //, srie (RS232,I2C )
- des interfaces dE/S analogique
- Des Timer pour grer le temps
- Dautres module plus au moins sophistiqus selon la taille des C

Il est gnralement moins puissant quun microprocesseur en terme de
rapidit ou de taille mmoire, il se contente le plus souvent dun bus 8 ou 16
bits. Ceci en fait un composant trs bon march parfaitement Adapt pour
piloter les applications embarques dans de nombreux domaines dapplication.
Je pense quon ne se tromperait pas beaucoup si on affirme quaujourdhui il
ya un microcontrleur ( grand) dans chaque quipement lectronique :
- Informatique (souris, modem )
- Vido (Appareil photos numrique, camra numrique )
- Contrle des processus industriels (rgulation, pilotage)
- Appareil de mesure (affichage, calcul statistique, mmorisation)
- Automobile (ABS, injection, GPS, airbag)
- Multimdia (tlviseur,carte audio, carte vido, MP3, magntoscope)
- Tlphones (fax, portable, modem)
- Electromnager (lave-vaisselle, lave-linge, four micro-onde)

Un microcontrleur peut tre programm une fois pour toutes afin qu'il
effectue une ou des tches prcises au sein d'un appareil lectronique. Mais les
C rcents peuvent tre reprogramms et ceci grce leur mmoire
permanente de type FLASH (do le terme flasher quelque chose)

Plusieurs Constructeurs se partagent le march des microcontrleurs,
citons INTEL, MOTOROLA, AMTEL, ZILOG, PHILIPS et enfin MICROCHIP avec
ses PICs trs populaires qui nous intresse ici dans ce cours.

Les microcontrleurs, quelque soit leurs constructeurs, ont des architecture
trs similaires et sont constitus de modules fondamentaux assurant les
mmes fonctions : UAL, Ports dE/S, interfaces de communications srie,
Interfaces dE/S analogiques, Timers et horloge temps rels On peut dire que
seul le langage de programmation (Assembleurs) constitue la diffrence
7
majeure en deux microcontrleur (similaires) venant de deux constructeurs
diffrents.

Nous avons choisit dans ce cours dapprendre les microcontrleurs
travers une tude dtaille des microcontrleur 16F87x (x=3, 4, 6, 7) qui
constitue les lments fondamentaux de la famille mid-range qui est la famille
moyenne puissance de Microchip

I.2 Les PICs de Microchip

Les PICs sont des microcontrleurs architecture RISC (Reduce
Instructions Construction Set), ou encore composant jeu dinstructions
rduit. L'avantage est que plus on rduit le nombre dinstructions, plus leur
dcodage sera rapide ce qui augmente la vitesse de fonctionnement du
microcontrleur.
La famille des PICs est subdivise en 3 grandes familles : La famille Base-
Line, qui utilise des mots dinstructions de 12 bits, la famille Mid-Range, qui
utilise des mots de 14 bits (et dont font partie la 16F84 et 16F876), et la
famille High-End, qui utilise des mots de 16 bits.
Les PICs sont des composants STATIQUES, Ils peuvent fonctionner avec
des frquences dhorloge allant du continu jusqu une frquence max
spcifique chaque circuit. Un PIC16F876-04 peut fonctionner avec une
horloge allant du continu jusqu 4 MHz.
Nous nous limiterons dans ce document la famille Mid-Range et
particulirement au PIC 16F876/877, sachant que si on a tout assimil, on
pourra facilement passer une autre famille, et mme un autre
microcontrleur.

PIC FLASH RAM EEPROM I/O A/D Port // Port Srie
16F870 2K 128 64 22 5 NON USART
16F871 2K 128 64 33 8 PSP USART
16F872 2K 128 64 22 5 NON MSSP
16F873 4K 192 128 22 5 NON USART/MSSP
16F874 4K 192 128 33 8 PSP USART/MSSP
16F876 8K 368 256 22 5 NON USART/MSSP
16F877 8K 368 256 33 8 PSP USART/MSSP
Tableau I.1 : diffrents circuit de la famille 16F87X

Les lments essentiels du PIC 16F876 sont :
- Une mmoire programme de type EEPROM flash de 8K mots de 14 bits,
- Une RAM donne de 368 octets,
- Une mmoire EEPROM de 256 octets,
- Trois ports d'entre sortie, A (6 bits), B (8 bits), C (8 bits),
- Convertisseur Analogiques numriques 10 bits 5 canaux,
- USART, Port srie universel, mode asynchrone (RS232) et mode synchrone
- SSP, Port srie synchrone supportant I2C
8
- Trois TIMERS avec leurs Prescalers, TMR0, TMR1, TMR2
- Deux modules de comparaison et Capture CCP1 et CCP2
- Un chien de garde,
- 13 sources d'interruption,
- Gnrateur d'horloge, quartz (jusqu 20 MHz) ou Oscillateur RC
- Protection de code,
- Fonctionnement en mode sleep pour rduction de la consommation,
- Programmation par mode ICSP (In Circuit Serial Programming) 12V ou 5V,
- Possibilit aux applications utilisateur daccder la mmoire programme,
- Tension de fonctionnement de 2 5V,
- Jeux de 35 instructions


Fig. I.1 : Les lments constitutifs du PIC 16F877


Le port D (8 bits) et le port E (3 bits) ne sont pas disponibles sur tous les
processeurs. (Voir Tableau I.1)

Mmoire
programme
de type
Flash

8 x 1024
mots de 14
bits
EEPROM
256 octets
96 registres
systme
368
registres
utilisateur
14 bits : config
timer 2
TMR2
Chien de
garde
WDT
Horloge
systme
PORTB
W
ALU
PORTA PORTC
timer 1
TMR1
timer 0
TMR0
SSP (I2C)
CCP1
Capture/Comparaison
CCP2
Capture/Comparaison
CAN
10 bits
USART
(RS232)
PORTE
PORTD
9
II Les lments de base du PIC 16F876/877

II.1 L'Horloge
L'horloge peut tre soit interne
soit externe. L'horloge interne est
constitue d'un oscillateur quartz
ou d'un oscillateur RC.
Avec l'oscillateur Quartz, on
peut avoir des frquences allant
jusqu' 20 MHz selon le type de C.
Le filtre passe bas (Rs, C1, C2)
limite les harmoniques dus
lcrtage et Rduit lamplitude de
loscillation, il n'est pas obligatoire.
Avec un oscillateur RC, la
frquence de l'oscillation est fixe
par Vdd, Rext et Cext. Elle peut
varier lgrement d'un circuit
l'autre.
Dans certains cas, une horloge
externe au microcontrleur peut tre
utilise pour synchroniser le PIC sur
un processus particulier.

Quelque soit l'oscillateur utilis, l'horloge systme dite aussi horloge
instruction est obtenue en divisant la frquence par 4. Dans la suite de ce
document on utilisera le terme Fosc/4 pour dsigner l'horloge systme.

Avec un quartz de 4 MHz, on obtient une horloge instruction de 1 MHz, soit
le temps pour excuter une instruction de 1s.


II.2 L'ALU et laccumulateur W

LALU est une Unit Arithmtique et logique 8 Bits qui ralise les oprations
arithmtiques et logique de base. Laccumulateur W est un registre de travail 8
bits, toutes les oprations deux oprandes passe par lui. On peut avoir :

- Une instruction sur un seul oprande qui est en gnral un registre situ
dans la RAM
- Une instruction sur 2 oprandes. Dans ce cas, lun des deux oprandes est
toujours laccumulateur W, lautre peut tre soit un registre soit une
constante.

Pour les instructions dont un des oprandes est un registre, le rsultat peut
tre rcupr soit dans laccumulateur, soit dans le registre lui-mme.


10
II.3 Organisation de la mmoire RAM
Lespace mmoire RAM adressable est de 512 positions de 1 octet chacune :
- 96 positions sont rserves au SFR (Special Function Registers) qui sont les
registres de configuration du PIC.
- Les 416 positions restantes constituent les registres GPR (General Propose
Registers) ou RAM utilisateur. Sur le 16F876 et 16F877, 3 blocs de 16
octets chacun ne sont pas implants physiquement do une capacit de
RAM utilisateur de 368 GPR.

Pour accder la RAM, on dispose de deux modes dadressage :

II.3.1 Accs la RAM par adressage DIRECT
Avec ce mode dadressage, on prcise dans linstruction la valeur de
ladresse laquelle on veut accder. Par exemple, pour copier le contenu de
l'accumulateur W dans la case mmoire d'adresse 50, on utilise l'instruction
MOVWF 50. Cette instruction sera code sur 14 bits, la partie adresse est
code sur 7 bits ce qui va poser quelques petits problmes. En effet, 7 bits
permettent dadresser seulement 128 positions. Pour pouvoir adresser les 512
positions accessibles, il faut 9 bits dadresse. Pour avoir ces 9 bits, le PIC
complte les 7 bits venant de linstruction par deux bits situs dans le registre
de configuration STATUS. Ces bits sont appels RP0 et RP1 et doivent tre
positionns correctement avant toute instruction qui accde la RAM par
ladressage direct.



La RAM apparat alors organise en 4 banks de 128 octets chacun.
L'adresse instruction permet d'adresser l'intrieur d'un bank alors que les
bits RP0 et RP1 du registre STATUS permettent de choisir un bank. La Figure
II.1 montre lorganisation de la RAM avec les zones alloue au SFR et aux GPR.
Les zones hachures ne sont pas implantes physiquement. Si on essaye dy
accder, on est aiguill automatiquement vers la zone [70
h
,7F
h
] appele zone
commune.

Mme si on prcise une adresse suprieure 127 (+ de 7 bits) dans une
instruction, elle est tronque 7 bits puis complte par les bits RP0 et RP1
pour former une adresse 9 bis. Par exemple, pour copier laccumulateur W
dans la case mmoire dadresse 1EF
h
, il faut dabord placer les bits RP0 et RP1
1 (bank 3), ensuite on utilise soit linstruction MOVWF 6Fh soit linstruction
MOVWF 1EFh, qui donne le mme rsultat. En effet, que lon crive 6Fh =
0110 1111 ou 1EFh = 0001 1110 1111, le PIC ne prend que 7 bits soit :
1101111 = 6Fh et complte avec les bits RP1,RP0 pour obtenir 11 1101111 =
1EFh



9 bits
RP0 RP1
11

Figure II.1 : organisation de la RAM du 16F876/877

Nous allons anticiper un peu et prsenter les instructions bcf et bsf et qui
permettent de positionner un bit 0 ou 1

bcf STATUS,RP0 ; place le bit RP0 0
bsf STATUS,RP1 ; place le bit RP1 1



II.3.2 Accs la RAM par ladressage INDIRECT

Pour accder une position de la RAM en utilisant ladressage indirect, on
passe toujours par une position fictive appele INDF. Exemple : linstruction
CLRF INDF signifie : mettre zro la case mmoire dadresse INDF. Mais
quelle est ladresse de cette position appele INDF ?
INDF est la case mmoire pointe par le registre (pointeur) FSR
Cela signifie que si on place 74h dans le registre FSR et ensuite on excute
linstruction CLRF INDF, cela va remettre zro la case mmoire dadresse
74h.

SFR
(32)
GPR
(96)
SFR
(32)
GPR
(80)
SFR
(16)
GPR
(96)
SFR
(16)
GPR
(96)
0 0
0 1 1 0 1 1
1F
20
7F
00
9F
A0
EF
80
10F
110
16F
100
18F
190
1EF
180
bank 0 bank 1 bank 2 bank 3
Zone
commune
70
6F
FF
RP1 RP0
RP1 RP0 RP1 RP0 RP1 RP0
17F 1FF
12
Ceci nest pas tout fait complet car (comme pour ladressage direct) on
va avoir un problme de capacit dadressage. En effet, comme tous les
registres, le registre de pointage FSR est un registre 8 bits, il peut donc
adresser au maximum 256 positions mmoire (de 00h FFh), cest seulement
la moiti de la RAM don on dispose. Il nous manque un bit pour avoir les 9 bits
ncessaires. On utilise le bit IRP qui se trouve dans le registre STATUS.




Donc en rsum, chaque fois que le PIC rencontre le mot INDF dans un
programme, il sait quil sagit de la case mmoire dont ladresse (9 bits) se
trouve dans le registre FSR complt par le bit IRP du registre STATUS


INDF est la case mmoire dadresse :



IRP = 0 000h 0FFh page 0

IRP = 1 100h 1FFh page 1

FSR
9 bits
IRP
SFR
(32)
SFR
(32)
GPR
(80)
GPR
(96)
SFR
(16)
GPR
(96)
SFR
(16)
GPR
(96)
0 00
0 1F
0 20
0 7F
0 80
0 9F
0 A0
0 EF
1 00
1 0F
1 10
1 6F
1 80
1 8F
1 90
1 EF
IRP
page 0 page 1
FSR
0 FF 1 FF
13
II.4 Registres de configuration et leurs position dans la RAM

Bank 0 Bank 1 Bank 2 Bank 3
00h INDF 80h INDF 100h INDF 180h INDF
01h TMR0 81h OPTION_REG 101h TMR0 181h OPTION_REG
02h PCL 82h PCL 102h PCL 182h PCL
03h STATUS 83h STATUS 103h STATUS 183h STATUS
04h FSR 84h FSR 104h FSR 184h FSR
05h PORTA 85h TRISA 105h 185h
06h PORTB 86h TRISB 106h PORTB 186h TRISB
07h PORTC 87h TRISC 107h 187h
08h PORD (*) 88h TRISD (*) 108h 188h
09h PORT (*) 89h TRISE (*) 109h 189h
0Ah PCLATH 8Ah PCLATH 10Ah PCLATH 18Ah PCLATH
0Bh INTCON 8Bh INTCON 10Bh INTCON 18Bh INTCON
0Ch PIR1 8Ch PIE1 10Ch EEDATA 18Ch EECON1
0Dh PIR2 8Dh PIE2 10Dh EEADR 18Dh EECON2
0Eh TMR1L 8Eh PCON 10Eh EEDATH 18Eh
0Fh TMR1H 8Fh 10Fh EEADRH 18Fh
10h T1CON 90h
11h TMR2 91h SSPCON2
12h T2CON 92h PR2
13h SSPBUF 93h SSPADD
14h SSPCON 94h SSPSTAT
15h CCPR1L 95h
16h CCPR1H 96h
17h CCP1CON 97h
18h RCSTA 98h TXSTA
19h TXREG 99h SPBRG
1Ah RCREG 9Ah
1Bh CCPR2L 9Bh
1Ch CCPR2H 9Ch
1Dh CCP2CON 9Dh
1Eh ADRESH 9Eh ADRESL
1Fh ADCON0 9Fh ADCON1
Tableau II.1 : Registres de configuration avec leurs adresses
II.5 Les registres de configuration avec leurs tats aprs un RESET
STATUS IRP RP1 RP0 TO PD Z DC C 0001 1xxx
OPTION_REG RBPU INTEDG T0CS T0SE PSA PS2 PS1 PS0 1111 1111
INTCON GIE PEIE T0IE INTE RBIE T0IF INTF RBIF 0000 000x
PIE1 PSPIE ADIE RCIE TXIE SSPIE CCP1IE TMR2IE TMR1IE 0000 0000
PIR1 PSPIF ADIF RCIF TXIF SSPIF CCP1IF TMR2IF TMR1IF 0000 0000
PIE2 N.I. Rserv N.I. EEIE BCLIE N.I. N.I. CCP2IE -r-0 0--0
PIR2 N.I. Rserv N.I. EEIF BCLIF N.I. N.I. CCP2IF -r-0 0--0
EECON1 EEPGD WRERR WREN WR RD x--- x000
TXSTA CSRC TX9 TXEN SYNC BRGH TRMT TX9D 0000 -010
RCSTA SPEN RX9 SREN CREN ADDEN FERR OERR RX9D 0000 000x
CCPxCON DCxB1 DCxB0 CCPxM3 CCPxM2 CCPxM1 CCPxM0 --00 0000
T1CON T1CKPS1 T1CKPS0 T1OSCEN T1SYNC TMR1CS TMR1ON --00 0000
T2CON TOUTPS3 TOUTPS2 TOUTPS1 TOUTPS0 TMR2ON T2CKPS1 T2CKPS0 -000 0000
SSPCON WCOL SSPOV SSPEN CKP SSPM3 SSPM2 SSPM1 SSPM0 0000 0000
SSPCON2 GCEN ACKSTAT ACKDT ACKEN RCEN PEN RSEN SEN 0000 0000
SSPSTAT SMP CKE D/A P S R/W UA BF 0000 0000
CCP1CON CCP1X CCP1Y CCP1M3 CCP1M2 CCP1M1 CCP1M0 --00 0000
TXSTA CSRC TX9 TXEN SYNC BRGH TRMT TX9D 0000 -010
RCSTA SPEN RX9 SREN CREN ADDEN FERR OERR RX9D 0000 000x
CCP2CON CCP2X CCP2Y CCP2M3 CCP2M2 CCP2M1 CCP2M0 --00 0000
ADCON0 ADCS1 ADCS0 CHS2 CHS1 CHS0 GO/DONE ADON 0000 00-0
ADCON1 ADFM PCFG3 PCFG2 PCFG1 PCFG0 0--- 0000
TRISx 1111 1111
Tableau II.2 : dtail des registres SFR et leurs tats au dmarrage
14
II.6 Les instructions du 16F876/877
- Tous les PICs Mid-Range ont un jeu de 35 instructions,
- Chaque instruction est code sur un mot de 14 bits qui contient le code
opration (OC) ainsi que l'oprande,
- Toutes les instructions sont excutes en un cycle d'horloge, part les
instructions de saut qui sont excutes en 2 cycles dhorloge. Sachant que
lhorloge systme est gale fosc/4, si on utilise un quartz de 4MHz, on
obtient une horloge fosc/4 = 1000000 cycles/seconde, cela nous donne une
puissance de lordre de 1MIPS (1 Million d Instructions Par Seconde). Avec
un quartz de 20MHz, on obtient une vitesse de traitement de 5 MIPS.


II.6.1 Les instructions orientes Registre
Ce sont des instructions qui manipulent un octet se trouvant dans la RAM.
a peut tre un registre de configuration SFR ou une case mmoire
quelconque (Registre GPR)

II.6.2 Les instructions orientes bits
Ce sont des instructions destines manipuler directement un bit dun
registre que se soit un registre de configuration SFR ou une case mmoire
quelconque (registre GPR). Tous les bits de la RAM peuvent tre manipul
individuellement.

II.6.3 Les instructions oprant sur une constante
Ce sont les instructions entre laccumulateur W est une constante K

II.6.4 Les instructions de saut et appel de procdures
Ce sont les instructions qui permettent de sauter une autre position dans
le programme et de continuer lexcution du programme partir de cette
position.


II.6.5 Les indicateur dtat
Les bits Z, DC et C situs dans le registre STATUS sont des indicateurs qui
permettent de savoir comment une instruction sest termine. Toutes les
instructions nagissent pas sur les indicateurs, voir liste des instructions ci-
dessous.

Z : passe 1 quand le rsultat dune instruction est nul
C : passe 1 quand lopration a gnr une retenue
DC : passe 1 quand les 4
me
bits gnre une retenue

Ces bits peuvent tre utilis trs astucieusement par les instructions btfsc
et btfss qui permettent de tester un bit et de raliser un saut conditionnel.
Nous aurons loccasion den reparler dans la suite du cours.

STATUS IRP RP1 RP0 Z DC C
15
II.6.6 Le jeu d'instructions

{W,F ? d} signifie que le rsultat va soit dans W si d=0 ou w, soit dans F si d= 1 ou f

INSTRUCTIONS OPERANT SUR REGISTRE indicateurs Cycles
ADDWF F,d W+F {W,F ? d} C,DC,Z 1
ANDWF F,d W and F {W,F ? d} Z 1
CLRF F Clear F Z 1
COMF F,d Complmente F {W,F ? d} Z 1
DECF F,d dcrmente F {W,F ? d} Z 1
DECFSZ F,d dcrmente F {W,F ? d} skip if 0 1(2)
INCF F,d incrmente F {W,F ? d} Z 1
INCFSZ F,d incrmente F {W,F ? d} skip if 0 1(2)
IORWF F,d W or F {W,F ? d} Z 1
MOVF F,d F {W,F ? d} Z 1
MOVWF F W F 1
RLF F,d rotation gauche de F a travers C {W,F ? d} C 1
RRF F,d rotation droite de F a travers C {W,F ? d} 1
SUBWF F,d F W {W,F ? d} C,DC,Z 1
SWAPF F,d permute les 2 quartets de F {W,F ? d} 1
XORWF F,d W xor F {W,F ? d} Z 1

INSTRUCTIONS OPERANT SUR BIT
BCF F,b RAZ du bit b du registre F 1
BSF F,b RAU du bit b du registre F 1
BTFSC F,b teste le bit b de F, si 0 saute une instruction 1(2)
BTFSS F,b teste le bit b de F, si 1 saute une instruction 1(2)

INSTRUCTIONS OPERANT SUR CONSTANTE
ADDLW K W + K W C,DC,Z 1
ANDLW K W and K W Z 1
IORLW K W or K W Z 1
MOVLW K K W 1
SUBLW K K W W C,DC,Z 1
XORLW K W xor K W Z 1

AUTRES INSTRUCTIONS
CLRW Clear W Z 1
CLRWDT Clear Watchdoc timer TO', PD' 1
CALL L Branchement un sous programme de label L 2
GOTO L branchement la ligne de label L 2
NOP No operation 1
RETURN retourne d'un sous programme 2
RETFIE Retour d'interruption 2
RETLW K retourne d'un sous programme avec K dans W 2
SLEEP se met en mode standby TO', PD' 1


16
On remarque que :
- les instructions qui agissent sur un registre ou un bit dun registre
contiennent toutes la lettre F dans le nom de linstruction. Ceci vient du fait
que chez Microchip, la RAM est appele register File (Fichier des registres).
- Les instructions qui agissent sur une constante contiennent toutes la lettre
L, parce que chez Microchip, on appelle Literal ce genre dadressage,
chez dautre constructeurs, on parle dadressage immdiat

II.6.7 Les paramtres des instructions agissant sur registre
Pour les instructions qui agissent sur registre, le paramtre F reprsente
ladresse du registre considr. Le paramtre d (destination) joue un rle
important, si on prend d = 0 ou w, le rsultat de lopration sera plac dans
laccumulateur W, si on prend d = 1 ou f, le rsultat de lopration sera plac
dans le registre prcis par F.

ADDWF 70h,1 ou ADDWF 70h,f
Signifie : additionner le contenu de W avec le contenu de la case mmoire dadresse 70h et
placer le rsultat dans la case mmoire 70h

XORWF 35h,0 ou XORWF 35h,w
Signifie : faire un ou exclusif entre W et le contenu de la case mmoire dadresse 35h et
placer le rsultat dans laccumulateur W

II.6.8 Les paramtres des instructions agissant sur bit
Pour les instructions agissant sur un bit, le paramtre F indique le registre
qui contient le bit modifier et le paramtre b indique le numro du bit
modifier; on compte partir de zro en commenant droite




BSF STATUS,2 ; signifie : placer 1 le bit 2 (3me bit partir de la droite) du
registre STATUS

BCF 45h,6 ; signifie : placer 0 le bit 6 (7me bit partir de la droite) du
registre de la case mmoire dadresse 45h

II.6.9 Les instruction MOVWF et MOVF
Ce sont les instructions les plus utilises,

MOVWF permet de copier laccumulateur W dans
un registre (SFR ou GPR):

MOVWF STATUS ; signifie : Copier le contenu de W
dans le registre STATUS

MOVWF 55h ; signifie : Copier le contenu de W
dans la case mmoire dadresse 55h
7 6 5 4 3 2 1 0

W
RAM
MOVWF
17

MOVF permet de copier le contenu dun
registre (SFR ou GPR) dans laccumulateur W, le
paramtre d doit tre = 0

MOVF STATUS,0 ; Copier le contenu du registre
STATUS dans laccumulateur W

MOVF 35h,0 ; Copier le contenu de la case
mmoire dadresse 35h dans laccumulateur W

Avec le paramtre d=1, linstruction MOVF semble inutile car elle permet de
copier un registre sur lui-mme ce qui priori ne sert rien.

MOVF STATUS,1 ; Copier le contenu du registre STATUS dans lui mme

En ralit cette instruction peut savrer utile car, comme elle positionne
lindicateur Z, elle permet de tester si le contenu dun registre est gal zro


II.6.10 Les instructions btfss et btfsc
Ces instructions permettent de tester un bit et de sauter ou non une ligne
de programme en fonction de la valeur du bit,

btfsc F,b : bit test skip if clear : teste le bit b du registre F et saute
linstruction suivante si le bit test est nul

btfss F,b : bit test skip if set : teste le bit b du registre F et saute
linstruction suivante si le bit test est gal 1

exemple :
sublw 100 ; 100 W W
btfss STATUS,Z ; tester le bit Z du registre STATUS et sauter une ligne si Z=1
clrf 70h ; aprs btfss, le programme continue ici si Z=0
cmpf 70h,f ; aprs btfss, le programme continue ici si Z=1
suite du programme
suite du programme


II.6.11 Les instructions incfsz et decfsz
Ces instructions permette dincrmenter ou de dcrmenter un registre et
de sauter si le rsultat est nul

Incfsz F,1 : increment skip if Z : incrmente le registre F et sauter une
ligne si le rsultat = 0. Le paramtre 1 indique que le rsultat
de lincrmentation doit aller dans F.

W
RAM
MOVF
18
deccfsz F,1 : decrement skip if Z : dcrmente le registre F et sauter une
ligne si le rsultat = 0. Le paramtre 1 indique que le rsultat
de la dcrmentation doit aller dans F.

II.6.12 Linstruction goto
Permet de transfrer lexcution une autre position du programme
repre par une tiquette (label)


Instruction 1
Instruction 2
Goto bonjour
instruction 3
instruction 4
instruction 5
bonjour instruction 6
instruction 7

II.6.13 Linstruction call
Linstruction call permet dappeler une fonction. Une fonction est un sous
programme crit la suite du programme principal. Sa premire ligne doit
comporter une tiquette et elle doit se terminer par return

Programme principal
debut Instruction
Instruction
Instruction
Instruction
Call afficher
Instruction
Instruction
Instruction

goto debut

Fonction
afficher Instruction
Instruction
Instruction
Instruction
Instruction
Instruction
Instruction
return




La diffrence en call et goto est
que, quant le processeur rencontre
linstruction call, il sauvegarde
ladresse de la ligne suivante avant
daller excuter les instructions
constituant la fonction. Comme a,
quand il rencontre linstruction return,
il sait o il doit retourner pour
continuer lexcution du programme
principal.
19
II.7 Les directives de l'assembleur MPASM
Les directives de l'assembleur sont des instructions qu'on ajoute dans le
programme et qui seront interprtes par l'assembleur MPASM. Ce ne sont pas
des instructions destines au PIC. Nous ne prsentons ici que quelques
directives, pour le reste, consulter la documentation de MPASM "MPASM
USER'S GUIDE"

- LIST : permet de dfinir un certain nombre de paramtres comme le
processeur utilis (p), la base par dfaut pour les nombres (r) ainsi que
d'autres paramtres. Exemple :
LIST p=16F876, r=dec

avec r=dec, les nombres sans
spcification particulire seront
considrs par l'assembleur comme des
nombre dcimaux, sinon voir tableau ci
dessous


- INCLUDE : permet d'insrer un fichier source. Par exemple le fichier
p16f876.inc contient la dfinition d'un certain nombre de constante comme
les noms des registres ainsi que les noms de certain bits;
INCLUDE "p16f876.inc"

- EQU : permet de dfinir une constante ou une variable :
XX EQU 0x20
Chaque fois que le compilateur rencontrera XX, il la remplacera par 0x20.
a peut tre une constante s'il s'agit d'une instruction avec adressage
Literal, ou d'une adresse s'il s'agit d'une instruction avec adressage direct.

- ORG : dfinit la position dans la mmoire programme partir de laquelle
seront inscrites les instructions suivantes.


Fig. II.1 : Illustration de la directive ORG
Base Prfixe Exemple (36)
Dcimal D'nnn'
.nnn
D'36'
.36
Hexadcimal H'nn'
0xnn
nnh
H'24'
0x24
24h
Binaire B'.' B'00100100'
Octal O'nnn' O'44'
20

- DE : pour dclarer des donns qui seront stocke dans l'EEPROM de donne
au moment de l'implantation du programme sur le PIC
ORG 0x2100
DE "Programmer un PIC, rien de plus simple", 70, 'Z'

- DT : pour dclarer un tableau RETLW
DT 10,35h,Hello ; sera remplace par la suite dinstructions :

RTLW 10
RTLW 35h
RTLW 'H'
RTLW 'e'
RTLW l
RTLW l
RTLW o

- END : indique la fin du programme

- __CONFIG : permet de dfinir les 14 fusibles de configuration qui seront
copis dans l'EEPROM de configuration (adresse 2007h) lors de
l'implantation du programme dans le PIC,

CP1 CP0 DEBUG WRT CPD LVP BODEN CP1 CP0 PWRTE WDTE F0SC1 F0SC0

CP1/CP0 : bits 13/12 ; Dterminent quelle zone de la mmoire programme
sera protge contre la lecture externe (via ICSP) ou l'criture par programme
conformment l'tat du bit 9 (WRT). On peut choisir de protger la totalit
de la mmoire ou seulement une partie. Les diffrentes zones pouvant tre
protges sont les suivantes :
1 1 : Aucune protection (_CP_OFF)
1 0 : Protection de la zone 0x1F00 0x1FFF (_CP_UPPER_256)
0 1 : Protection de la zone 0x1000 0x1FFF (_CP_HALF)
0 0 : Protection de lintgralit de la mmoire (_CP_ALL)

DEBUG : bit 11 : Debuggage sur circuit. Permet de ddicacer RB7 et RB6 la
communication avec un debugger.
1 : RB6 et RB7 sont des I/O ordinaires (_DEBUG_OFF)
0 : RB6 et RB7 sont utiliss pour le debuggage sur circuit (_DEBUG_ON)

WRT : bit 9 : Autorisation dcriture en flash
1 : Le programme peut crire dans les zones non protges par les bits
CP1/CP0 (_WRT_ENABLE_ON)
0 : Le programme ne peut pas crire en mmoire flash (_WRT_ENABLE_OFF)

CPD : bit 8 : Protection en lecture de la mmoire EEPROM de donnes.
1 : mmoire EEPROM non protge (_CPD_OFF)
0 : mmoire EEPROM protge contre la lecture externe via ICSP (_CPD_ON)

21
LVP : bit 7 : Utilisation de la pin RB3/PGM comme broche de programmation
5V
1 : La pin RB3 permet la programmation du circuit sous tension de 5V
(_LVP_ON)
0 : La pin RB3 est utilise comme I/O standard (_LVP_OFF)

BODEN : bit 6 : provoque le reset du PIC en cas de chute de tension
(surveillance de la tension dalimentation)
1 : En service (_BODEN_ON)
0 : hors service (_BODEN_OFF)

PWRTE : bit 3 : Dlai de dmarrage la mise en service. Attention, est
automatiquement mis en service si le bit BODEN est positionn.
1 : dlai hors service (sauf si BODEN = 1) (_PWRTE_OFF)
0 : dlai en service (_PWRTE_ON)

WDTE : bit 2 : Validation du Watchdog timer
1 : WDT en service (_WDT_ON)
0 : WDT hors service (_WDT_OFF)

FOSC1/FOSC0 : bits 1/0 : slection du type doscillateur
11 : Oscillateur de type RC (_RC_OSC) (3K < R < 100k, C > 20 pF)
10 : Oscillateur haute vitesse (_HS_OSC) (4 Mhz 20 Mhz)
01 : Oscillateur basse vitesse (_XT_OSC) (200 kHz 4 Mhz)
00 : Oscillateur faible consommation (_LP_OSC) (32 k 200 kHz)

Voici 3 exemples dutilisation :

__CONFIG B'11111100111001'

__CONFIG H'3F39'

__CONFIG _CP_OFF & _DEBUG_OFF & _WRT_ENABLE_ON & _CPD_OFF &
_LVP_OFF & _BODEN_OFF & _PWRTE_OFF & _WDT_OFF & _XT_OSC

22
II.8 Illustrant de quelques aspects de programmation :

Exercice 1) : analyse de programmes
Analyser (tracer) le programme ci-dessous :

clrf 35h
Incf 35h,f
Incf 35h,w

clrf 135h
Incf 135h,f
Incf 135h,w

movlw 100
movwf 70h
movlw 50
movwf 71h
movf 70h,w
addwf 71h,f


Exercice 2) : Accs la RAM par l'adressage direct
Donner le programme qui copie :
35 dans la position 20h, 'A' dans la position A0h
-5 dans la position 110h, 35h dans la position 190h

Exercice 3) : Accs la RAM par l'adressage indirect
Donner le programme qui copie l'alphabet majuscule dans la RAM partir
de la position 190h

Exercice 4) : Comparaison et branchement conditionnel
Comparer les contenus des cases mmoire 6Fh et EFh, sil son gaux
mettre zro tous les bits de la case 16Fh sinon mettre 1 tous les bits de
la case 1EFh

Exercice 5) : Soustraction
Donner le programme qui :
- soustrait la constante 33 de l'accumulateur W (W-33)
- Soustrait la constante 40h de la case mmoire d'adresse 70h ([70h]-40h)
- qui soustrait le contenu de la case mmoire 70h de l'accumulateur W avec
le rsultat dans W
( W [70h] W )
- qui soustrait le contenu de la case mmoire 71h de l'accumulateur W avec
le rsultat dans la case mmoire
( W [71h] [71h] )


23
III Les outils de dveloppement
Les tapes ncessaires permettant de voir un programme s'excuter sur un
PIC sont :

- Ecrire un programme en langage assembleur dans un fichier texte et le
sauvegarder avec l'extension .asm
- Compiler ce programme avec l'assembleur MPASM fourni par Microchip. Le
rsultat est un fichier excutable avec l'extension .hex contenant une suite
d'instruction comprhensible par le pic.
- Transplanter le fichier .hex dans la mmoire programme du PIC (mmoire
flash) l'aide d'un programmateur adquat. On peut utiliser les
programmateurs de Microchip ou tout autre programmateur achet ou
ralis par soit mme.
- Mettre le PIC dans son montage final, mettre sous tension et admirer le
travail.

Microchip propose gratuitement l'outil de dveloppement MPLAB qui
regroupe l'diteur de texte, le compilateur MPASM, un outil de simulation et le
logiciel de programmation. Le programmateur lui-mme, n'est
malheureusement pas gratuit.

Pour ce qui nous concerne, nous utiliseront MPLAB pour crire, compiler et
ventuellement simuler nos programmes, ensuite, pour implanter les
programmes dans la mmoire flash du PIC, nous utiliserons un programmateur
fait maison que nous piloteront par le logiciel ICPROG, les deux sont
disponibles gratuitement sur le Web.

Internet est riche en informations sur ce sujet. Vous trouverez une rubrique
sur les programmateurs de PIC sur mon site http://z.oumnad.123.fr
24
III.1 Deux mots sur MPLAB
MPLAB-IDE peut tre tlcharg sur le site Web http://www.microchip.com

Aprs l'installation, lancer MPLAB et faire les config ci-dessous :
- Configure Select Device PIC16F876 ou PIC16F877

Nous allons raliser un tout petit programme sans grand intrt pour voir la
procdure de fonctionnement (avec MPLAB 6.30)
- Ouvrir une nouvelle fentre (de l'diteur) pour commencer crire un
programme : file new ou cliquez sur l'icne feuille blanche
- Taper le petit programme ci-dessous dans la fentre qui vient de s'ouvrir.
Ce programme incrmente sans fin la position mmoire (RAM) 70
H


loop incf 70h,1
goto looop
end

- Sauvegarder (file save ) ce programme dans la directory de votre chois
sous le nom bidon.asm
- Lancer la compilation du programme l'aide de la commande project
Quikbuild
Apparemment il y a un problme, le compilateur nous dit qu'il y une erreur
la ligne 2

Error[113] C:\...\BIDON.ASM 2 : Symbol not previously defined (looop)

Evidemment, le label loop dfinit dans la ligne prcdente prend seulement
deux o. Corrigez et recommencez. Cette fois a a l'air d'aller. On peut
vrifier que le compilateur a cre le fichier bidon.hex dans la mme
directory o se trouve bidon.asm. Les fichiers bidon.cod, bidon.err et
bidon.lst ne nous servent rien pour l'instant on peut les dtruire.

- Nous pouvons maintenant excuter notre programme en simulation pour
voir s'il ralise bien la tache demande :
Pour faire apparatre la barre d'outil du simulateur :
Debugger Select tool MPLAB SIM
- Ouvrez la fentre qui visualise la mmoire RAM : view FileRegisters. et
reprer la case mmoire 70h
- Excuter maintenant le programme PAS PAS en cliquant chaque fois sur
le bouton Step Into {} en observant la case mmoire 70h . (on dirait que
a marche).
- On peut aussi excuter en continu en cliquant sur le bouton animate ,
pour arrter, il faut cliquer sur le bouton halt

Pour plus de dtail, consulter le manuel d'utilisation de MPLAB
25



26
III.2 Exemple de programme

;*****************************************************************
; Ce programme crit les lettres A, B, C, D dans les positions suivantes de la RAM
; A => 20h B => A0h C => 110h D => 190h
;*****************************************************************

list p=16f877 , r=dec
include <p16f877.inc>
__CONFIG _CP_OFF & _DEBUG_OFF & _WRT_ENABLE_OFF & _CPD_OFF &
_LVP_OFF & _BODEN_OFF & _PWRTE_OFF & _WDT_OFF & _XT_OSC

bcf STATUS,RP0 ;bank 0
bcf STATUS,RP1 ;bank 0
movlw 'A'
movwf 20h

bsf STATUS,RP0 ;bank 1
movlw 'B'
movwf 0xA0

bcf STATUS,RP0 ;bank 2
bsf STATUS,RP1 ;bank 2
movlw 'C'
movwf 110h

bsf STATUS,RP0 ;bank 3
movlw 'D'
movwf 190h

end

Compilons le programme
avec MPLAB (projectquikbuild)
et visualisons la mmoire
programme (viewprogram
memory) , on obtient la fentre
ci-dessus.


Observations :

- Comme il n'y a pas
d'interruption, on ne s'est pas
souci de l'implantation du
programme dans la mmoire
programme (directive ORG).
on remarque sur la fentre
que l'implantation du
programme commence
l'adresse 0.
27

- La colonne de droite de cette fentre obtenue par cross-assemblage du
code machine n'utilise pas les noms des registres mais leurs adresses. Si
nous avons pu utiliser les instruction comme bcf STATUS,RP0, au lieu de bcf
0x3,0x5 c'est parce que le fichier p16f876.inc que nous avons inclus
contient les dclarations STATUS EQU 0x3 et RP0 EQU 0x5

- On remarque aussi que l'instruction movwf 190h a t remplace par
movwf 0x10, c'est tout fait normal car on ne retient que 7 bits de
l'adresse 190h = 0001 1001 0000 ce qui donne 001 0000 = 10h. Rassurons
nous, c'est quand mme l'adresse 190h qui sera adresse l'adresse 001
0000 sera complte par RP1,RP0=11 (bank 3) et on obtient 11001 0000 =
190h


Simulation :

Visualisons la RAM (viewfile registers) et les registres de configuration
(vewSpecial function registers) et excutons le programme pas par pas tout
en observant l'accumulateur WREG, le registre STATUS et les cases mmoire
concernes.




28
III.3 Faire des boucles de temporisation
Il arrive souvent qu'on dsire introduire des temporisations pendant
l'excution d'un programme. Le PIC dispose de 3 timers permettant de grer le
temps avec prcision. Nous tudierons ces modules plus tard, pour l'instant
regardons comment on peut raliser des temporisations l'aide de simples
boucles. L'ide est d'initialiser une variable une valeur donne et ensuite la
dcrmenter en boucle jusqu' ce qu'elle atteint 0. Connaissant le temps
d'excution de chaque instruction, on peut calculer le temps que mettra le
processeur terminer la boucle de dcrmentation

III.3.1 Temporisation avec une boucle
Examinons l'exemple ci-dessous, on met une valeur N1 dans la case
mmoire 70h et on la dcrmente jusqu' 0

movlw 4
movwf 70h
ici decfsz 70h,f
goto ici

- Les instructions movlw et movwf prennent 1 cycle chacune
- L'instruction decfsz prend un cycle si elle ne saute pas et 2 cycles quand
elle saute
- L'instruction goto prend 2 cycles
- chaque passage dans la boucle prend (1+2) cycle sauf le dernier qui prend
2 cycle

T = 2 + (N1-1)*3 + 2 = 3*N1 + 1 cycles

La valeur max que l'on peut donner N1 est = 0 = 256, ce qui donne une
temporisation max de 769 cycles.
Avec un quartz = fosc = 4 Mhz, 1 cycle = fosc/4 = 1 s, ce qui donne une
temporisation max de 769 s

Pour faciliter l'utilisation de cette temporisation on va l'utiliser comme une
fonction que l'on appellera tempo1. On note AN1 la case mmoire qui sert de
compteur, il faut la dclarer au dbut avec la directive EQU

tempo1: movlw valeur N1 ; cette ligne peut tre place dans le programme principal
movwf AN1
t1: decfsz AN1,f
goto t1
return


Cette fonction doit tre place aprs le programme principal, et on l'appelle
avec l'instruction call tempo1

Pour le calcul il faut rajouter 2 cycles pour l'instruction call et 2 cycles pour
l'instruction return, ce qui donne
29

T1 = 3 N1 + 5 cycles

Le maximum est obtenu pour N1 =256, soit T1max = 773 s = 0.77 ms


III.3.2 Temporisation avec 2 boucles imbriques
La boucle intrieure (N1) se fait toujours 256 fois. La boucle extrieure se
fait N2 fois

tempo2 : movlw valeur de N2 ; cette ligne peut tre place dans le programme principal
movwf AN2
t2 : decfsz AN1,f
goto t2
decfsz AN2,f
goto t2
return

T2 = 2 + 2 + [N2(t1+3)-1] + 2 avec t1=256*3-1=767 on obtient :

T2 = 770 N2 +5

Le maximum est obtenu pour N2 =256, soit T2max = 197125 s = 0.197 s


III.3.3 Temporisation avec 3 boucles imbriques
Les boucles intrieures (N1 et N2) se font toujours 256 fois. La boucle
extrieure se fait N3 fois

tempo3 : movlw valeur de N3 ; cette ligne peut tre place dans le programme principal
movwf AN3
t3 : decfsz AN1,f
goto t3
decfsz AN2,f
goto t3
decfsz AN3,f
goto t3
return

T3 = 2 + 2 + N3(t2+3)-1 + 2 avec t2=256*(767+3)-1 on obtient :

T3 = 197122 N3 +5

Le maximum est obtenu pour N3 =256, soit T3max = 50463237 s = 50.46 s

Remarque : La prcision de ces fonctions peut tre amliore en y insrant
des instructions nop, dans ce cas il faut revoir les formules.
30
IV Les autres modules du 16F876/877

IV.1 Le port d' E/S PORTA
Le port A dsign par PORTA est un port de 6 bits (RA0 RA5). RA6 et RA7
ne sont pas accessibles.
La configuration de direction se fait l'aide du registre TRISA, positionner
un bit de TRISA 1 configure la broche correspondante de PORTA en entr et
inversement. Au dpart toutes les broches sont configures en entre

IV.1.1 La broche RA4
En entre, la broche RA4 peut tre utilise soit comme E/S numrique
normale, soit comme entre horloge pour le Timer TMR0

En sortie, RA4 est une E/S drain ouvert, pour l'utiliser
comme sortie logique, il faut ajouter une rsistance de pull-
up externe. Le schma (Fig. IV.1) illustre (pour les non
lectroniciens) le principe d'une sortie drain ouvert (ou
collecteur ouvert) : si RA4 est positionne 0, l'interrupteur
est ferm, la sortie est relie la masse, c'est un niveau
bas. Si RA4 est place 1, l'interrupteur est ouvert, la sortie
serait dconnecte s'il n'y avait pas la rsistance externe qui
place la sortie au niveau haut.

Si on veut utiliser RA4 pour allumer une LED, on peut
utiliser le schma de Fig. IV.2. Il faut juste remarquer que
la logique est inverse, si on envoie 0 sur RA4,
l'interrupteur se ferme et la LED s'allume. Si on envoie 1,
l'interrupteur s'ouvre et la LED s'teint.
Le schma illustr sur Fig. IV.3 peut aussi tre utilis.
La logique n'est pas inverse mais il demande une
prcaution particulire. Il ne faut pas positionner la sortie
RA4 l'aide d'une instruction qui ralise
une opration sur l'tat actuel du port;
genre IORWF, ANDWF, XORWF ou
COMF, ADDWF, INCF Ces instructions
ralisent une lecture-criture en commencent par lire l'tat
du port pour ensuite faire une opration dessus. Or, (sur
Fig. IV.3) si la sortie tait au niveau haut, l'interrupteur est
ouvert, la LED est allume et elle impose une tension de
l'ordre de 1.5V qui sera considre ( tort) comme un
niveau bas lors de la lecture du port par les instructions
prcites. La solution est d'utiliser des instructions qui
positionnent le PORT sans tenir compte de son tat courant comme MOVWF,
BSF ou BCF


Vdd
1k
RA4

Fig. IV.1 : rsistance de pull-up

Vdd
1k
RA4
LED

Fig. IV.2 : LED sur RA4


Vdd
1k
RA4
LED

Fig. IV.3 : LED sur RA4
31
IV.1.2 Les autres broches
Les autres broches (RA0, RA1, RA2, RA3 et RA5) peuvent tre utilise soit
comme E/S numriques soit comme entres analogiques. Au RESET, ces E/S
sont configures en entres analogiques. Pour les utiliser en E/S numriques,
il faut crire '00000110' dans le registre ADCON1 (pour plus de dtail, voir
chapitre IV.14).

Pour utiliser PORTA en port Numrique (normal), il faut placer
06h dans le registre ADCON1 (bank1)

Quelque soit le mode (Analogique ou Numrique), il faut utiliser le registre
TRISA pour configurer la direction des E/S :

- Bit i de TRISA = 0 bit i de PORTA configur en sortie
- Bit i de TRISA = 1 bit i de PORTA configur en entre

OPTION_REG : RBPU INTEDG T0CS T0SE PSA PS2 PS1 PS0
ADCON1 : ADFM PCFG3 PCFG2 PCFG1 PCFG0


IV.2 Le port d' E/S PORTB
- Le port B dsign par PORTB est un port bidirectionnel de 8 bits (RB0
RB7). Toutes les broches sont compatibles TTL.
- La configuration de direction se fait l'aide du registre TRISB, positionner
un bit de TRISB 1 configure la broche correspondante de PORTB en entr
et inversement. Au dpart toutes les broches sont configures en entre.
- En entre, la ligne RB0 appele aussi INT peut dclencher linterruption
externe INT.
- En entre, une quelconque des lignes RB4 RB7 peut dclencher
l'interruption RBI. Nous reviendrons l-dessus dans le paragraphe rserv
aux interruptions.


IV.3 Le port d' E/S PORTC
- Le port C dsign par PORTC est un port bidirectionnel de 8 bits (RC0
RC7). Toutes les broches sont compatibles TTL.
- La configuration de direction se fait l'aide du registre TRISC, positionner
un bit de TRISC 1 configure la broche correspondante de PORTC en entr
et inversement. Au dpart toutes les broches sont configures en entre.
- Toutes les broches du port C peuvent tre utilises soit comme E/S
normales soit comme broches d'accs diffrents modules comme le timer
1, les modules de comparaison et de capture CCP1/2, le timer 2, le port I2C
ou le port srie, ceci sera prcis au moment de l'tude de chacun de ces
priphriques.
32
- Pour lutilisation dune broche du port C comme E/S normale, il faut
sassurer quelle na pas t affecte un de ces modules. Par exemple, si
TIMER1 est valid, il peut utiliser les broches RC0 et RC1 selon sa
configuration.

IV.4 Le port d' E/S PORTD
- Le port D dsign par PORTD est un port bidirectionnel de 8 bits (RD0
RD7). Toutes les broches sont compatibles TTL et ont la fonction trigger de
Schmitt en entre.
- Chaque broche et configurable en entre ou en sortie laide du registre
TRISD. Pour configurer une broche en entre, on positionne le bit
correspondant dans TRISD 1 et inversement.
- PORTD nest pas implment sur le 16F876, il est disponible sur le 16F877
- PORTD peut tre utilis dans un mode particulier appel parallel slave port,
pour cela il faut placer le bit 4 (PSPMODE) de TRISE 1. Dans ce cas les 3
bits de PORTE deviennent les entres de control de ce port (RE, WE et CS)

Pour utiliser PORTD en mode normal, il faut placer le bit 4 de TRISE 0

IV.5 Le port d' E/S PORTE
- PORTE contient seulement 3 bits RE0, RE1 et RE2. Les 3 sont configurables
en entre ou en sortie laide des bits 0, 1 ou 2 du registre TRISE.
- PORTE nest pas implment sur le 16F876, il est disponible sur le 16F877
- Les 3 bits de PORTE peuvent tre utiliss soit comme E/S numrique soit
comme entres analogiques du CAN. La configuration se fait laide du
registre ADCON1.
- Si le bit 4 de TRISE est plac 1, Les trois bits de PORTE deviennent les
entres de control du PORTD qui (dans ce cas) fonctionne en mode parallel
Slave mode
- A la mise sous tension (RESET), les 3 broche de PORTE sot configur en
entre analogique.

Pour utiliser les broches de PORTE en E/S numriques normales :
- Placer 06h dans ADCON1
- Placer le bit 4 (PSPMODE) de TRISE 0

Exercice 6) : Clignoter une LED
Donner le programme qui fait clignoter une LED branche sur RA0 avec une
temporisation voisine de 0.5s. Sachant que le PIC est dot d'un quartz de 4
MHz, la temporisation sera ralise l'aide de boucles imbriques


Exercice 7) : compteur impulsions
Programme qui :
33
place la sortie RB0 1
compte 150 impulsions sur l'entre RA4
remettre la sortie RB0 0


34
IV.6 La mmoire EEPROM de donnes
Le PIC 16F876/877 dispose de 256 octets de mmoire EEPROM de donne.
Son implantation physique commence la position dadresse absolue 2100h.
Mais pour y accder partir des programmes utilisateur on utilise ladressage
relatif par rapport la premire position. La premire position aura ladresse 0,
la deuxime aura ladresse 1. . . et la dernire aura ladresse 255.

Pour accder la EEPROM, on utilise 4 registres particuliers :
- EEADR : registre dadresse (relative) (bank 2)
- EEDATA : registre de donne (bank 2)
- EECON1 : registre de control (bank 3)
- EECON2 : 2
me
registre de control (bank 3)

Le registre EECON1 : EEPGD WRERR WREN WR RD

EEPGD : Accs la mmoire EEPROP ou la mmoire Programme
0 : EEPROM de donnes
1 : Mmoire programme (flash)

WRERR : Erreur d'criture (indicateur)
0 : Pas d'erreur
1 : Une erreur s'est produite

WREN : Validation de l'criture dans l'EEPROM
0 : Ecriture interdite
1 : Ecriture autorise

WR : Write Enable. Ce bit doit tre mis 1 pour dmarrer l'criture d'un
octet. Il est remis zro automatiquement la fin de l'criture. Ce bit
ne peut pas tre mis zro par une instruction.

RD : Read Enable. Ce bit doit tre mis 1 pour dmarrer la lecture d'un
octet. Il est remis zro automatiquement la fin de la lecture. Ce bit
ne peut pas tre mis zro par une instruction

IV.6.1 Procdure de lecture dans l'EEPROM
Pour lire le contenu dune position de la mmoire EEPROM, on place
ladresse dans le registre EEADR, on lance lopration de lecture laide du bit
RD du registre EECON1, la donne dsire est tout de suite disponible dans le
registre EEDATA :
1) Mettre le bit EEPGD 0 pour pointer sur l'EEPROM de donne
2) Placer ladresse relative de la position lire dans EEADR
3) Mettre le bit RD 1 pour dmarrer la lecture. Ce bit revient 0
automatiquement tout de suite aprs le transfert de la donne vers
EEDATA, (moins d'un cycle)
4) Traiter la donne disponible dans EEDATA
5) Recommencer au point 2 si on a d'autres donnes lire,
35

IV.6.2 Procdure d'criture dans l'EEPROM
Pour crire une donne dans une position de la mmoire EEPROM, on place
ladresse dans le registre EEADR, la donne dans le registre EEDATA, on lance
lopration dcriture laide du bit WR de EECON1 et du registre EECON2. La
donne prsente dans EEDATA est alors copie dans la EEPROM mais cette
opration prend 10 ms. A la fin de l'criture le bit WR revient zro
automatiquement, le drapeau EEIF est lev ce qui peut dclencher
l'interruption EEI si elle a t valide auparavant :

1) Mettre le bit EEPGD 0 pour pointer sur l'EEPROM de donne
2) Positionner le bit WREN pour valider l'criture dans l'EEPROM
3) Interdire les interruptions (si elles ont t valides avant : bit INTCON.GIE)

4) Placer ladresse relative de la position crire dans EEADR (L'adresse de la
premire position est 0)
5) Placer la donne crire dans le registre EEDATA
6) - Ecrire 55h dans EECON2 (commande de process hardwares)
- Ecrire AAh dans EECON2 (commandes de process hardwares)
- Positionner le bit WR pour dmarrer l'opration d'criture, ce bit revient
automatiquement 0 la fin de lcriture (aprs 10 ms)
7) attendre la fin de l'criture en surveillant le bit WR ou le drapeau EEIF
8) Recommencer au point (4) si on a d'autres donnes crire,
9) Autoriser les interruptions (si besoin)
10) Remettre Zro le bit WREN (si besoin)

Les bits WREN et WR ne peuvent tre positionn dans la mme instruction. WR
ne peut tre positionn que si le bit WREN a t positionn avant.

IV.7 La mmoire Programme ou mmoire flash
Cette mmoire de 8 x 1024 mots de 14 bits sert stocker le programme,
mais elle est accessible par programme et peut donc tre utilise comme une
extension de la mmoire EEPROM de donnes. Elle est non volatile (flash) et
reprogrammable souhait. Chaque position de 14 bits contient une instruction.
L'emplacement du programme peut se situer n'importe quel endroit de la
mmoire. Cependant il faut savoir que suite un RESET ou lors de la mise
sous tension, le PIC commence l'excution l'adresse 0000
H
. De plus, lorsqu'il
y a une interruption, le PIC va l'adresse 0004
H
. Il est donc ncessaire de bien
organiser le programme si celui-ci utilise des interruptions.

Le programme excutable par le PIC est implant dans la mmoire flash
l'aide d'un programmateur (hard+soft) sur lequel nous reviendrons dans la
suite de ce document.

L'accs la mmoire flash par les instructions du programme se fait de la
mme faon que l'accs l'EEPROM de donnes, l'exception des points
suivant :
- Le bit EEPGD doit tre plac 1
36
- Le registre EEADR (8 bits) seul ne suffit pas adresser les 8k de mmoire
programme, on lui accole le registre EEADRH dans lequel il faut crire la
partie haute de l'adresse. On obtient ainsi les 13 bits ncessaires pour
adresser 8K.
- Le registre EEDATA (8 bits) seul ne suffit pas pour contenir les 14 bits
contenus dans une position de la mmoire programme. On lui accole le
registre EEDATH qui contiendra les 6 bits suprieurs.
- Il faut insrer deux instructions NOP dans les cycles de lecture/criture.
Pendant la phase d'criture, le processeur arrte l'excution des
instructions. Il n'est donc pas ncessaire d'attendre la fin de l'criture pour
continuer car ceci se fait automatiquement, la fin de l'criture, l'excution
reprend l'instruction qui suit le 2
me
NOP,

IV.7.1 Procdure lecture dans la mmoire programme
1) Mettre le bit EEPGD 1 pour pointer sur la mmoire programme
2) Placer ladresse de la position lire dans EEADRH:EEADR
3) Mettre le bit RD 1 pour dmarrer la lecture
4) Attendre 2 cycles machine (2 instructions NOP)
5) Lire le contenu des registres EEDATH:EEDATA
6) Recommencer au point 2) si on a d'autres donnes lire



IV.7.2 Procdure d'criture dan la mmoire programme
1) Interdire les interruptions (si elles ont t valides avant)
2) Mettre le bit EEPGD 1 pour pointer sur la mmoire programme
3) Positionner le bit WREN pour valider l'criture dans la mmoire programme

4) Placer ladresse de la position crire dans EEADRH:EEADR
5) Placer la donne crire dans le registre EEDATH:EEDATA
6) - Ecrire 55h dans EECON2 (commande de process hardwares)
- Ecrire AAh dans EECON2 (commandes de process hardwares)
- Positionner le bit WR pour dmarrer l'opration d'criture, ce bit revient
automatiquement 0 la fin de lcriture (aprs 10 ms)
7) Excuter 2 instructions NOP
8) Recommencer au point 4 si on a d'autres donne crire
9) Autoriser les interruptions (si besoin)
10) Remettre Zro le bit WREN (si besoin)
37

Remarque : aprs le point (6), a ne sert rien de scruter le bit WR pour
attendre la fin de l'criture. Le processeur arrte l'excution du programme
pendant la phase d'criture dans la mmoire programme. La boucle de
scrutation ne sera excute qu'aprs la fin de l'criture ce qui la rend tout
fait inutile. Il suffit de mettre deux instructions NOP avant de continuer.


Exercice 8)
Programme qui crit l'alphabet majuscule dans la mmoire EEPROM de
donnes.

Exercice 9) EEPROM-D vers RAM
Programme qui utilise la directive DE pour initialiser les premires positions de
l'EEPROM de donnes avec la chane "BONJOUR CHER AMI". Le programme
doit ensuite lire ces caractres (1 par 1) dans l' EEPROM et les copier dans la
RAM partir de la position 110h

Exercice 10) Mem-Prog vers RAM
Programme qui lit 20 positions de la mmoire programme dbutant la
position 250 (FAh) et les copie dans la RAM partir de la position 110h

38
IV.8 Les interruptions
Une interruption provoque larrt du programme principal pour aller
excuter une procdure d'interruption. A la fin de cette procdure, le
microcontrleur reprend le programme principal lendroit o il la laiss. A
chaque interruption sont associs deux bits, un bit de validation et un drapeau.
Le premier permet d'autoriser ou non l'interruption, le second permet au
programmeur de savoir de quelle interruption il s'agit.
Sur le 16F876/877, l'es interruptions sont classes en deux catgories, les
interruptions primaires et les interruptions priphriques. Elles sont gres par
les registres :

INTCON GIE PEIE T0IE INTE RBIE T0IF INTF RBIF
PIE1 (bk1) PSPIE ADIE RCIE TXIE SSPIE CCP1IE TMR2IE TMR1IE
PIR1 (bk0) PSPIF ADIF RCIF TXIF SSPIF CCP1IF TMR2IF TMR1IF
PIE2 (bk0) - - - EEIE BCLIE - - CCP2IE
PIR2 (b1) - - - EEIF BCLIF - - CCP2IF
OPTION_REG INTEDG
- Toutes les interruptions peuvent tre valides/interdites par le bit
INTCON.GIE
- Toutes les interruptions priphriques peuvent tre valides/interdites par
le bit INTCON.PEIE
- Chaque interruption peut tre valide/interdite par son bit de validation
individuel

En rsum, pour valider une interruption priphrique (par exemple), il faut
positionner 3 bits, GIE, PEIE et le bit individuel de linterruption.

IV.8.1 Droulement d'une interruption
Lorsque l'vnement dclencheur d'une interruption intervient, alors son
drapeau est positionn 1 (lev). Si l'interruption a t valide (bits de
validations = 1), elle est alors dclenche : le programme arrte ce qu'il est en
train de faire et va excuter la procdure d'interruption qui se trouve
l'adresse 4 en excutant les tapes suivantes :
- l'adresse contenue dans le PC (Program Counter) est sauvegarde dans la
pile, puis remplace par la valeur 0004 (adresse de la routine
d'interruption).
- Le bit GIE est plac "0" pour inhiber toutes les interruptions (afin que le PIC
ne soit pas drang pendant l'excution de la procdure d'interruption).
- A la fin de la procdure d'interruption (instruction RETFIE) :
- le bit GIE est remis 1 (autorisant ainsi un autre vnement)
- le contenu du PC est recharg partir de la pile ce qui permet au
programme de reprendre l o il s'est arrt

Deux remarques importantes sont faire :

39
Le drapeau reste ltat haut mme aprs le traitement de linterruption. Par
consquent, il faut toujours le remettre "0" la fin de la routine
d'interruption sinon l'interruption sera dclenche de nouveau juste aprs
l'instruction RETFIE

Seul le PC est empil automatiquement. Si cela est ncessaire, les registres W
et STATUS doivent tre sauvegards en RAM puis restaurs la fin de la
routine pour que le microcontrleur puisse reprendre le programme principal
dans les mmes conditions o il l'a laiss.

IV.8.2 Les sources d'interruption
Source dinterruption Validation Flag PEIE
Dbordement Timer 0 INTCON.T0IE INTCON.T0IF non
Front sur RB0/INT INTCON.INTE INTCON.INTF non
Front sur RB4-RB7 INTCON.RBIE INTCON.RBIF non
Fin de conversion A/N PIE1.ADIE PIR1.ADIF oui
Un Octet est reu sur l'USART PIE1.RCIE PIR1.RCIF oui
Fin transmission d'un octet sur l'USART PIE1.TXIE PIR1.TXIF oui
Caractre mis/reu sur port srie
synchrone
PIE1.SSPIE PIR1.SSPIF oui
Dbordement de Timer 1 PIE1.TMR1IE PIR1.TMR1IF oui
Timer 2 a atteint la valeur programme PIE1.TMR2IE PIR1.TMR2IF oui
Lecture/criture termine sur Port
parallle (16F877)
PIE1.PSPIE PIR1.PSPIF oui
Capture/comparaison de TMR1 avec
module CCP1
PIE1.CCP1IE PIR1.CCP1IF oui
Capture/comparaison de TMR1 avec
module CCP2
PIE2.CCP2IE PIR2.CCP2IF oui
Fin d'criture en EEPROM PIE2.EEIE PIR2.EEIF oui
Collision de bus SSP en mode I2C PIE2.BCLIE PIR2.BCLIF oui

IV.8.3 L'interruption INT (Entre RB0 du port B)
Cette interruption est provoque par un changement d'tat sur l'entre RB0
du port B quand elle est programme en entre. En plus de son bit de
validation INTE et son drapeau INTF, elle est gre aussi par le bits INTEDG
(OPTION_REG) qui dtermine le front sur lequel l'interruption se dclenche,
1=montant, 0=descendant

IV.8.4 L'interruption RBI (RB4 A RB7 du port B)
Cette interruption est provoque par un changement d'tat sur l'une des
entres RB4 RB7 du port B, Le front n'a pas d'importance. Les bits associs
sont RBIE (validation) et RBIF (drapeau)

IV.8.5 Les autres interruptions
Les autres interruptions seront abordes au moment de l'tude des
modules qui les dclenchent.

40
IV.9 Le Timer TMR0
Cest un compteur 8 bits ayant les caractristiques suivantes :
- Il est incrment en permanence soit par lhorloge interne Fosc/4 (mode
timer) soit par une horloge externe applique la broche RA4 du port A
(mode compteur). Le choix de l'horloge se fait l'aide du bit T0CS du
registre OPTION_REG
o T0CS = 0 horloge interne
o T0CS = 1 horloge externe applique RA4
- Dans le cas de l'horloge externe, Le bit T0SE du registre OPTION_REG
permet de choisir le front sur lequel le TIMER s'incrmente.
o T0SE = 0 incrmentation sur fronts montants
o T0SE = 1 incrmentation sur fronts descendants
- Quelque soit l'horloge choisie, on peut la passer dans un diviseur de
frquence programmable (prescaler) dont le rapport est fixs par les bits
PS0, PS1 et PS2 du registre OPTION_REG (tableau ci-
contre). L'affectation ou non du prdiviseur se fait
l'aide du bit PSA du registre OPTION_REG
o PSA = 0 on utilise le prdiviseur
o PSA = 1 pas de prdiviseur (affect au chien de
garde)
- Le contenu du timer TMR0 est accessible par le registre
qui porte le mme nom. Il peut tre lu ou crit
n'importe quel moment. Aprs une criture,
l'incrmentation est inhibe pendant deux cycles
instruction
- Au dbordement de TMR0 (FF 00), le drapeau T0IF est plac 1. Ceci
peut dclencher l'interruption T0I si celle-ci est valide

OPTION_REG RBPU INTEDG TOCS TOSE PSA PS2 PS1 PS0



Voici quelques valeurs titre indicatif

Tempo dsire Prescaler Variable Tempo obtenue erreur
0.1 s 2 195 99840 s 160 s
0.25 s 15 61 249856 s 144 s
0.5 s 32 61 499712 s 288 s
1 s 64 61 999424 576 s
PS2 PS1 PS0 Div
0 0 0 2
0 0 1 4
0 1 0 8
0 1 1 16
1 0 0 32
1 0 1 64
1 1 0 128
1 1 1 256
Fosc/4
TMR0
Prdiviseur
programmable
PS0 PS1 PS2
Horloge

quartz
Fosc
4
RA4
T0CS
0
0
1
1
T0SE
PSA
T0IF
41
Exercice 11) Clignoter LED / TMR0
Clignoter une LED branche sur RB0, delay voisin de 0.5s l'aide de TMR0
a) Par scrutation du drapeau T0IF (pas d'interruption)
b) En utilisant l'interruption T0I

IV.10 Le Watchdog Timer WDT (Chien de garde)

Cest un compteur 8 bits incrment en permanence (mme si le C est en
mode sleep) par une horloge RC intgre indpendante de l'horloge systme.
Lorsquil dborde, (WDT TimeOut), deux situations sont possibles :
- Si le C est en fonctionnement normal, le WDT time-out provoque un
RESET. Ceci permet dviter de rester plant en cas de blocage du
microcontrleur par un processus indsirable non contrl
- Si le C est en mode SLEEP, le WDT time-out provoque un WAKE-UP,
l'excution du programme continue normalement l o elle s'est arrte
avant de rentrer en mode SLEEP. Cette situation est souvent exploite pour
raliser des temporisations

L'horloge du WDT a une priode voisine de 70 s ce donne
un Time-Out toutes les 18 ms. Il est cependant possible
d'augmenter cette dure en faisant passer le signal Time-Out
dans un prdiviseur programmable (partag avec le timer
TMR0). L'affectation se fait l'aide du bit PSA du registre
OPTION_REG
o PSA = 1 on utilise le prdiviseur
o PSA = 0 pas de prdiviseur (affect TMR0)

Le rapport du prdiviseur est fix par les bits PS0, PS1 et
PS2 du registre OPTION_REG (voir tableau ci-contre)

L'utilisation du WDT doit se faire avec prcaution pour viter la
rinitialisation (inattendue) rpte du programme. Pour viter un WDT
timeOut lors de l'excution d'un programme, on a deux possibilits :
- Inhiber le WDT d'une faon permanente en mettant 0 le bit WDTE dans
l'EEPROM de configuration
- Remettre le WDT 0 priodiquement dans le programme l'aide de
l'instruction CLRWDT pour viter qu'il ne dborde


PS2 PS1 PS0 Div
0 0 0 1
0 0 1 2
0 1 0 4
0 1 1 8
1 0 0 16
1 0 1 32
1 1 0 64
1 1 1 128
WDT
Prdiviseur
programmable
PS0 PS1 PS2
Horloge
WDT
0 0
1 1
PSA
WDT timeout
42
Voici quelques valeurs titre indicatif

Tempo dsire Prescaler Variable Tempo obtenue erreur
0.1 s - 6 108 ms 8 ms
0.25 s - 14 252 ms 2 ms
0.5 s - 28 504 ms 4 ms
0.5 s 32 - 576 ms 76 ms
1 s - 56 1008 ms 8 ms


IV.11 Le Timer TMR1
TMR1 est un Timer/Compteur 16 bits accessible en lecture/criture par
l'intermdiaire des registres 8 bits TMR1H et TMR1L qui constituent sa partie
haute et sa partie basse.



- A son dbordement (FFFFh 0000h) le drapeau TMR1IF est positionn ce
qui peut dclencher l'interruption priphrique TMR1I si elle est valide.
- TMR1 peut fonctionner dans 3 modes diffrents :
- Timer Synchrone (horloge interne)
- Compteur Synchrone (horloge externe)
- Compteur Asynchrone (horloge externe)

Le bit de contrle TMR1CS dtermine le fonctionnement en Timer ou en
Compteur et le bit T1SYNC dtermine le mode de fonctionnement en
synchrone ou en asynchrone

- TMR1 peut tre arrt/dmarr l'aide du bit TMR1ON
- TMR1 peut tre RAZ l'aide du module de capture/comparaison CCP
- TMR1 peut tre prcd d'un prdiviseur (Prescaler) qui peut diviser la
frquence par 1, 2, 4 ou 8 selon la valeur des bits T1CKPS1 et T1CKPS0

IV.11.1 Le mode Timer
Dans ce mode, TMR1 est incrment par lhorloge systme Fosc/4
ventuellement prdivise. Le bit de synchronisation n'a pas d'effet car
l'horloge Fosc/4 est toujours synchronise sur l'horloge systme.

0
1
TMR1
TMR1IF
SYNC
Prdiviseur
1, 2, 4, 8
Horloge
Systme
FOSC/4
T1OSC
T1SYNC
TMR1ON
TMR1CS
T1OSCEN
RC0
RC1
1
0
1
CLR
CCP
43
IV.11.2 Le mode Compteur
Dans ce mode, TMR1 est incrment chaque front montant de l'horloge
externe T1CKI (RC0) ou l'horloge interne gnre par loscillateur ddi T1OSC
condition de positionner le bit T1OSCEN 1 et de brancher un quartz entre
les broche RC0 et RC1.

En mode compteur, RC0 et RC1 sont automatiquement configures en
entre, on na pas besoin de configurer les bits TRISC,0 et TRISC,1

- En fonctionnement Synchrone, l'horloge externe (ventuellement
prdivise) n'incrmente pas directement le timer mais elle est
synchronise sur l'horloge systme ce qui peut entraner un dlai de l'ordre
de 1 cycle machine. Dans cette configuration

- En fonctionnement Asynchrone, l'horloge externe (ventuellement
prdivise) incrmente le timer indpendamment de l'horloge systme.

En mode Compteur Asynchrone, on ne peut pas utiliser les modules CCP1
et CCP2 pour faire des captures ou des comparaisons sur TMR1


IV.11.3 Le registre de control de T1CON

T1CKPS1 T1CKPS0 T1OSCEN T1SYNC TMR1CS TMR1ON

T1CKPS1,T1CKPS0 : Control du prescaler
00 : division par 1
01 : division par 2
10 : division par 4
11 : division par 8

T1OSCEN : Validation de l'Oscillateur associ TMR1
0 : Oscillateur arrt
1 : Oscillateur activ

T1SYNC : Synchronisation de l'horloge externe (ignor en mode timer)
0 : Synchronisation
1 : pas de synchronisation

TMR1CS : Choix de l'horloge du Timer
0 : horloge systme (Fosc/4) : mode timer
1 : Horloge externe : mode compteur

TMR1ON : Dmarrer arrter le timer
0 : Timer stopp
1 : Timer en fonctionnement


44
Voici quelques valeurs titre indicatif

Tempo dsire Prescaler Variable Tempo obtenue erreur
0.5 s 8 - 524888 s 24288 s
1 s 1 15 983040 s 16860 s
5 s 4 19 4980736 s 19364 s
10 s 1 153 10027008 27008 s

Exercice 12) Clignoter LED / interruption TMR1
Clignoter une LED relie RD0. La temporisation voisine de 0.5s est ralise
l'aide de TMR1 est son interruption TMR1I

Exercice 13) Clignoter LED / scrutation de TMR1
Clignoter une LED relie RE0. La temporisation voisine de 0.5s est ralise
l'aide de TMR1 par scrutation du drapeau TMR1IF

IV.12 Les module de Comparaison/Capture CCP1 et CCP2
Chacun des modules CCP1 et CCP2 permet :
- Soit de CAPTURER en un seul coup le contenu du double registre TMR1
- Soit de COMPARER en permanence son contenu avec un registre 16 bits et
de dclencher un vnement au moment de lgalit.

Ces modules ne fonctionnent pas si TMR1 est configur en mode Compteur
non synchronis

IV.12.1 Le module CCP1
Ce module est constitu de :
- Un registre 16 bits CCPR1 utilis pour la capture ou la comparaison de
TMR1. Il est accessible par sa partie basse CCP1L et sa partie haute CCP1H
- Un registre de contrle 8 bits CCP1CON.
- Un prdiviseur permettant de filtrer les vnements dclencheurs de
capture venant de la broche RC2

IV.12.1.1 Le mode Capture

Prescaler
1, 4 ou 16
TMR1H TMR1L
CCPR1H CCPR1L
chargement
CCP1IF
CCP1CON
CCPR1
Registre de capture et comparaison
Registre de control
TMR1
RC2
45

Dans ce mode le contenu de TMR1 est copi dans CCPR1 chaque fois qu'un
vnement intervient sur la broche RC2. Le choix de l'vnement dclencheur
se fait en programmant le prescaler laide des bits 0 3 du registre de
contrle CCP1CON. On a le choix parmi les vnements suivants :
- A chaque front descendant
- A chaque front montant (prescaler 1:1)
- A chaque 4
me
front montant (prescaler 1:4)
- A chaque 16
me
front montant (prescaler 1:16)

A la fin de la capture, le drapeau CCP1IF est positionn, l'interruption
priphrique associe est dclenche si elle a t valide.

Plusieurs aspects sont noter comme :
- Si on veut dclencher la capture par un signal externe, celui-ci doit tre
appliqu sur la proche RC2 qui doit tre configure en entre par le bit
TRISC,2
- Si on veut dclencher la capture par programme en changeant la valeur du
bit RC2, celui-ci doit tre configur en sortie par le bit TRISC,2
- Lors de la modification du mode de capture, une interruption indsirable
peut intervenir. L'utilisateur doit veiller masquer l'interruption CCP1I
avant de procder cette modification et de baisser le drapeau CCP1IF
aprs la modification.
- En mode Sleep, le prescaler et le drapeau CCP1IF restent oprationnels. le
positionnement du drapeau peut dclencher un Wake-up si le bit de
validation CCP1IE a t valid auparavant

IV.12.1.2 Le registre de configuration CCP1CON

DC1B1 DC1B0 CCP1M3 CCP1M2 CCP1M1 CCP1M0

DC1B1, DC1B0 : utiliss en PWM mode
Ce sont les 2 bits de poids faible des 10 bits MWM duty cycle. Les 8 autres
bits sont dans le registre CCPR1L

CCP1M3 CCP1M0 : mode de fonctionnement du module CCP1
0000 : Module arrt (reset module)
0100 : Capture sur chaque front descendant
0101 : Capture sur chaque front montant
0110 : Capture tous les 4 fronts montants
0111 : capture tous les 16 fronts montants
1000 : Mode comparaison (interruption + broche RC2 0 1)
1001 : Mode comparaison (interruption + broche RC2 1 0)
1010 : Mode comparaison (interruption seulement)
1011 : Mode comparaison (dclenche vnement spcial)
46
10xx : PWM mode (modulation de largeur dimpulsion), ce mode ne sera
pas trait dan ce cours

IV.12.1.3 Le mode Comparaison



Dans ce mode le registre CCPR1 est compar en permanence TMR1.
Quand l'galit intervient, le drapeau CCP1IF passe 1 et diffrentes actions
sont accomplies selon le mode dfini par les bits de configuration
CCP1M3:CCP1M0

- mode 1000 :
Au moment de l'galit, le drapeau CCP1IF est le bit RC2 passent 1. C'est
l'utilisateur de les remettre 0 pour une prochaine utilisation. RC2 doit
tre configur en sortie.

- mode 1001 :
Au moment de l'galit, le drapeau CCP1IF passe 1 et le bit RC2 passe
0. C'est l'utilisateur de les remettre leur tat dorigine pour une
prochaine utilisation. RC2 doit tre configur en sortie.

- mode 1010 :
A l'galit le drapeau CCP1IF passe 1. La broche RC2 n'est pas utilise.

- mode 1011 :
A l'galit, le drapeau CCP1IF passe 1 et le timer TMR1 est remis 0


IV.12.2 Le module CCP2
Le module CCP2 est identique au module CCP1, il suffit dinterchanger 1 et 2 et
de constater les points suivants :
- CCP2 est associ la broche RC1
- Il est gr par le registre de control CCP2CON
- Son registre de capture/comparaison est CCPR2 = CCPR2H:CCPR2L
TMR1H TMR1L
CCPR1H CCPR1L
CCP1IF
RC2
Logique
de
control
Comparateur
(RAZ)
CCP1Mx
horloge
47
- En mode comparaison 1011, A lgalit :
o le drapeau CCP2IF passe 1
o RAZ de TMR1
o envoi dun GO vers le convertisseur analogique numrique

Exercice 14) gnrer signal TMR1/CCP1
Programme qui gnre le signal ci-dessous sur la sortie RE0 en utilisant TMR1
associ CCP1


IV.13 Le Timer TMR2

TMR2 est un timer 8 bits
accessible en lecture
criture constitu de :
- un registre de control
T2CON
- un prdiviseur (1,4,16)
- un registre de priode
PR2 accessible en
lecture/criture
- un comparateur,
- un postdiviseur (1 16)

- TMR2 est incrment par l'horloge interne Fosc/4. Quant il atteint la valeur
du registre PR2, le comparateur gnre un signal qui :
Remet TMR2 0
incrmente le postscaler
- Au dbordement du postscaler, le drapeau TMR2IF est positionn,
l'interruption correspondante et dclenche si elle est valide
- TMR2 est remis zro chaque RESET et chaque criture dans PR2
- Le prescaler et le postscaler sont initialiss chaque criture dans TMR2 ou
dans T2CON et au RESET du processeur
- Le fonctionnement de TMR2 est configur l'aide du registre de control
T2CON :

TOUTPS3 TOUTPS2 TOUTPS1 TOUTPS0 TMR2ON T2CKPS1 T2CKPS0

TOUTPS3:TOUTPS0 : ratio du postscaler
0000 : division par 1
0001 : division par 2
. . .
1111 : division par 16
48

TMR2ON : dmarrer arrter TMR2
0 : TMR2 off
1 : TMR2 on

T2CKPS1,T2CKPS0 : ratio du prescaler
00 : prdiviseur par 1
01 : prdiviseur par 4
1x : prdiviseur par 16


Voici quelques valeurs titre indicatif

Tempo dsire Prescaler PR2 Postscaler Variable erreur
0.1 s 16 250 5 5 0
0.25 s 16 125 5 25 0
0.5 s 16 250 5 25 0
1 s 16 250 10 25 0

Exercice 15) Clignoter LED / scrutation de TMR2
Clignoter une LED relie RE0. La temporisation voisine de 0.5s est ralise
l'aide de TMR2 par scrutation du drapeau TMR2IF

49
IV.14 Le module de conversion A/N



Ce module est constitu d'un convertisseur Analogique Numrique 10 bits
dont l'entre analogique peut tre connecte sur l'une des 8 (5 pour 16F876)
entres analogiques externes. On dit qu'on a un CAN 8 canaux. Les entres
analogiques doivent tre configures en entre l'aide des registres TRISA
et/ou TRISE.
Les tensions de rfrences permettant de fixer la dynamique du
convertisseur. Elles peuvent tre choisies parmi Vdd, Vss, Vr+ ou Vr-

La conversion dmarre quand on place le bit GO/DONE 1. Ceci peut tre
fait par le programme utilisateur ou automatiquement par le module CCP2 s'il
est configur en mode comparaison avec vnement spcial.
A la fin de la conversion, le rsultat de conversion est recopi dans les
registres ADRESH et ADRESL, le bit GO/DONE repasse automatiquement 0 et
le drapeau ADIF (situ dans PIR1) passe 1 ce qui peut dclencher
linterruption associe si elle est valide

Le control du module se fait par les deux registres ADCON0 et ADCON1

ADCON0 ADCS1 ADCS0 CHS2 CHS1 CHS0 GO/DONE ADON

ADCS1:ADCS0 : Choix de l'horloge de conversion donc du temps de
conversion (voir paragraphe IV.14.2)
00 : Fosc/2
01 : Fosc/8
10 : Fosc/32
11 : Oscillateur RC ddi au CAN
RA0
RA1
RA2
RA3
RA5
Vref+



Va CAN



Vref- H
000
001
010
011
100
CHS2:CHS0
Vdd
Vss
ADRES
ADCON0
ADCON1
DIV
fosc
101
110
111
RE0
RE1
RE2
50

CHS2:CHS0 : choix de l'entre analogique
000 = channel 0, (RA0)
001 = channel 1, (RA1)
010 = channel 2, (RA2)
011 = channel 3, (RA3)
100 = channel 4, (RA5)
101 = channel 5, (RE0)
110 = channel 6, (RE1)
111 = channel 7, (RE2)

GO/DONE : Une conversion dmarre quand on place ce bit 1. A la fin de la
conversion, il est remis automatiquement zro. Ce bit peut aussi
tre positionn automatiquement par le module CCP2.

ADON : Ce bit permet de mettre le module AN en service

ADCON1 ADFM PCFG3 PCFG2 PCFG1 PCFG0

ADFM : justification droite ou gauche du rsultat
1 : justifi droite 000000XX XXXXXXXX
0 : justifi gauche XXXXXXXX XX000000

PCFG3:PCFG0 : configuration des E/S et des tensions de rfrences. Les 5
broches de PORTA et les 3 de PORTE peuvent tre configurs
soit en E/S digitales, soit en entres analogiques. RA2 et RA3
peuvent aussi tre configures en entre de rfrence.

PCFG3:
PCFG0
AN7
RE2
AN6
RE1
AN5
RE0
AN4
RA5
AN3
RA3
AN2
RA2
AN1
RA1
AN0
RA0
V
REF+
V
REF-
A/R/D
0000 A A A A A A A A V
DD
V
SS
8/0/0
0001 A A A A V
REF+
A A A RA3 V
SS
7/1/0
0010 D D D A A A A A V
DD
V
SS
5/0/3
0011 D D D A V
REF+
A A A RA3 V
SS
4/1/3
0100 D D D D A D A A V
DD
V
SS
3/0/5
0101 D D D D V
REF+
D A A RA3 V
SS
2/1/5
011x D D D D D D D D V
DD
V
SS
0/0/8
1000 A A A A V
REF+
V
REF-
A A RA3 RA2 6/2/0
1001 D D A A A A A A V
DD
V
SS
6/0/2
1010 D D A A V
REF+
A A A RA3 V
SS
5/1/2
1011 D D A A V
REF+
V
REF-
A A RA3 RA2 4/2/2
1100 D D D A V
REF+
V
REF-
A A RA3 RA2 3/2/3
1101 D D D D V
REF+
V
REF-
A A RA3 RA2 2/2/4
1110 D D D D D D D A V
DD
V
SS
1/0/7
1111 D D D D V
REF+
V
REF-
D A RA3 RA2 1/2/5



IV.14.1 Temps d'acquisition
Pendant la conversion, la tension Ve l'entre du convertisseur A/N doit
tre maintenue constante. Le PIC dispose dun chantillonneur bloqueur
intgr constitu d'un interrupteur S et d'une capacit de maintien de C=100
51
pF. Pendant le temps de conversion, S est maintenu ouvert, la capacit bloque
Ve une valeur constante. A la fin de la conversion, S se ferme, la tension Ve
rejoint la tension analogique d'entre Va au bout d'un temps d'acquisition qui
dpend de la constante de temps RC, R tant la somme de la rsistance
d'interconnexion (Ric), la rsistance du sampling switch S (Rss) et la rsistance
de la source de tension Va (Rs).
- La valeur de Rs ne doit pas dpasser 10 kO.
- La valeur Ric est s 1 kO
- La valeur de Rss dpend de la tension d'alimentation, elle est de l'ordre de
7kO pour Vdd=5V et de 5 kO pour Vdd = 6V

T
ACQ
: Temps d'acquisition = 2 s + Tc + CT

Tc : temps de charge du condenseur = (Ric+Rss+Rs) C Ln(2047)
CT : Coefficient de temprature = (Tp -25C) 0.05 s/C
(Tp = Temprature Processeur)



Avec Ric = 1k, Rss = 7k, Rs = 2k, Tp = 50 C :

Tc = 10k x 100pF x Ln(2047) = 7,6 s
CT = 25 x 0.05 s = 1,25 s

T
ACQ
= 2 + 7,6 + 1,25 s = 10, 85 s

L'acquisition commence :
- Aprs la fin dune conversion
- au moment du choix d'un canal si convertisseur valid (ADON=1)
- au moment de validation du convertisseur si canal choisi

IV.14.2 Temps de conversion
Le temps de conversion est gal (12 +2) T
AD

T
AD
est le temps de conversion d'un bit, il dpend de l'horloge systme et du
prdiviseur (div) choisi. Les choix doivent tre ajust pour que que T
AD
ne
dpasse pas 1,6 s

T
ACQ

T
CON

S
CA
N
100
pF
Va
Ve
Va
Ve
52
\Quartz
Div \
20Mhz 5Mhz 4Mhz 2Mhz
2 0,1 s 0,4 s 0,5 s 1 s
8 0,4 s 1,6 s 2 s 4 s
32 1,6 s 6,4 s 8 s 16 s
Tableau IV.1 : Temps de conversion d'un bit TAD

Une conversion dmarre au moment du positionnement du bit GO_DONE,
l'interrupteur S est ouvert et la conversion est ralise en 12 T
AD
. A la fin, le bit
GO_DONE est remis 0 et le drapeau ADIF est plac 1. Le module attend 2
T
AD
supplmentaires avant de fermer l'interrupteur S et commencer une
nouvelle acquisition.


IV.14.3 Frquence d'chantillonnage
Si on veut chantillonner un signal variable, La priode d'chantillonnage
Te doit tre suprieur ou gale T
emin
=T
ACQ
+ T
CONV



IV.14.4 Valeur numrique obtenue
Quelle est la relation entre la tension analogique convertie et le nombre N
recueilli dans le registre ADRES ?

Si on note :

Q = pas de quantification = (V
ref+
- V
ref-
)/1024
Va = tension analogique convertir
N = valeur numrique obtenue,

N = valeur entire de (Va V
ref-
) / Q

Avec Vref- = masse, on obtient

N = int (Va / Q)

exemple :
Vref+ = Vdd = 5V, Vref- = 0, Vin = 4 V
Q = 5V/1024 = 0,0048828125 V
N = 4V / 0,0048828125 = 819

IV.14.5 Programmation
- Si des entre de PORTE sont utilises, placer le bit TRISE,PSPMODE 0
- Configurer les E/S en Analogique/digital/Rfrence (ADCON1)
- Configurer les entres analogiques en entres (TRISA, TRISE)
- Dfinir l'horloge de conversion, Valider le module (ADCON0)
- Choisir le canal convertir (ADCON0)
53
- attendre temps dacquisition (20 25 s dans le cas gnral)
- Lancer la conversion, GO_DONE = 1 (ADCON0)
- Attendre fin de conversion, GO_DONE = 0 ou interruption si valide
- Lire le rsultat
- Arrter le convertisseur ou recommencer au point 6
54
IV.15 L'USART
L'USART (Universal Synchronous Asynchronous Receiver Transmitter) est
l'un des deux modules de communication srie dont dispose le PIC
16F876/877. L'USART peut tre configur comme systme de communication
asynchrone full duplex ou comme systme synchrone half duplex.
La communication se fait sur les deux broches RC6/TX et RC7/RX qui doivent tre
configurs toutes les deux en ENTREE par TRISC. (oui, jai bien dit toutes les deux)

IV.15.1 Mode Asynchrone
Si on place le bit SYNC du registre TXSTAT 0, l'USART fonctionne dans le mode
asynchrone standard, 10 (ou 11) bits sont transmis ou reus dans l'ordre ci-dessous :
- 1 bit de START (toujours 0)
- 8 ou 9 bits de donne (LSB d'abord)
- 1 bits de STOP (toujours 1)

- La transmission se fait sur la broche RC6/TX et la rception sur la broche
RC7/RX
- La vitesse de communication est dtermine par un gnrateur de baud
rate ddi.
- La parit n'est pas gre d'une faon matrielle, elle peut tre gre par
soft si son utilisation est ncessaire.
- L'accs au port en lecture ou criture se fait par les registres tampon
RCREG et TXREG. La transmission et la rception se font par deux registres
dcalage, un pour la transmission (TSR) et un pour la rception (RSR).
L'accs au registres tampon peut se faire alors que les registre dcalage
sont en train de transmettre/recevoir une donne.
- Le control du port se fait par les registres d'tat et de control TXSTA et
RCSTA
- Le drapeau RCIF et TXIF sont trs utiles pour grer la lecture/criture dans
le port. RCIF est positionn quand le port a termin une rception et TXIF
est positionn quand le buffur de transmission TXREG est "vide".

IV.15.2 Le port en transmission

55

Le contrle de la transmission se fait par le registre TXSTA

CSRC TX9 TXEN SYNC BRGH TRMT TX9D

CSRC : non utilis en mode asynchrone
TX9 et TX9D : Pour utiliser le mode 9 bits il faut positionner le bit TX9. Le
9
me
bit doit tre crit dans TX9D avant d'crire les 8 bits de
donnes dans TXREG
TXEN : permet de valider ou interdire la transmission
SYNC : 0 mode asynchrone, 1 mode synchrone
BRGH : slectionne le mode haut dbit du gnrateur de baud rate
TRMT : Indicateur de lactivit du registre dcalage de transmission TSR
1 TSR libre, 0 TSR en activit


- Quand on crit un octet D dans le registre TXREG, le drapeau TXIF passe
0, ensuite, deux situations sont possibles :
- Le registre de transmission TSR nest pas occup, alors la donne D est
transfre immdiatement dans TSR qui commence sa transmission bit bar
bit et le drapeau TXIF repasse 1 pour nous dire que nous pouvons de
nouveau crire dans TXREG.
- Le registre de transmission TSR est occup transmettre un octet qui lui
t donn auparavant. La donne D attend dans TXREG, et le drapeau TXIF
reste 0 jusqu ce que TSR termine de transmettre loctet prcdent. La
donne D est alors transfre dans TSR qui commence sa transmission bit
bar bit. Le drapeau TXIF repasse 1 pour nous dire que nous pouvons de
nouveau crire dans TXREG.


Figure IV.1 : illustration de la transmission de deux octet successifs D0 et D1
- A la mise sous tension, tous les drapeaux sont zro y compris TXIF. Ds
quon valide la transmission en positionnant le bit TXEN, le drapeau TXIF
passe automatiquement 1, sauf si on crit dabord un octet dans TXREG et
on valide ensuite le bit TXEN, dans ce cas, ds la validation de TXEN, le
contenu de TXREG est transfr dans TSR qui commence sa transmission et
le drapeau TXIF passe 1.
criture D0
dans
chargement
TXREGTSR
TXIF
Transmission
D0
Transmission
D1
criture D1
dans
chargement
TXREGTSR
56
- Comme on vient de le voir, le drapeau TXIF est gr automatiquement, on
ne peut pas le modifier directement par programme.

IV.15.3 Les tapes de transmission (sans interruption, mode 8 bits)
1) Sassurer que linterruption TXI nest pas valide
2) Configurer la broche TX/RC6 en entre
3) Configurer le registre TXSTA (mode 8 bits, valider transmission,
asynchrone, BRGH)
4) Initialiser le registre SPBRG pour dfinir la vitesse de transmission
5) Valider le port avec le bit RCSTA.SPEN
6) Vrifier si TXIF=1 c..d TXREG est vide
7) Placer la donne transmettre dans TXREG
8) recommencer au point 6) tant quon a des donnes transmettre

IV.15.4 Le port en rception


- La rception est valide par le bit CREN
- La rception d'un octet dmarre la rception du START bit qui commence
toujours par une transition 1 0
- A la rception du stop bit le contenu du registre dcalage de rception
RSR est recopi dans le registre tampon de rception RCREG. Le drapeau
RCIF (PIR1.5) est positionn, l'interruption associe est dclenche si elle
est valide. Le drapeau RCIF est remis zro automatiquement au moment
de la lecture dans RCREG.
- Le registre RCREG est un registre double (FIFO 2 positions). On peut donc
avoir 2 octets en attente dans ce registre et tre en train de recevoir un
3
me
dans le registre dcalage RSR. A la fin de la rception du 3
me
octet,
si RCREG est toujours plein, alors le dernier octet reu est perdu et le bit
OERR (Overrun ERRor bit) est positionn ce qui provoque l'arrt des
transfert du registre dcalage RSR vers le buffer RCREG. Pour reprendre
57
la rception il faut rinitialiser le module de rception en mettant 0 puis
1 le bit CREN ().
- Le drapeau RCIF ne passe 0 que quand la pile RCREG est vide
- Si on reoit un 0 la position du STOP bit qui doit tre toujours 1, alors le
bit FERR (Framing ERRor) est positionn. Ce bit ainsi que le 9
me
bit (si
utilis) sont bufferiss, Il doivent tre lu dans le registre RCSTA avant la
lecture du registre RCREG.
Le contrle de la rception se fait par le registre RCSTA

SPEN RX9 SREN CREN ADDEN FERR OERR RX9D

SPEN : Validation du port srie (1 = valid, 0 = Inhib)
RX9 : Validation du mode 9 bits (1 mode 9 bits, 0 mode 8 bits)
SREN : validation de rception d'u seul octet (non utilis en mode
asynchrone)
CREN : Validation du mode rception continue (1 valid, 0 inhib)
ADDEN : validation du mode dtection d'adresse en mode 9 bits, utilis en
mode multiprocesseurs ( 1 valid, 0 : Inhib)
FERR : Erreur de synchronisation, lecture seule. (Voir au dessus)
OERR : Erreur dbordement du buffer de rception, lecture seule. (Voir au
dessus)
RX9D : En mode 9 bits, le 9
me
bit est reu ici

IV.15.5 Les tapes de rception (sans interruption, mode 8 bits)
1) Sassurer que linterruption RCI nest pas valide
2) Configurer la broche RX/RC7 en entre
3) Initialiser le registre SPBRG pour dfinir la vitesse de communication
4) Configurer le registre TXSTA (asynchrone, BRGH)
5) Configurer le registre RCSTA (validation port, mode 8 bits, valider rception
continue)
6) Attendre que drapeau RCIF passe ce qui annonce la fin de rception d'un
octet
7) Lire la donne reue dans le registre RCREG
8) recommencer au point 6) tant quon a des donnes recevoir

IV.15.6 La vitesse de communication
La vitesse de communication est dtermine par le gnrateur de rythme BRG
(Baud Rate Generator) qui est ddi au port srie. La vitesse de
communication est dfinie l'aide du registre de control SPBRG et du bit BRGH
(TXSTA.2) qui quadruple la vitesse quand il est positionn. Il prfrable
d'utiliser le mode haute vitesse (BRGH=1) car permet d'obtenir une meilleur
prcision sur la frquence.
58
baud
1) (SPBRG 64
Fosc 4
vitesse
BRGH
+

=


Fosc = 20 MHz Fosc = 10 MHz Fosc = 4 MHz Fosc = 3.6864 MHz
Vitesse
Kbaud
kbaud %err SPBRG kbaud %err SPBRG kbaud %err SPBRG kbaud %err SPBRG
300 - - - - - - 0.300 0 207 0.3 0 191
1200 1.221 1.75 255 1.202 0.17 129 1.202 0.17 51 1.2 0 47
2400 2.404 0.17 129 2.404 0.17 64 2.404 0.17 25 2.4 0 23
9600 9.766 1.73 31 9.766 1.73 15 8.929 6.99 6 9.6 0 5
19200 19.531 1.72 15 19.531 1.72 7 20.833 8.51 2 19.2 0 2
Tableau IV.2 : vitesse de transmission BRGH = 0

Fosc = 20 MHz Fosc = 10 MHz Fosc = 4 MHz Fosc = 3.6864 MHz
Vitesse
Kbaud
kbaud %err SPBRG kbaud %err SPBRG kbaud %err SPBRG kbaud %err SPBRG
9600 9615 0.16 129 9615 0.16 64 9615 0.16 25 9600 0 23
19200 19231 0.16 64 19531 1.72 31 19231 0.16 12 19200 0 11
28800 29070 0.94 42 28409 1.36 21 27798 3.55 8 28800 0 7
33600 33784 0.55 36 32895 2.10 18 35714 6.29 6 32900 2.04 6
Tableau IV.3 : vitesse de transmission BRGH = 1

IV.16 Mode Synchrone
Le mode synchrone de l'USART est tudi en annexe I

59
V Le module MSSP (Master Synchronous Serial Port)
Le MSSP est une des deux modules de communication srie du PIC
16F876/877. Il permet d'changer des donnes en mode synchrone avec
d'autres circuits qui peuvent tre des microcontrleurs, des mmoires EEPROM
srie, des convertisseurs A/N, des modules d'affichage . . . Il peut fonctionner
selon deux modes : le mode SPI (Serial Peripheral Interface) et le mode I2C
(Inter-Integrated Circuit)

V.1 Le mode SPI
Le mode SPI (Serial Peripheral Interface) est tudi en Annexe II

V.2 Le mode I2C
Avant de parler du module SSP en mode I2C du PIC, introduisons trs
brivement Le standard I2C.

V.2.1 Introduction au bus I2C
Le bus IC permet de faire communiquer entre eux des composants
lectroniques trs divers grce seulement 3 fils : Un signal de donne (SDA),
un signal d'horloge (SCL), et un signal de rfrence lectrique ( Masse ).
Comme les lignes SDA et SCK sont utilises dans les deux sens par les deux
circuits qui communiquent, on peut avoir un circuit qui place la ligne 1 (Vcc)
et l'autre qui la place 0 (masse) ce qui correspond un court circuit qui peut
dtruire les deux composants. Pour viter ce problme, les E/S SDA et SCK
fonctionnent en mode collecteur ouvert (ou drain ouvert) de sorte qu'un circuit
ne peut imposer que le niveau bas ou ouvrir la ligne, le niveau haut est obtenu
par une rsistance de tirage externe. Ainsi une ligne est 0 quand un des deux
circuits impose le 0. Elle passe 1 quand les deux circuits imposent le 1
(circuit ouvert). Le protocole I2C jongle avec cette situation pour organiser
l'change des donnes entre les deux composants.



Un bus I2C peut tre reli plusieurs circuits, mais pendant une
communication, un des circuits est le matre, c'est lui gnre l'horloge et initie
les squences de transmission, l'autre est l'esclave, il subit l'horloge du matre
sur la ligne SCK mais il peut tout de mme recevoir et mettre des donnes
sur la ligne SDA. Chaque esclave a une adresse, au dbut d'une squence de
communication, le matre qui initie la squence envoie l'adresse du slave avec
lecture
Ecriture
lecture
Ecriture
Vcc
60
lequel il dsire communiquer, celui-ci reconnat son adresse et rpond, les
autres slaves (s'il y en a) restent muets.




Certains circuits sont fabriqus pour tre des masters, d'autres des slaves et
d'autres encore peuvent tre soit l'un soit l'autre.

Pour prendre le contrle du bus, il faut que celui-ci soit au repos ( SDA et SCL
'1'). Lorsqu'un circuit prend le contrle du bus, il en devient le matre. C'est
lui qui gnre le signal d'horloge et c'est lui qui initie les squences d'change.

V.2.2 start condition
Au dbut d'une squence d'change, le master gnre un start condition
(S) avant de commencer l'change de donnes. Au repos, les lignes SCL et
SDA sont l'tat haut (relches), le master place la ligne SDA 0 tout en
laissant la ligne SCK 1.




V.2.3 Transmission d'un bit
On place le bit transmettre sur la ligne SDA ensuite on envoie une
impulsion d'horloge sur la ligne SCK.

S
SDA
SCK
bits de l'adresse
SDA
SCK

Matre ou
SDA
SCK

Matre ou
SDA
SCK

Matre ou
Vcc Vcc
61

V.2.4 Stop condition
A la fin d'une squence d'change, le master gnre un stop condition (P)
aprs lequel le bus est de nouveau libre



V.2.5 L' acknowledge
L' acknowledge est l'accus de rception. Il est plac par le circuit qui reoit
sur la ligne SDA juste aprs la rception du 8
me
bit. C'est l'metteur qui le lit
de la mme faon qu'on lit un bit ordinaire. SDA=0 acknowledge positif
(ACK), SDA=1 acknowledge ngatif (NOACK),




En conclusion, l'change d'un octet ncessite 8 + 1 = 9 impulsions
dhorloge sur la pin SCL.




V.2.6 L'adresse et le bit R/W
Comme on peut brancher plusieurs composant sur un bus I2C, il est
ncessaire de dfinir une adresse unique pour chacun. Elle est code sur 7 bits
A
6
A
5
A
4
A
3
A
2
A
1
A
0
. Le master qui dmarre une squence d'change envoie
l'adresse du slave juste aprs le start condition. Comme il y a seulement 7
bits, le master envoie la 8
me
position le bit R/W pour indiquer au slave s'il
dsire une mission (R/W=0) ou une rception (R/W=1).

SDA
SCK
Acknowledge
D
7
D
6
D
5
D
4
D
0
D
1
D
2
D
3

SDA
SCK
ACK NOACK
P
SDA
SCK
SDA
SCK
bit transmettre
Lecture par le rcepteur
62



Le standard I2C supporte maintenant l'adressage sur 10 bits. Comme avec
7 bits on peut adresser jusqu' 128 composant, cela nous suffira largement.


V.3 Le module SSP en mode I2C
Le module MSSP du PIC peut tre configur en master ou en slave. Il utilise
les broches RC3/SCL (Horloge) et RC4/SDA (donnes). Ces broches doivent
tre configures en ENTREE l'aide du registre TRISC et doivent tre munie de
rsistances de pull-up externes ncessaire au fonctionnement I2C.

Les frquences d'horloges supportes sont 100 kHz, 400 kHz et 1 MHz

L'accs au module en lecture et criture se fait l'aide du registre tampon
(buffer) SSPBUFF. La transmission et la rception se fait l'aide du registre
dcalage SSPSR.




En rception, les bits qui arrivent sur la ligne SDA entrent bit par bits dans
SSPSR. A la fin de la rception d'un octet, SSPSR est transfr dans SSPBUF
qui peut tre lu par l'utilisateur. SSPSR et SSPBUF constituent donc un double
buffer car on peut commencer recevoir un octet dans SSPSR alors que l'octet
prcdent attend dans SSPBUF. Le drapeau BF permet de savoir si SSPBUF a
t lu ou pas encore, il passe 1 au moment du transfert SSPSR SSPBUF et
passe 0 au moment de la lecture de SSPBUF. Si SSPSR termine la rception
d'un octet avant que l'octet prcdent qui se trouve dans SSPBUF n'ait t lu,
on a un Overflow qui sera signal par le drapeau SSPOV. Le transfert n'a pas
lieu, le contenu SSPSR est perdu.
En mission, au moment de lcriture dun octet dans SSPBUF, le bit BF passe
1 et la transmission commence. A la fin de la transmission, le bit BF repasse
0 et on peut commencer une nouvelle transmission.

SSPSR
SCK/RC
3
SDA/RC
4
SSPBUF SSPCON
SSPCON2
SSPSTA
SSPADD
S
SDA
SCK
Acknowledge
R/W A
6
A
5

A
4
A
0
A
1
A
2
A
3

63
V.3.1 Les registres de configuration
Le control du module se fait l'aide des registres :
SSPCON : registre de control
SSPCON2 : registre de control
SSPSTAT : registre d'tat
SSPADD : registre d'adresse

SSPSTAT SMP CKE D/A P S R_W UA BF

SMP : Control de slew rate : 1 pour 100 kHz et 1 MHz, 0 pour 400 kHz
CKE : Control des niveau de tension l'entre, 0 : I2C, 1 : SMBUS
D/A : Indicateur d'tat, 0 : dernier octet mis/reu = adresse, 1 : dernier
octet mis/reu = donne
P : Indicateur de Stop Condition. Ce bit passe 1 quand on reoit un
Stop Condition. Il est automatiquement remis 0 quand un autre
vnement et reu.
S : Indicateur de Start Condition. Ce bit passe 1 quand on reoit un
Start Condition. Il est automatiquement remis 0 quand un autre
vnement et reu
R_W : Indicateur de lecture criture
Mode master : 0 : pas de transmission en cours, 1 : transmission en
cours
Mode slave : image du bit R/W qui constitue le bit 0 du premier octet
suivant le start condition. 0 : criture, 1 : lecture
UA : Indicateur utilis en mode esclave avec adressage 10 bits pour nous
informer qu'il faut placer la 2
me
partie de l'adresse dans le registre
adresse. Ce dernier ayant seulement 8 bits, l'adresse est traite en 2
parties. Ce bit est remis automatiquement zro aprs l'criture dans
SSPADD.
BF : Indicateur sur l'tat du registre SSPBUF. En rception, BF=1 indique
qu'un octet a t reu et qu'il nous attend dans SSPBUF. BF est raz
automatiquement la lecture de SSPBUF. En mission, BF passe 1
au moment de l'criture d'un octet dans SSPBUF (ce qui dclenche
immdiatement sa transmission par SSPSR). A la fin de la
transmission des 8 bits, BF repasse 0 pour nous indiquer qu'on peut
envoyer un autre octet. Si on tante d'crire dans SSPBUF alors que
BF=1, le bit WCOL (SSPCON) passe 1 pour indiquer une collision et
l'criture n'a pas lieu.


SSPCON WCOL SSPOV SSPEN CKP SSPM3 SSPM2 SSPM1 SSPM0

WCOL : Collision d'criture. En mode I2C master, ce bit passe 1 si on tente
d'crire dans SSPBUF mauvais moment de la squence de
transmission (BF=1). En mode I2C slave, il est positionn si on tente
d'crire dans SSBUF avant la fin de la transmission de l'octet
prcdant. Ce bit doit tre remis zro par programme.
SSPOV : Overflow, cet indicateur d'erreur est positionn quand une nouvelle
donne est reue alors que le registre SSBUF n'est pas encore lu. Dans
64
ce cas la nouvelle donne est perdue. Ce bit doit tre remis zro par
programme.
SSPEN : Validation du module SSP (1 = valid)
SKP : Utilis en mode I2C slave pour gnrer des pauses en inhibant
l'horloge.
0 : horloge force zro, 1 : horloge valide
SSPM3:SSPM0 : mode de fonctionnement du module
0110 : I2C Slave, adresse 7 bits
0111 : I2C Slave, adresse 10 bits
1000 : I2C master, frquence = FOSC / (4 * (SSPADD+1))
1011 : I2C Slave forc l'tat de repos
1110 : I2C master, adresse 7 bits, interruption sur START et STOP
1110 : I2C master, adresse 10 bits, interruption sur START et STOP


Le registre SSPADD :

En mode I2C master, ce registre permet de dterminer la frquence de
communication
Hz
1) (SSPADD 4
Fosc
F
+
=

Les frquences possibles sont : 100 kHz, 400 kHz et 1 MHz
Hz 1
F 4
Fosc
SSPADD

=

En mode I2C slave, ce registre doit contenir l'adresse du slave. Le bit 0 est
rserv, il doit tre toujours plac zro, l'adresse doit tre crite partir du
bit 1. En cas d'adresse 7 bits, cela ne pose pas de problme. En cas d'adresse
10 bits, l'adresse est crite en 2 temps, On commence par crire 1 1 1 1 0 A
9

A
8
0 dans SSPADD, en attend l'indicateur UA, ensuite on crit A
7
A
6
A
5
A
4
A
3

A
2
A
1
A
0


Le registre SSPCON2 :

SSPCON2 GCEN ACKSTAT ACKDT ACKEN RCEN PEN RSEN SEN

Le bit 7 concerne le mode slave, les autres bits concernent le mode master :

GCEN : General call enable bit : Si ce bit est valid, le PIC rpond son
adresse et l'adresse gnrale 0000h
ACKSTAT : Acknowledge Status bit : En mission, ce bit est limage de
laccus de rception envoy par le slave. 0=accus positif, 1=accus
ngatif. En rception, il permet au master de savoir si le slave a envoy
ou non un accus de rception. 0 : ACK reu, 1 : ACK non reu
ACKDT : Acknowledge Data bit : Valeur du bit envoy au slave en fin de
rception. Ce bit est envoy au moment ou on positionne le bit ACKEN.
ACKEN : Acknowledge Sequence Enable bit : quand il est plac un, ce bit
dmarre une squence accus de rception qui consiste placer les
broches SDA et SCL dans le mode adquat et transmettre le bit
ACKDT
65
RCEN : Receive Enable bit , 0 : rception inhibe, 1 : dmarre la rception
d'un octet
PEN : STOP Condition Enable bit , dmarre une squence stoP_condition sur
les broches SDA et SCL. Ce bit est remis 0 automatiquement
RSEN : Repeated START Condition Enable bit : dmarre une squence
Repeated Start condition
SEN : START Condition Enable bit : dmarre une squence Start condition


V.4 Principe de fonctionnement
Une squence de communication est toujours initie par le master qui
commence par envoyer un start bit suivi de l'adresse du slave. Un bit de
l'adresse est rserv pour dsigner le sens de communication. Si on dsire
envoyer des donner dans l'autre sens, il faut envoyer de nouveau le start bit et
l'adresssee. La communication se termine par un stop bit

V.4.1 Transmission master slave :
En positionnant le bit SEN sur le master, celui-ci envoie le Start bit sur la
ligne SDA et r..z automatiquement le bit SEN. Le slave voit le start bit et se
prpare recevoir l'adresse,
Le master envoie l'adresse avec le bit b
0
= R/W = 0 (criture), la
transmission dmarre au moment de l'criture dans SSPBUF, les bits BF et
R_W passent 1. Aprs le 8
me
coup d'horloge, BF repasse zro, aprs le
9
me
R_W repasse zro et l'horloge est force 0 (pause)
Le slave dtecte la fin de transmission (rception du cot slave), il recopie
le bit b
0
(R/W) dans le bit R_W du registre PSTAT (criture), puis vrifie le bit
BF pour savoir si le contenu du registre SSPBUF t lu ou non

Si BF=0 (SSPBUF a t lu)
Il recopie SSPSR (l'adresse) dans SSPBUF BF passe 1
IL place un ACK (0) sur la ligne SDA

Si BF = 1 (SSPBUF n'a pas t lu)
SSPBUF n'est pas modifi
SSPOV passe 1
NOACK (1) est plac sur la ligne SDA

Voir , ref. [DS30292C] tab 9.2, p77 pour plus de dtail


Du cot slave il faut vider SSPBUF pour que BF passe 0 et qu'on soit prt
recevoir une donne,

Du cot master l'ACK renvoy par le slave est recopi dans le bit ACKSTAT.
Si = 0 (ACK), le programme peut envoyer une donne vers le slave, sinon
(NOACK) il faut envoyer un stoP_bit,

Du cot master, si ACKSTAT=0, on doit envoyer une donne en l'crivant
dans SSPBUF, ceci libre l'horloge et la transmission dmarre. Les bit BF et
66
R_W passent 1 au dbut de l'mission et repassent 0 la fin. Comme dans
le cas de l'envoi de l'adresse. l'horloge est force l'tat pause la fin de
l'mission,
A la fin de transmission, le slave renvoie l'ACK/NOACK selon sa situation.
Dans le cas ACK il doit lire la donne dans SSPBUF pour se prparer recevoir
la prochaine,
Cot master, cet ACK/NOACK est accessible dans ACKSTAT, Si =ACK et le
master a encore des donne transmettre, il dmarre une nouvelle mission
en crivant dans SSPBUF. Si =NOACK ou la master n'a plus de donnes
transmettre il envoie le stoP_bit en positionnant le bit PEN qui est remis zro
automatiquement aprs la transmission d'un Stop bit sur la ligne SDA
Quand le slave voie le StoP bit, il rinitialise son lectronique pour se
prparer la rception d'un nouveau Start bit.

V.4.2 Transmission master slave :
En positionnant le bit SEN sur le master, celui-ci envoie le Start bit sur la
ligne SDA et r..z automatiquement le bit SEN. Le slave voit le start bit et se
prpare recevoir l'adresse,
Le master envoie l'adresse avec le bit b
0
= R/W=1 (lecture), la
transmission dmarre au moment de l'criture dans SSPBUF, les bits BF et
R_W passent 1. Aprs le 8
me
coup d'horloge, BF repasse zro. Aprs le
9
me
R_W repasse zro.
A la fin du 8
me
coup d'horloge, le slave :
- Recopie b
0
= R/W dans le bit R_W de PSSPSTAT (= 1 : lecture),
- Recopie (si pas de dbordement : BF=0) l'adresse dans SSPBUF et place
automatiquement et selon la russite de cette opration un ACK/NOACK
sur la ligne SDA (0 : ACK, 1 : NOACK). voir ref. [DS30292C] tab 9.2, p77
pour plus de dtail. Le bit BF ne passe pas 1 mme si le transfert vers
SSPBUF est russi
- Force l'horloge zro (pause) pour empcher le master de lire avant que la
donne ne soit dpose dans SSPBUF

Le programme du master doit tester l' acknowledge dans ACKSTAT, si = 0,
il se prpare la rception en validant son bit RCEN (la rception ne dmarre
pas immdiatement)
Le programme du Slave place la donne transmettre dans SSPBUF (BF
passe 1)
Le programme du Slave place le bit CKP 1 pour librer l'horloge, la
transmission dmarre. A la fin, le bit BF du slave repasse 0,

Cot master, la fin de rception, le bit RCEN passe 0 et l'horloge est
force 0 (pause) pour donner le temps au programme utilisateur d'envoyer l'
Acknowledge,
Le programme utilisateur du master envoie l' Acknowledge en plaant
ACK/NOACK (0/1) dans ACKDT et en validant le bit ACKEN. Le bit ACKDT est
plac sur la ligne SDA, et ACKEN est r.a.z. automatiquement. L'horloge est
libre juste le temps d'un coup d'horloge (le 9
me
) pour que le slave puisse
prendre l' Acknowledge en compte. Elle est remise en pause aprs,
67
Au niveau du slave l' Acknowledge envoy par le master n'est pas recopi
dans un bit d'tat, mais dans le cas d'un NOACK, le SSP est rinitialis, le bit
R_W qui doit tre 1 passe zro. En testant ce bit, le programme utilisateur
peut savoir l'tat de l' Acknowledge,
Dans le cas ACK (master veut encore des donnes), le master se prpare
recevoir un nouvel octet en validant son bit RCEN. Le slave lance une nouvelle
transmission en mettant un octet dans SSPBUF et en plaant le bit CKP 1
Dans le cas NOACK, (master ne veut plus de donne), le slave rinitialise le
SSP et attend. Le programme utilisateur du master envoie un StoP_Cond pour
terminer le cycle ou un Repeat Start_Cond pour dmarrer un cycle d'criture
sans perdre le control du bus.

V.4.3 Quelques remarques
Quand le slave a reu un octet, l' Acknowledge est renvoy
automatiquement selon que l'octet a t reu correctement ou pas,
Quand le master a reu un octet, l' Acknowledge est envoy par le
programme utilisateur selon s'il est prt recevoir d'autres donnes ou non,
Aprs un Start_Cond, on peut soit transmettre des donnes, soit recevoir
des donnes. Si on dsire faire les deux, il faut que le master envoie un Repeat
Start Condition chaque fois qu'on dsire passer d'une situation l'autre,
Les lignes RC3/SCL et RC4/SDA doivent tre configures en entre avant
que le module MSSP ne soit configur en mode I2C

V.4.4 Etude d'un cas pratique
Essayons de traiter un cas standard avec :
Un PIC master avec une frquence F = 400 kHz
Un slave en adressage 7 bits, adresse = 1
Du cot master, on va envoyer un caractre vers le slave puis on lit un octet
rponse en provenance du slave.

Cot PIC master
On configure le module MSSP
On envoie le Start-condition
On envoie ladresse de lesclave avec b
0
= 0 (criture)
Aprs la rception de ACK, on envoie la donne
On envoie le repeated start-condition (pour passer une squence de lecture)
On envoie ladresse de lesclave avec b
0
= 1 (lecture)
Aprs la rception de ACK, on lance la lecture
On envoie le NOACK
On envoie le stoP-condition

Initialisation du module :
Configurer RC3/SCL et RC4/SDA en entre l'aide du registre TRISC
On configure SSPSTAT :
SMP = 0 : control de slew rate pour 400 kHz
CKE = 0 : niveau compatible I2C
On dtermine SSPADD pour avoir F = 400 kHz, on trouve 11.5, on prend 12
On configure SSPCON :
SSPEN = 1 : module en service
68
SSMPx = 1000 : I2C master, frquence dtermine par SSPADD


Envoyer Start_condition :
On lance le Start_condition (SEN 1)
On attend que le Start-condition soit termin (SEN 0)

Envoyer l'adresse (criture) :
On envoie ladresse de lesclave
On attend la fin de lmission
On vrifie que acknowledge = ACK

Ecrire un octet :
On place loctet envoyer dans SSPBUF
On attend la fin de lmission
On vrifie que acknowledge = ACK

Envoi du Repeat_Start_condition :
On lance le Repeat_Start_condition
On attend la fin

Envoyer l'adresse (lecture) :
On place ladresse de lesclave avec b0 = 1
On attend la fin de lmission
On vrifie que acknowledge = ACK

Lire un octet :
On lance l'opration de lecture
On attend la fin de lopration pour sortir

Envoyer NOACK :
On envoie NOACK
On attend que lenvoi soit termin

Envoyer stoP_condition :
- On lance le stop-condition
- On attend que le repeated start-condition soit termin


Programme model (non test) :

;*************************************** Initialisation
bcf STATUS,RP0 ; bank 0
bcf STATUS,RP1 ; bank 0
movlw B00101000 ; module MSSP en service en mode IC master
movwf SSPCON ; dans registre de contrle
bsf STATUS,RP0 ; bank 1
bsf TRISC,3 ; SCL en entre
bsf TRISC,4 ; SDA en entre
clrf SSPSTAT ; slew rate, niveaux I2C, RAZ de tous les indicateurs
69
movlw D12 ; dfinir la frquence
movwf SSPADD ;

;*************************************** Start_cond
bsf SSPCON2,SEN ; lancer le start-condition
btfsc SSPCON2,SEN ; start-condition termin ?
goto $-1 ; non, attendre

;****************************************envoyer adresse
bcf STATUS,RP0 ; bank 0
movlw 2 ; charger adresse esclave (b7 b1) avec b0 = 0
movwf SSPBUF ; lancer lmission de ladresse en mode criture
bsf STATUS,RP0 ; bank 1
btfsc SSPSTAT,R_W ; tester si mission termine
goto $-1 ; non, attendre

;****************************************envoyer octet
btfsc SSPCON2,ACKSTAT ; tester ACK
goto $-1
bcf STATUS,RP0 ; bank 0
movlw OCTET ; charger octet envoyer
movwf SSPBUF ; lancer la transmission
bsf STATUS,RP0 ; bank 1
btfsc SSPSTAT,R_W ; tester si mission termine
goto $-1 ; non, attendre

;*************************** Repeat Start_cond
bsf SSPCON2,RSEN ; lancer le Repeat-Start-condition
btfsc SSPCON2,RSEN ; start-condition termin ?
goto $-1 ; non, attendre

;*************************************** Envoyer adresse (lecture)
bcf STATUS,RP0 ; bank 0
movlw 3 ; charger adresse esclave (1) avec b0 = 1
movwf SSPBUF ; lancer lmission de ladresse en mode criture
bsf STATUS,RP0 ; bank 1
btfsc SSPSTAT,R_W ; tester si mission termine
goto $-1 ; non, attendre

;*************************************** Lire un octet
bsf SSPCON2,RCEN ; lancer la rception
btfsc SSPCON2,RCEN ; rception termine ?
goto $-1 ; non, attendre
bcf STATUS,RP0 ; bank 0
movf SSPBUFF,w ; charger l'octet reu dans l'accumulateur

;*************************************** Envoyer NOACK
bsf STATUS,RP0 ; bank 1
bsf SSPCON2,ACKDT ; NOACK
bsf SSPCON2,ACKEN ; lancer lacknowledge (= ACKDT = 1 =
NOACK)
btfsc SSPCON2,ACKEN ; tester si NOACK termin
goto $-1 ; non, attendre
70

;************************************** Envoyer stoP_cond
bsf SSPCON2,PEN ; lancer le stop-condition
btfsc SSPCON2,PEN ; stop-condition termin ?
goto $-1 ; non, attendre


Cot PIC slave
Du cot slave on va raliser les tapes suivantes :
- Initialisation
- attendre l'adresse (criture)
- lire un octet
- attendre l'adresse (lecture)
- envoyer un octet
- attendre stoP_Condition

Initialisation du module :
Configurer RC3/SCL et RC4/SDA en entre l'aide du registre TRISC
Configurer SSPSTAT :
SMP = 0 : control de slew rate pour 400 kHz
CKE = 0 : niveau compatible I2C
On crit l'adresse ((1)x2 : b0 est rserv au bit R/W) dans SSPADD
On configure SSPCON :
SSPEN = 1 : module en service
SKP = 1 : horloge valide
SSMPx = 0110 : I2C slave 7 bits

Attendre l'adresse (criture):
Normalement, on aurait du commencer par attendre Start_Condition mais
comme celui-ci est suivi directement par l'adresse, on va attendre celle-ci en
surveillant le bit BF. Quand l'adresse est reue, un ACK est envoy
automatiquement. Ne pas oublier de lire SSPBUF pour remettre zro le bit BF

Lire un octet :
On va surveiller l'indicateur BF, ds qu'il passe 1, on lit le registre SSPBUF

Attendre l'adresse (lecture) :
On va surveiller l'indicateur BF, ds qu'il passe 1, on lit le registre SSPBUF

Envoyer un octet :
On place l'octet envoyer dans SSPBUF et on attend la fin de transmission

Attendre NOACK :
On attend que le bit R_W du registre SSPSTAT passe 0

Attendre stoP_condition :
On surveille le bit P du registre SSPSTAT



71
(Programme non test)
;*************************** Initialisation
bsf STATUS,RP0 ; bank 1
bcf STATUS,RP1 ;
bsf TRISC,3 ; SCL en entre
bsf TRISC,4 ; SDA en entre
bsf STATUS,RP0 ; bank 1
movlw 2 ; adresse x 2
movwf SSPADD ; dans registre dadresse
clrf SSPSTAT ; slew rate ON, compatible I2C
bcf STATUS,RP0 ; bank 0
movlw B00110110 ; MSSP en service, horloge OK,mode slave7 bits
movwf SSPCON

;**************************** attendre adresse
bsf STATUS,RP0 ; bank 1
btfss SSPSTAT,BF ; attendre adresse
goto $-1
bcf STATUS,RP0 ; bank 0
movf SSPBUF,w ; raz de l'indicateur BF

;**************************** lire un octet
bsf STATUS,RP0 ; bank 1
btfss SSPSTAT,BF ; attendre octet
goto $-1
bcf STATUS,RP0 ; bank 0
movf SSPBUF,w ; lire octet et raz de l'indicateur BF
movwf mmoire

;**************************** attendre adresse
btfss SSPSTAT,BF ; attendre adresse
goto $-1
bcf STATUS,RP0 ; bank 0
movf SSPBUF,w ; raz de l'indicateur BF

;****************************************envoyer octet
movlw OCTET ; charger octet envoyer
movwf SSPBUF ; dans SSPBUF
bsf SSPCON,CKP ; lancer la transmission
bsf STATUS,RP0 ; bank 1
btfsc SSPSTAT,BF ; tester si mission termine
goto $-1 ; non, attendre

;***************************attendre NOACK (optionnel dans cet exemple)
btfsc SSPSTAT,R_W ; tester si MSSP rinitialis
goto $-1 ; non, attendre

;*************************************** attendre stoP_Cond
btfss SSPSTAT,P ; attendre P
goto $-1

END

72

VI Annexe I : USART en mode Synchrone

En mode synchrone (TXSTA.SYNC = 1), les deux broches RC6 et RC7 utilis
par l'USART sont utiliss l'une en horloge (RC6/CK) et l'autre pour
transmettre/recevoir des donne (RC7/DT). La communication se fait donc
obligatoirement en Half duplex puisque nous n'avons q'une Eentre/Sortie pour
les donnes.

Deux modes de fonctionnement sont possibles :
Mode Synchrone master : L'horloge est mise sur CK et l'mission/rception
de donne se fait sur DT. Ce mode est dtermin par TXSTA.CSRC = 1

Mode Synchrone Slave : L'horloge est reue sur CK et l'mission/rception
de donne se fait sur DT. Ce mode est dtermin par TXSTA.CSRC = 0

La vitesse de communication :
baud
1) (SPBRG 4
Fosc
vitesse
+
=

Le registre TXSTA :

CSRC TX9 TXEN SYNC BRGH TRMT TX9D

CSRC : choix entre mode master ou salve. 0 : Slave, 1 : Master
TX9 et TX9D : Pour utiliser le mode 9 bits il faut positionner le bit TX9. Le
9
me
bit doit tre crit dans TX9D avant d'crire les 8 bits de donnes
dans TXREG
TXEN : permet de valider ou interdire la transmission
SYNC : 0 mode asynchrone, 1 mode synchrone
BRGH : slectionne le mode haut dbit du gnrateur de baud rate
TRMT : Positionn quand le registre dcalage de transmission et en activit,
il est remis zro ds que celui-ci est vide

Le registre RCSTA :

SPEN RX9 SREN CREN ADDEN FERR OERR RX9D

SPEN : Validation du port srie (1 = valid, 0 = Inhib)
RX9 : Validation du mode 9 bits (1 mode 9 bits, 0 mode 8 bits)
SREN : validation de rception d'u seul octet (1 valid, 0 inhib)
CREN : Validation du mode rception continue (1 valid, 0 inhib)
ADDEN : non utilis en mode synchrone
FERR : non utilis en mode synchrone
OERR : Erreur dbordement du buffer de rception, lecture seule. (Voir
IV.15.4)
RX9D : En mode 9 bits, le 9
me
bit est reu ici

Normalement un seul des trois bits TXEN, CREN et SREN doit tre valid, si ce
n'est pas le cas, le tableau des priorits ci-dessous est utilis:
73

TXEN CREN SREN Mode
x
x
1
1
0
0
x
1
0
Rception continue
Rception d'un sel octet
Transmission

VI.1.1 Transmission d'un octet en mode master
Le schma du module de transmission est le mme qu'en mode asynchrone
( IV.15.2). Une transmission dmarre quand les 3 conditions suivantes sont
runies :
TXEN = 1, (avec CREN=0 et SREN=0)
TXREG plein TXIF = 0
TSR est vide TMRT = 0

On a donc deux possibilits pour dmarrer une transmission :

- TXEN est positionn en premier et on crit dans TXREG au moment o on
dsire lancer la transmission
- On place la donne transmettre dans TXREG et on positionne TXEN au
moment o on dsire lancer la transmission

Ds que ces condition son ralises, la transmission commence, le premier
bit est transmis au premier front montant de l'horloge CK. Le LSB est transmis
en premier, les autres bits suivent.

Etapes de transmission :
- Initialiser le registre SPBRG pour dfinir la vitesse de transmission
- Valider le port srie en mode master synchrone : SPEN = 1, SYNC=1,
CSRC=1
- Si on dsire utiliser l'interruption de transmission, positionner le bit de
validation TXIE et s'assurer que les bits de validation gnraux GIE et
PEIE sont aussi positionn
- Si on veut utiliser le mode 9 bits, positionner le bit TX9
- Valider la transmission en positionnant le bit TXEN, s'assurer que
SPEN=0 et SREN=0
- Si le mode 9 bits est utilis placer le 9
me
bit dans TX9D
- Placer la donne transmettre dans TXREG (ce qui dmarre sa
transmission)

VI.1.2 La rception d'un octet en mode master
La structure du module de rception est la mme qu'en mode asynchrone
( IV.15.4), On dispose d'un registre dcalage de rception RSR et de d'un
buffer de lecture constitu de positions.
La rception dmarre quand on positionne un des deux bits SREN ou CREN.
Ceci a pour effet de dmarrer l'mission de l'horloge qui va piloter les deux
registres dcalage, le RSR du master et le TSR du slave duquel provient la
donne. Cela suppose que le slave avait dj prpar la donn dans sont
registre de transmission.
74


Aprs 8 (ou 9) coups d'horloge, la donne reue est transfre dans le
registre de lecture RCREG, le 9
me
bit si utilis est transfr dans RX9D. Le flag
RCIF est positionn et l'interruption RCI est dclenche si elle est valide.
Pour le mode 9 bits, pour lire le 9
me
bit, le registre RCSTA doit tre lu
avant le registre RCREG.
Si la rception a t initie par SREN, alors le cycle est termin, l'horloge
est stoppe et le bit SREN et remis zro automatiquement. Si la rception a
t initie par CREN, alors l'horloge continue de tourner provoquant la
rception d'autres donnes jusqu' ce que CREN soit remis Zro

Etapes de rception :
- Initialiser le registre SPBRG pour dfinir la vitesse de communication
- Valider le port srie en mode master synchrone : SPEN = 1, SYNC=1,
CSRC=1
- Si on dsire utiliser l'interruption de rception, positionner le bit de
validation RCIE et s'assurer que les bits de validation gnraux GIE et PEIE
sont aussi positionn
- Si on veut utiliser le mode 9 bits, positionner le bit TX9
- Dmarrer la rception en positionnant le bit SPEN ou CREN selon le besoin
- Attendre le drapeau RCIF qui annonce que la rception d'une donne est
complte
- Lire le registre RCSTA pour voir si une erreur s'est produite et lire le 9
me
bit
si utilis
- Lire la donne dans RCREG
- Si une erreur s'est produite, le bit OERR les transferts vers RCREG sont
inhibs. La seule faon pour rinitialiser le module et remettre OERR zro
et de placer le bit CREN zro.

VI.1.3 La transmission d'un octet en mode slave
Les choses se passent exactement comme en mode master sauf qu'ici
aprs avoir initi une transmission en validant TXEN et en crivant une donne
dans TXREG, la transmission ne dmarre pas tout de suite car le slave ne
gnre pas d'horloge. La donne reste en attente jusqu' ce que le master
envoie l'horloge (en initiant son propre cycle de lecture). Les tapes de
transmission sont donc les mmes sauf qu'ici on n'a pas configurer le registre
SPBRG.
La fin de transmission est annonce par le bit TMRT=0.
Le drapeau TXIF est gr comme suit :
- L'criture dans TXREG TXIF = 0
- Le transfert de TXREG dans TSR (si vide) TXIF = 1

RSR
SPBRG
TSR
CK CK
DT DT
Horloge
Master Slave
75
VI.1.4 La rception en mode slave
L aussi, les choses se passent comme en mode master sauf la rception
en mode simple octet n'est pas possible du moment que c'est le master qui
dcide de l'horloge. La rception est donc valide par CREN, et elle ne dmarre
que quand le master envoie l'horloge (en initiant son propre cycle de
transmission). Les tapes de rception sont donc les mmes sauf qu'ici on n'a
pas configurer le registre SPBRG et le bit SPEN.
A la fin de rception, la donne est copie dans la FIFO et le flag RCIF est
positionn s'il ne l'est pas dj (FIFO non vide).


Fig. VI.1: rcapitulatif sur le mode synchrone


MASTER SLAVE
MASTER SLAVE
Donne
s
Horloge
SPBRG, SPEN, SYNC,
CSRC
TXEN, TXREG dbut
Tx
fin Tx TMRT = 0
SPEN, SYNC, CSRC
TXEN, TXREG attend
horloge
fin Tx TMRT = 0
TXIF TXREG vide
Donne
s
Horloge
SPEN, SYNC, CSRC
CREN attend
horloge
fin Rx RCIF
SPBRG, SPEN, SYNC, CSRC
CREN, SPEN dbut Rx
fin Rx RCIF
76
VII Annexe II : Module MSSP en mode SPI

Ce mode (Serial Peripheral Interface) permet de transmettre et recevoir
simultanment des mots de 8bits. Il utilise les broches :
RC4/SDI : Serial Data Input
RC5/SDO : Serial Data Output
RC3/SCK : Serial Clock
RA4/SS : Slave Select : Utilise optionnellement en mode slave soit comme
entre de synchronisation soit en mode esclave multiples)

Le contrle du port se fait par les bits 0 5 du registre SSPCON et les bits 6 et
7 du registre SSPSTAT.

Deux modes de fonctionnement sont possibles :
Mode master : C'est le PIC qui gnre et gre l'horloge de synchronisation
SCK. C'est donc lui qui dcide du moment de dmarrage d'une transmission
rception.
Mode slave : L'horloge est gnre par le circuit (master) avec lequel on
communique. Notre Pic dmarre une mission/rception au moment ou il
commence recevoir l'horloge venant du matre.

L'mission et la rception se font simultanment par le mme registre
dcalage SSPSR. Au dbut du cycle d'mission/rception, le mot transmettre
et copi dans SSPSR auquel on applique ensuite une rafale de 8 coup
d'horloges. L'octet transmettre est envoy bit par bit sur la sortie SDO et il
est remplac par les bits qui arrivent sur l'entre SDI.



L'accs au port en lecture criture se fait par l'intermdiaire du registre
SSPBUF. Comme on n'a qu'un seul registre, il faut respecter le squencement
suivant : On commence par crire l'octet transmettre dans SSPBUF, celui-ci
est recopi dans SSPSR qui dmarre une mission/rception, aprs 8 coups
d'horloge, SSPSR contient l'octet reu, il est alors transfr dans le registre
SSBUF et les bit BF et SSPIF sont positionn pour nous informer que l'octet
reu nous attend dans SSPBUF.


SSPSR
SDI
SDO
SSPBUF
77
VII.1 Le mode SPI master

Le PIC fonctionne en
master, il gnre et gre
l'horloge de
synchronisation. C'est lui
qui dcide du moment o
dmarre une
mission/rception.
Le PIC peut communiquer
avec plusieurs slaves, dans
ce cas il faut dsigner le
slave avec lequel on dsire
communiquer, pour cela, il
faut que les slaves
disposent d'une entre de
slection qu'on peut
contrler avec une sortie
quelconque d'un port
d'E/S. Dans le cas ou les
slaves sont des PIC,
l'entre de slection est
RA4/SS

Le cycle mission/transmission d'un octet dmarre au moment o on crit
dans le registre SSPBUF. A la fin du cycle, les bits BF et SSPIF sont positionns
pour nous informer que l'octet reu attend d'tre lu dans le registre SSPBUF.


Le registre SSPCON en mode master :

SSPEN CKP SSPM3 SSPM2 SSPM1 SSPM0

SSPEN : Validation du module SSP (1 = valid)

SKP : Clock Polarity : dfinit l'tat de repos de l'horloge (idle state)
0 : Bas au repos, 1 : Haut au repos

SSPM3:SSPM0 : Ces bits dfinissent le mode de fonctionnement du module
0000 : SPI Master : dbit = Fosc/4
0001 : SPI Master : dbit = Fosc/16
0010 : SPI Master : dbit = Fosc/64
0011 : SPI Master : dbit = Ftmr2/2

Le registre SSPSTAT en mode master :

SMP CKE BF

Seuls les bits utiliss par le mode SPI master sont reprsents ici.

PIC
(master)
Slave 1
RX

Tx

horloge

slection
SDO
SDI
SCK
Rij
Slave 2
RX

Tx

horloge

slection
Rk
l

PIC
(master)
Circuit
quelconque
(slave)
SDO
SDI
SCK
78
SMP : Sample bit : front d'horloge SCK sur lequel on lit le bit prsent sur
l'entre SDI
0 : milieu de priode d'horloge
1 : fin de la priode d'horloge

CKE : Clock Edge Select : ce bit dtermine sur quel front de l'horloge SCK, les
bits transmettre seront plac sur la sortie SDO. Ceci va dpendre du bit CKP.
Si on dsigne le niveau actif de l'horloge comme le niveau oppos du niveau de
repos dfini par CKP :
0 : Les bits sont transmis au moment o l'horloge passe au niveau actif
1 : Les bits sont transmis au moment o l'horloge passe au niveau de repos

BF : Indicateur qui indique quand il passe 1 que le registre SSPBUF contient
l'octet qui vient d'tre reu. Ce bit est remis automatiquement zro au
moment de la lecture du registre SSPBUF.

Le dessin ci-dessous montre diffrentes situations possibles dpendant des
bits CKP et CKE. L'observation de ce chronogramme montre que :
L'mission/rception d'un octet dmarre au moment de l'criture dans SSBUF,
L'mission/rception d'un octet dure 8 priode d'horloge,
L'apparition du premier front de l'horloge dpend des bits CKP et CKE,
Les bits transmettre sont placs sur la sortie SDO au dbut de chaque
priode d'horloge,
Le slave place ses bits sur SDI soit au dbut soit au milieu de la priode
d'horloge. Le matre doit donc adapter ses instants de lecture en consquence,



CKP=0
CKE=1
CKP=0
CKE=0
CKP=1
CKE=0
CKP=1
CKE=1
Ecriture dans
SSPBUF
B7 B6 B5 B4 B3 B2 B1 B0 SDO
Le slave doit lire ici
SDI
cas 1
Le master doit lire ici
B7 B6 B5 B4 B3 B2 B1 B0
SDI
cas 2
Le master doit lire
B7 B
6
B
5
B
4
B
3
B2 B1 B0
79

En rsum, les tapes suivre pour utiliser MSSP en mode SPI master sont :
- Valider le port par le bit SSPEN
- Dfinir la polarit de l'horloge par le bit CKP
- Dfinir la frquence de l'horloge l'aide des bits SSPMx
- Dfinir le moment de lecture des bits entrant l'aide du bit SMP
- Dfinir le front sur lequel les bits seront transmis l'aide du bit CKE

Une fois cette initialisation ralise, l'mission/rception se fait par l'criture
dans SSPBUF suivie d'une lecture dans ce mme registre 8 coups d'horloge
aprs.


VII.2 Le mode SPI slave
En mode slave, le module MSSP fonctionne d'une faon similaire au mode
master part qu'ici, ce n'est pas notre PIC qui gnre l'horloge et dcide des
moments de communication. Il se contente de raliser une mission/rception
chaque fois qu'il reoit une rafale d'horloge sur la broche SCK qui est devenue
une entre.

Le registre SSPSTAT en mode slave :

SMP CKE BF

SMP : doit tre mis 0 : la lecture sur SDI doit toujours se faire au milieu
du cycle horloge.

CKE : Clock Edge Select : ce bit fonctionne comme en mode master
0 : Les bits sont transmis au moment o l'horloge passe au niveau actif
1 : Les bits sont transmis au moment o l'horloge passe au niveau de repos
- Le choix dfinit par ce bit doit tre le mme que celui utilis sur le master.
- Si CKP=1, le mode Slection de slave soit tre obligatoirement utilis

BF : Indicateur qui indique quand il passe 1 que le registre SSPBUF contient
l'octet qui vient d'tre reu. Ce bit est remis automatiquement zro au
moment de la lecture du registre SSPBUF.


Le registre SSPCON en mode slave :

WCOL SSPOV SSPEN CKP SSPM3 SSPM2 SSPM1 SSPM0

WCOL : Write Collision Detect bit : Cet indicateur d'erreur est positionn
quand on crit une valeur dans SSBUF alors que la valeur prcdente n'est pas
encore transmise. Il doit tre remis zro par programme

SSPOV : Receive Overflow Indicator bit : Cet indicateur d'erreur est
positionn quand une nouvelle donne est reue alors que le registre SSBUF
80
n'est pas encore lu. Dans ce cas la nouvelle donne est perdue. Ce bit doit tre
remis zro par programme

SSPEN : Validation du module SSP (1 = valid)

SKP : Clock Polarity : dfinit l'tat de repos de l'horloge (idle state)
0 : Bas au repos, 1 : Haut au repos (doit concider avec le choix du
master)

SSPM3:SSPM0 : Ces bits dfinissent le mode de fonctionnement du module
0100 : SPI Slave : l'entre SS (slave select) est valide
0100 : SPI Slave : l'entre SS est inhibe (fonctionne en E/S normale)

Dans le cas ou l'entre SS est utilise, elle doit tre configure en entre
par TRISA.5 et elle doit tre configure comme entre numrique l'aide du
registre ADCON1 car elle est multiplexe avec une entre analogique du
module CAN.

VII.2.1 Les chronogrammes de fonctionnement :
Un cycle d'mission/rception dmarre au moment du dmarrage de
l'horloge externe.

Si on ne dsire raliser que des rceptions, on n'a pas besoin d'crire
chaque fois dans SSPBUF du moment que ce n'est pas nous qui dmarrons le
cycle Tx/Rx
Si on ne dsire raliser que des transmissions, il va de soi que nous devons
crire les donnes transmettre dans SSPBUF, mais il va falloir aussi lire ce
registre la fin de chaque cycle Tx/Rx pour baisser l'indicateur BF, sinon une
erreur d' Overflow sera dclenche (SSPOV)

Deux chronogrammes sont possibles selon la valeur CKE. Commenons par
le cas CKE=0, Les bits sont transmis au moment du passage de l'horloge son
niveau actif. Il n'est pas ncessaire d'utiliser l'entre SS dans ce cas, au cas o
elle est valide, il faut qu'elle soit place zro pour que la communication
puisse avoir lieu.



Examinons maintenant le cas SKE = 1, les bits sont transmis au moment o
l'horloge passe son niveau de repos. On remarque que ici, le slave ne peut
pas dtecter le dbut du cycle TX/RX car il n'y a pas de front au dbut de la
CKP=
0
CKP=
1
B7 B6 B5 B4 B3 B2 B1 B0
SDI
moment de lecture (SMP=0)
B7 B6 B5 B4 B3 B2 B1 B0
SDO
81
premire priode d'horloge. C'est l que le PIC utilise l'entre SS pour
dterminer le dbut du cycle. L'utilisation de cette entre est donc obligatoire
dans ce cas.





CKP=0
CKP=
1
B7 B6 B5 B4 B3 B2 B1 B0
SDI
moment de lecture
master et slave
B7 B6 B5 B4 B3 B2 B1 B0
SDO
SS
master crit dans
SSPBUF ici
master
positionne
SS ici
82
VIII Annexe III : Gestion du Programme Counter,
Le PC est un registre de 13 bits, il peut donc adresser 8 k de mmoire
programme.



PCL (8 bits) est la partie basse de PC, il est accessible en lecture criture
PCH (5 bits) est la partie haute de PC, il n'est pas accessible directement. On
peut toutefois le modifier indirectement l'aide du registre PCLATH qui est une
registre SFR o seuls 5 bits sont utilis.

VIII.1 GOTO calcul : modification de la valeur de PCL
Quand on crit quelque chose dans PCL, alors le contenu de PCLATH est
automatiquement copi dans PCH. Donc, avant d'crire dans PCL s'assurer que
la valeur contenue dans PCLATH est correcte.



VIII.2 Instruction de branchement
Un branchement consiste modifier la valeur de PC. Mais dans les
instructions de branchement, seulement 11 bits sont utiliss pour coder
l'adresse de destination, ce qui donne au maximum un intervalle de 2 k alors
que nous avons une mmoire programme de 8k. Pour remdier ce problme,
les deux bits manquants pour complter les 13 bits de PC sont pris dans
PCLATH :


La mmoire programme apparat donc comme organise en 4 page de 2 k
chacune. Lors d'un saut, l'adresse instruction prcise la destination l'intrieur
d'une page et les deux bits 3 et 4 de PCLATH dsignent la page
Attention, en assembleur on ne prcise pas les adresses mais on utilise des
tiquettes qui correspondent des adresses compltes (13 bits). Cela ne
PCL PCH
PCL PCH
PCLATH
Ecriture dans PCL
11 bits venant de l'instruction

PCLATH

PC
83
change rient car seuls 11 bits de l'tiquette seront envoys dans le PC et c'est
nous de grer les deux bits de PCLATH pour complter l'adresse de
destination.


Fig. VIII.1 : gestion de la mmoire programme lors d'une instruction de saut



Page 0
Page 1
Page 2
Page 3
00
01
10
11
PCLATH


0
8k
2k
6k
4k
mmoire
programme
84
IX Annexe IX : Lecture du 9
me
bit
Nous allons essayer de montrer pourquoi le 9
me
bit (RCSTA) doit tre lu
avant RCREG. Les donnes issues du registre dcalage de rception sont
recueillies dans un buffer FIFO 2 positions. A chaque fin de rception d'un
mot celui-ci est copi dans la FIFO ce qui provoque son dcalage d'une
position. La lecture RCREG provoque aussi le dcalage de la FIFO. Le mieux
pour comprendre est de voir sur un petit dessin l'exemple o deux mots
successifs M1 (9
me1
Octet1) et M2 (9
me2
Octet2) sont reus avant que leur
lecture dans la FIFO ne commence,

- Fin de rception du mot M1 Schma (1)
- Fin de rception du mot M2 Schma (2)

- Si on commence par lire Octet1 dans RCREG, ceci provoque le dcalage de la
FIFO vers le haut (3), le rsultat est que le 9
me1
est perdu car il est remplac
par 9
me2
avant sa lecture.
- Il est donc impratif de commencer par lire 9
me1
en lisant RCSTA ce qui n'a
aucun effet sur la FIFO (2),
- Ensuite lire Octet1 dan RCREG ce qui dcale la FIFO (3)
- Ensuite lire 9
me2
en lisant RCSTA ce qui n'a aucun effet sur la FIFO (3)
- Ensuite lire Octet2 dans RCREG ce qui dcale la FIFO (4)


Fig. IX.1 : lecture du 9
me
bit


X Rfrences
1) http://www.multimania.com/pmorphe/bienvenuechez_atm.htm
2) La programmation des PICs, Premire partie PIC16F84, Rev 5, Bigonff
3) La programmation des PICs, Secode partie-PIC16F876/877, Rev 7, Bigonff
4) PIC 16F87X Data Sheet (DS30292C) , Microchip
5) PICmicro Mid-Range MCU Family Reference Manual (DS33023A),
Microchip
6) La page web de Jacques Weiss sur les PIC
7) La page web d'Offset sur les PIC


Octet1 9
me1
Octet2 9
me2

Octet1 9
me1
RCREG RX9D
(1) (2)
RSR RX RSR RX

Octet2 9
me2

(3)


(4)