Escuela Politcnica Nacional

Prctica de Laboratorio de Sistemas Digitales N 9

LABORATORIO DE SISTEMAS DIGITALES PRACTICA N 9

CONTADORES
1. OBJETIVO: Familiarizar al estudiante con el diseo de circuitos contadores. 2. TRABAJO PREPARATORIO: 2.1. Utilizando flip-flops J-K, disee un contador asincrnico descendente mdulo 20. Incluya el circuito de visualizacin en displays de nodo comn y el circuito de borrado manual que permita empezar en cero en cualquier momento. 2.2. Utilizando flip-flops J-K, disee un contador asincrnico ascendente mdulo 24. Incluya el circuito de visualizacin en displays de nodo comn y el circuito de borrado manual que permita empezar en cero en cualquier momento. 2.3. Disear un contador asincrnico ascendente mdulo 68 utilizando los contadores 7490 y 7493. Incluya el circuito de visualizacin en displays de nodo comn y el circuito de borrado manual que permita empezar en cero en cualquier momento. 2.4. Utilizando flip-flops J-K, disee un contador sincrnico descendente mdulo 22. Incluya el circuito de visualizacin en displays de nodo comn y el circuito de borrado manual que permita empezar en cero en cualquier momento. 2.5. Disee un circuito digital que permita dividir una seal cuadrada de frecuencia de 25 KHz, para obtener una seal de frecuencia de 5 KHz. 2.6. Disear un contador sincrnico ascendente / descendente mdulo 18 utilizando flip flop J-K. Incluya el circuito de visualizacin en displays de nodo comn y el circuito de borrado manual. 3. PARTE PRCTICA Implemente y compruebe el funcionamiento del circuito diseado de la siguiente manera: Sesiones del da LUNES: Numeral 2.1. y 2.5. Sesiones del da MIERCOLES: Numeral 2.3. y 2.6

Implementar un contador del ingreso de vehculos a un parqueadero pblico 0 a 99 utilizando circuitos integrados CMOS, de tal manera que cada ves que ingresa un vehculo se descuenta la capacidad disponible del parqueadero vehculo incrementa la capacidad disponible
1

y cuando sale un

Escuela Politcnica Nacional

Prctica de Laboratorio de Sistemas Digitales N 9

4. INFORME. 5. CUESTIONARIO. 5.1. Explique las diferencias en el diseo de contadores sincrnicos y asincrnicos. 5.2. Determine lo que hara para obtener una seal de reloj de 6 Hz, a partir de una seal de reloj generada por un cristal de 12 MHz. 5.3. Se desea disear un contador binario que haga cuentas pares o impares bajo el control de una entrada U. Si U=0 la cuenta ser: 0, 2, 4, 6 y si U=1 la cuenta ser: 1, 3, 5, 7. Considerar que la entrada de control U slo puede cambiar mientras el contador est en el estado ms elevado de la cuenta par o impar. El paso de la cuenta impar a par (al ponerse U=0) se har decrementando en una unidad el estado ms alto de la cuenta impar. Por el contrario, el paso de la cuenta par a la impar (al ponerse U=1) se har incrementando en una unidad el mximo estado par. Utilizar flip-flops J-K disparados por el flanco de bajada con entradas asncronas activas a nivel bajo para la inicializacin. Presentar la simulacin del circuito diseado en el paquete computacional Proteus. 6. CONCLUSIONES Y RECOMENDACIONES.