Vous êtes sur la page 1sur 36

TD n1

Exercice n0 :
Etudier le systme ci-dessous (Chronogramme). Montrer que c'est un oscillateur. Quelle est sa priode ?

On a 0.0 = 1 et 1.1 = 0. Donc, effectivement, ce montage ne cessera d'osciller.

Exercice n1 :
Pour commander une lampe l'aide d'un bouton poussoir unique, on se propose de raliser un circuit une entre note B (le bouton poussoir), et une sortie note L (la lampe) tel que : la lampe s'allume en appuyant sur le bouton si elle tait teinte et reste allume lorsqu'on lache le bouton ;

la lampe s'teint en appuyant sur le bouton si elle tait allume et elle reste teinte lorsqu'on lache le bouton.

Pour cela, on procdera par tapes : a) Ecrire le graphe des phases ; b) Ecrire la matrice des phases ; c) Ecrire le tableau des sorties ; d) Attribuer des variables auxiliaires et ecrire la matrice des excitations ; e) Calculer les expressions boolennes des excitations ; f) Calculer l'expression boolenne de la sortie ; g) Raliser le circuit ; h) Faire le chronogramme. a) b) c) B
tat

0
0

Bouton appuy

0 4
1

2 1 Lampe allume 3
0

1
Graphe des Phases

1 2 3 4

0 1 3 3 1

1 2 2 4 4

tat

1 2 3 4

L 0 1 1 0

Matrice des Phases

Matrice de Sortie

TD Logique squentielle - J. Guizol

page 1

d) B
y1y2

e)

00 01 11 10

0 00 11 11 00

1 01 01 10 10

B
y1y2

00 01 11 10

0 0 1 1 0

1 0 0 1 1

B
y1y2

00 01 11 10

0 0 1 1 0

1 1 1 0 0

Matrice des excitations

Y1 = y2.B + y1.B + y1.y2

Y2 = y2.B + y1.B + y1.y2

Evaluation des excitations

NB : Les regroupements qui peuvent sembler redondants servent en fait empcher l'apparition d'alas statiques. f) B
y1y2

g)

00 01 11 10

0 0 1* 1 0*
L = Y2

1 1* 1 0* 0

L1 B1

Montage comportement instable

L2 B2

Montage comportement stable

|0 input B2

|500

|1000

|1500

output L2

TD Logique squentielle - J. Guizol

page 2

Exercice n2 :
Commande d'une pompe l'aide de deux boutons poussoirs (Marche-Arrt). Raliser le circuit 2 entres M/A et une sortie P tel que :

En appuyant sur M, si la pompe est arrte, elle dmarre et continue tourner lorsqu'on lache le bouton M; si la pompe fonctionne, elle continue fonctionner. si la pompe fonctionne, elle s'arrte et reste arrte lorsqu'on lache le bouton A ; si la pompe est arrte, elle demeure arrte.

En appuyant sur A,
a) b) c) d) e) f) g) h)

Ecrire le graphe des phases ; Ecrire la matrice des phases ; Ecrire le tableau des sorties ; Ecrire la matrice des phases rduite ; Attribuer des variables auxiliaires et calculer les expr. boolennes des excitations ; Calculer l'expression boolenne de la sortie ; Raliser le circuit ; Faire le chronogramme.

b&c) a)
Arrt

10

Appui Bouton Marche

10

01

Mise en Fonction

tats

Arrt relach

11 Appui simultan Arrt relach 10 10 00

Arrt

00 01 11 01

1
Marche relach

Appui simultan Marche relach

01
Appui Bouton Arrt

Fonctionne

Graphe des phases

00 01 11 5 * - 4 * 3 * 5 5 * 1 6 * 5

M/A

10 P 2 0 - 1 2 1 2 1 * 0 2 0

Matrice des phases et sortie

d)

M/A

00 01 11 10 a 2 b 5 Matrice des phases rduite

TD Logique squentielle - J. Guizol

page 3

e)
M/A y

f)
M/A y

00 01 11 10 0 0 0 0 1 1 1 0 1 1
Y = M.A + y.A + y.M
Matrice des excitations

00 01 11 10 0 0 0 0 * 1 1 * 1 1
S=y
Calcul de la sortie

g)

M P A

h)

|0 input A

|250

|500

|750

input M

output (P)

-----
a b a b a b a

TD Logique squentielle - J. Guizol

page 4

TD n2
Exercice n1 :
Analyser le circuit suivant. Les sorties Q et Q sont-elles toujours complmentaires en rgime transitoire ?

Il convient de discerner tout d'abord les vritable boucles de retour. Pour ce faire, crivons les liaisons orientes qui existent entre les composants
5 Q

2 Ck 3

12 21 36 43 56 65 25 34 51 64 23 32 On met ainsi en vidence 3 boucles au sortir des portes 2, 3 et 5. Le circuit se redessine donc comme suit :

1 2 5 Ck 6 3 4 Y3 t3 y3 Q Y1 t1 t2 y1 y2 Q

Y2

Y1 = y1y2 + Ck + y3 Y2 = y1 + y2y3 Y3 = y1 + Ck + y2y3 Q = y2 Q = y2 + y3

La matrice des phases s'crit donc : Dans cette matrice, on peut constater que les tats 000 et 010 ne sont jamais atteints par une configuration des Yi. Quant aux tats 001 et 110, ce sont des transitoires vitant les courses induites par les passages de 101 011 et de 111 100 pour une entre Ck = 1. On a donc en fait 6 tats, 4 stables et 2 transitoires qui ncessitaient bien 3 variables auxiliaires. On constate qu'au niveau du transitoire 110, Q Q
Ck y1y2y3

Sortie Q Q

000 001 011 111 101 100 110 010

111 111 111 111 101 101 101 111

111 011 011 110 001 100 100 111

0 0 1 1 0 0 1 1

1 1 0 0 1 1 1 1
page 1

TD 2 Logique squentielle - J. Guizol

0 1 0

0
1

1 0

Ck

1
1

1 1

Q Chronogramme de fonctionnement

Exercice n2 :

S CK R

S1

Y1

S2 R2

Y2 = Q

R1

Y1=S1.y1.R1=S1+y1.R1=S.Ck+y1.R.Ck Y1=S.Ck+y1.R+y1.Ck Y2=S2.y2.R2=S2+y2.R2=y1.S.Ck.R.Ck+y2.S.Ck.R.Ck.y1.R.Ck Y2=y1.(S+Ck).(R+Ck)+y2.(S.Ck+R.Ck+y1.R.Ck) Y2=y1.(S.R+Ck.(S+R)+Ck)+y2.(S.Ck+R.Ck+y1.R.Ck) Y2=y1.(S.R+Ck)+y2.(S.Ck+R.Ck+y1.R.Ck) Applic. rgle A.X+A=A

TD 2 Logique squentielle - J. Guizol

page 2

CkSR y1y2

000 001 011 010 110 111 101 100 00 00 11 11


4 1

Q
7

00 01 11 10

00 00 11 11

00 00 11 11
0

10 11

10

00

00

0 1

01 12 00 01 00 11 11
9

11 10
Set

1 0

11

110

11
1
100

010

010 110

110 010

1
010 000

000

110 100

000

000 100

0
100 101 100 101

100 000

1
000 001

001

0 Q=0 Ck=0

001 101 001

0
12
1
101

1
Reset Q=1 Ck=0

Ck S Q

Ck S Q

TD 2 Logique squentielle - J. Guizol

page 3

Exercice n3 :
K

J CK

Y1

Y2 = D

$
x2

x1

x1=y1+CK.y2.K+CK.x2.J x2=y2+CK.(y1+CK.y2.K+CK.x2.J)=y2+y1.CK Donc x1=y1+CK.y2.K+CK.y2.J Y1=x1+J.x2.CK+y2.K.CK=y1.(CK+y2+K).(CK+y2+J)+J.y2.CK+y2.K.CK =y1.CK(1+J+K)+y1.y2.J+y1.J.K+y1.y2.K+CK.(J.y2+K.y2) =y1.CK+J.(y1.y2+y1.K)+y1.y2.K+CK.(J.y2+K.y2) Y2=x2+y1.CK=y2.(y1+CK)+y1.CK=y1.y2+CK.y2+CK.y1

CK J K y1y2

000 001 011 010 110 111 101 100 00 11 11 00


11 9

Q
1

00 01 11 10

00 01 01 00

10

10 01 01 10
15 16

10 11 11 10
12

00 00 11 11

00 00

00 00

00 00

0 1

14

11 11

11 11

11 11

1 0

13

TD 2 Logique squentielle - J. Guizol

page 4

111 110 100 110 111 110

7
111

101

101

5
000 100

100 001 011

Q=1

010

000 010 011 010

11
000

001

12

001

14

16

011

Q=0

110 011 010 000 010

101

15
011

001

13

001

10

9
100 100 000

000

001 111

011

010

1
100

101 101

110 111 110

101

111
page 5

TD 2 Logique squentielle - J. Guizol

TD n3
On considre un dispositif tel que celui qui est schmatis sur la figure suivante :

X et Y sont deux moteurs aliments par les relais de mme nom. Quand X est aliment, le chariot C se dplace de A vers B, quand Y est aliment, le chariot C se dplace en sens inverse. A et B sont des relais de fin de course. M est un capteur situ sur le point mdian du parcours. Il sera actif pendant toute la dure du passage du chariot au dessus de ce point. Le chariot B comprend en outre deux flches lumineuses G et D teintes lorsque le chariot est au repos et qui sont allumes grce aux commandes de mme nom ds que le chariot est en mouvement. On dsire construire le circuit squentiel tel que lorsque l'on appuie sur le bouton de mise en marche S, le chariot, qui est suppos au repos en A, effectue un aller-retour A-B-A. Pendant ce trajet, les flches indiquent en permanence la direction de M* , l'exception du laps de temps pendant lequel le chariot passe au dessus du point mdian M, auquel cas les flches seront toutes les deux allumes. Dans un premier temps, on simplifiera le problme en ignorant le capteur M et les flches G et D 1) Enumrer les entres et les sorties du systme. 2) Tracer le graphe des phases, puis la table de fluence primitive du systme. 3) Tracer la table rduite et en dduire les quations des variables auxiliaires et des sorties du systme.

CORRECTION
A] Problme simplifi:

Entre A et M, D est allume, entre M et B, G est allume. D et G sont simultanment allumes pendant toute la dure du passage du chariot au dessus du point M, c'est dire tant que le capteur M est dans l'tat 1.

Graphe d'tats :

Matrice d'tats :

Matrice rduite :

Matrices dexcitation et de sortie:

On obtient finalement: W = S + wB Y =w+ A X=w

On a appel W la variable auxiliaire pour ne pas la confondre avec la variable alloue au moteur.

Do le schma: B] Problme complet

YXGD

0000

0101
SMAB

0101

0101

0111

1 1010

2 0010
1000

3 0000
0000

5 0100

6
0000

Graphe d'tats :
0010

4
0101

0110

0001 0100

11 0000 10
1001
E.P.

9
1010

0000

8
1010
Sortie

1011

Etat suivant 0010 1010 1000 0000 0100 0101 0001

Matrice d'tats :

1 2 3 4 5 6 7 8 9 10 11

1 3 3

2 2 4 4 5 5 5 7 7 9 9 11 11

6 6 8 8 10 10

0000 0101 0101 0101 0101 0111 0110 1010 1010 1011 1001

Matrice rduite :

Graphe de transition :

Attribution des variables auxiliaires :

Matrice de sortie :

Y = y2 . A On trouve finalement : Y1 = y1 .M + y2 .M Y2 = y 2 . B + S et les sorties X = y2 G = M + y1 D = M + y1 .(y 2 + A )

D 1 D S G 1 M Y1 A Y2 G X 0 Y 1

1 0 1 0

A 1 0 B 1 0

Y2

TD n4
Exercice n9 :
Raliser un compteur synchrone modulo 10 l'aide de bascules JK

0 9 8 1 2

7 6 5 4

0 1 2 3 4 5 6 7 8 9

EP 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001

ES 0001 0010 0011 0100 0101 0110 0111 1000 1001 0000

Il y a 10 tats diffrents. D'o 4 digits binaires et donc 4 bascules JK. Par ailleurs, 4 boucles seront ncessaires puisque 23<10<24.
CD AB

00 01 11 10
k k k k k k Jk k

CD AB

00 01 11 10
k k Jk k j j Kj j

CD AB

00 01 11 10
k Jk Kj j k Jk Kj j

CD AB

00 01 11 10
Jk Kj Kj Jk Jk Kj Kj Jk

00 01 11 10

* * * * j Kj * *

00 01 11 10

* * * * k k * *

00 01 11 10

* * * * k k * *

00 01 11 10

* * * * Jk Kj * *

On utilise un codage pour une bascule gnrale JK en portant J et K pour reprsenter les changements d'tat obligatoires et j et k optionnels pour les maintients d'tat. Selon que l'on utilisera lors de la ralisation des bascules JK, RS, T ou D, les regroupements se feront en suivant les rgles suivantes :

J Jk + Kj + j + * K Kj + Jk + k + *

S Jk + j + * R Kj + k + *

T Jk + Kj + *

D Jk + j + *

Par exemple, ici, en appliquant aux bascules JK, puis T, on aura les fonctions :

JA = BCD JB = CD JC = AD JC = 1 KA = D KB = CD KC = D KC = 1
TD 4 Logique squentielle - J. Guizol

TA = AD+BCD TB = CD TC = AD TD = 1

page 1

D'o le montage :

CD

BCD

A.D

Vcc D

Compteur modulo 10 et le chronogramme :


|0 input clock |500 |1000 |1500 |2000

output A

output B

output C

output D

0 1 2 3 4 5 6 7 8 9 0 1 2 3 4 5 6 7 8 9 0

TD 4 Logique squentielle - J. Guizol

page 2

Exercice n10 :
Raliser un compteur synchrone modulo 12 programmable dont les possibilits sont les suivantes : Remise zro ; Comptage par pas de 1, 2, 3 ou 4.
1 0 9 8

11

1 2 3 4

EP 0 1 2 3 4 5 6 7 8 9 10 11 N M 0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 0 RAZ 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000 Inc. 1 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 0000 1

ES Inc. 2 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 0000 0001

Inc. 3 0011 0100 0101 0110 0111 1000 1001 1010 1011 0000 0001 0010 N M 0

Inc. 4 0100 0101 0110 0111 1000 1001 1010 1011 0000 0001 0010 0011 0

Inc. 1 Inc. 2 Inc. 3 Inc. 4

MN 01 10 11 00

Codage choisi

CD CD AB 00 01 11 10 AB 00 01 11 10 00 k k k k 00 k k k k 01 Jk Jk Jk Jk 01 k 11 k Jk k

CD CD AB 00 01 11 10 AB 00 01 11 10 00 Jk Jk Jk Jk 00 k k Jk k 01 Kj Kj Kj Kj 01 11 j j Kj j

10 Kj Kj Kj Kj 10 j j Kj j CD CD AB 00 01 11 10 AB 00 01 11 10 00 k k k k 00 k k k k

* * * *

11

* * * *

10 k k k k 10 k k k k CD CD AB 00 01 11 10 AB 00 01 11 10 00 k k Jk Jk 00 k Jk Jk Jk

* * * *

11

* * * *

01 k 11 10

Jk Jk 01 k 11

Jk Jk Jk

01 11

Kj Kj 01 11

Kj Kj Kj

* * * *
j j

Kj Kj 10

* * * *
j Kj Kj Kj

10 k

* * * *
k k k

10 k

* * * *
k k k

KA = CD+CM+MN+DMN JA = B.K A
TD 4 Logique squentielle - J. Guizol

KB = KA J A = A.K B
page 3

N M 0
00 k 01 k 11 k k

CD CD AB 00 01 11 10 AB 00 01 11 10 j j j j 00 k 01 k 11 Jk Kj Jk Kj j j

N M 0

CD CD AB 00 01 11 10 AB 00 01 11 10 j k 00 Jk Kj Kj Jk 00 k j 01 k 11 j j k 01 Jk Kj Kj Jk 11

10 k k j j 10 k Jk Kj j CD CD AB 00 01 11 10 AB 00 01 11 10 00 Jk Jk Kj Kj 00 Jk k j Kj

* * * *

* * * *

10 k j j k 10 Jk Kj Kj Jk CD CD AB 00 01 11 10 AB 00 01 11 10 j k 00 Jk Kj Kj Jk 00 k j

* * * *

* * * *

01 Jk Jk Kj Kj 01 Jk 11

Kj

01 k 11

01 Jk Kj Kj Jk 11 10 Jk Kj Kj Jk

* * * *

11

* * * *
k j Kj

* * * *
j j k

10 Jk Jk Kj Kj 10 Jk

10 k

* * * *

K C = DM+MN+DMN JC = KC

K D = JD = N

D'o le montage :

RAZ

Compteur modulo 12 incrment programmable


TD 4 Logique squentielle - J. Guizol page 4

Pour mmoire

Compteur binaire

TD 4 Logique squentielle - J. Guizol

page 5

TD n5
Exercice n 10 Le circuit de la figure ci-dessous comporte 4 bascules JK, notes A, B, C, D et par soucis dhomognit, seulement des portes NAND (9). Ce circuit possde une seule entre note H, lhorloge. Les 4 sorties de ce circuit doivent reprsenter le code dun chiffre en DCB (dcimal cod binaire), o S0 est le bit poids faible et S3 est le bit poids fort.
S0 S1 S2 S3

1
J Q J Q J Q J Q

A
K Q K

B
Q K

C
Q K

D
Q

H Questions : 1 - Analyser ce circuit (quations de commande des bascules, matrice et graphe des phases) et indiquer son fonctionnement normal. 2 - On suppose un dmarrage alatoire du circuit (son tat interne est quelconque au dmarrage). Indiquer le nombre maximum de cycles dhorloge quil faut attendre pour que le circuit ait atteint son fonctionnement normal. 3 - Ajoutez ce circuit une entre dinitialisation qui le force prendre son fonctionnement normal lorsquelle est active.

1) Lvaluation des fonctions de commande ne pose pas de problmes particuliers. Il suffit de suivre les fils et de connatre la lo i de d e Mo rgan...

JA = 1 et KA = 1 JB = QA.QC . QA.QD = QA.QC + QA.QD K B = QA JC = QA.QD = QA.QD KC = QA.QB = QA.QB JD = QC .(QA.QB) = QA.QB.QC KD = QA
TD 5 Logique squentielle - J. Guizol page 1

Afin de dresser la matrice des tats, jai choisi, pour une meilleure comprhension, de faire apparatre les valeurs des fonctions de commandes en regard de ltat de la bascule correspondante. Etat Prc. QD QC QB QA 0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 9 0 1 2 3 4 5 6 7 8 5 10 3 12 5 14 Etat Suivant

10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1

Pour dterminerltat suivant, il faut se souvenir du fonctionnement de la bascule JK que lon a vu en cours... Si temps prcdent, Q=0 alors, Q prends la valeur 1 si J (et ventuellement K) =1. Il reste 0 dans les autres cas. Rciproquement, si Q=1, alors, Q prends la valeur 0 si K (et ventuellement J) =1. Il reste 1 dans les autres cas. 2) Jai nomm les divers tats par leur valeur dcimale. Le cycle le plus long traverse les tats suivants : 9 8 7 6 5 4 3 2 1 0 9 soit 10 tapes. Tous les tats ne sont pas reprsents dans ce cycles ! On a aussi des tats dentre qui ncessitent des tapes supplmentaires avant de rejoindre le cycle: 10 5 4 3 2, 14 5 4 3 2, 12 3 2 (1 tape), 11 10 5 4 3, 15 14 5 4 3, 13 12 3 2 (2 tapes) Le but de la question 3 est de forcer rejoindre le cycle ds quune entre supplmentaire I est active.
TD 5 Logique squentielle - J. Guizol page 2

3) Tout dabord, choisissons un tat du cycle vers lequel, quel que soit ltat dans lequel on est, le cycle va tre amorc, par exemple, ltat 0. Cet tat correspond une configuration de QAQBQCQD = 0000. Daprs les rappels prcdents sur le fonctionnement de la bascule JK, il faut donc que JX = 0 et KX = 1, X {A, B, C, D}. Par ailleurs, il faut que lorsque I retombera 0, les fonctions de commande fonctionnent normalement. Par exemple pour I = 0, JA doit tre gal 1 (valeur prvue dans le montage initial) et pour I = 1, JA doit tre gal 0 (conclusion prcdente). Donc finalement, JA = I. KA, lui, doit tre gal 1 dans les deux cas. Autre exemple, KB doit tre gal 1 si I = 1, et QA si I = 0. Donc KB = QA.I + I. En dfinitive, on obtient :

JA = I et KA = 1

JB = (QA.QC + QA.QD).I KB = QA.I + I JC = (QA.QD).I KC = (QA.QB) + I

JD = (QA.QB.QC).I KD = QA.I + I Je vous conseille de chercher une autre solution en supposant, par exemple, que lentre dans le cycle sopre non plus par 0, mais, par exemple, par 5.

TD 5 Logique squentielle - J. Guizol

page 3

TD n6
Exercice n11 :
Faire la synthse d'un additionneur srie deux entres. Chaque entre reoit les symboles binaires formant l'un des nombres additionner en commenant par les bits poids faible. 1 - Faire la synthse de l' additionneur sous forme d'un circuit de Mealy, c'est dire, un circuit squentiel synchrone pour lequel la sortie n'apparat que pendant la transition entre deux tats. Donner le schma logique. 2 - Refaire la synthse sous forme d'un circuit de Moore, c'est dire, un circuit squentiel synchrone pour lequel chaque tat correspond une sortie. Donner le schma logique. 3 - Comparer les deux solutions.
00/0 10/1
Etat sans retenue

11/1 11/0 00/1

1
01/1

2
01/0

10/0
Etat avec retenue

Matrice des phases :


x1x2 x1x2

00 01 11 10 1 2 1 1 1 2 2 2 1 2

00 01 11 10 0 0 0 1 1 1 0 1

0 1

SA = x1.x2 RA = x1.x2

Matrice de sortie :
x1x2 A

00 01 11 10 0 1 1 0 0 1 1 0
page 1

0 1
TD 6 Logique squentielle - J. Guizol

Z = A x1 x2

D'o le montage

x1

x2

Ck

et le chronogramme :

|0 input Ck

|500

|1000

input x1

input x2

output Z

TD 6 Logique squentielle - J. Guizol

page 2

2 - Dans le cas de l'automate de Moore, on a 4 tats


00 0 10 11 01
x1x2

1
01 00

3
00 01 11

00 01 11 10 z 1 1 2 2 2 2 3 3 3 3 4 4 2 2 3 3 0 1 0 1

1 2
Etats avec retenue

Etats sans retenue

11

10

3 4

10 1 10
x1x2 AB 00

2
01

00 11

1 Affectation "bestiale" :

1 00 ; 2 01 ; 3 11 ; 4 10
x1x2 AB

01 11 10

x1x2 AB 00

01 11 10 r r s s S S s s r r s s

00 01 11 10 S S S s r s S s R s

x1x2 AB

00 01 11 10 1 1 0 0 0 0 1 1 1 1 0 0

00 00 01 11 01 01 00 01 11 01 11 01 11 10 11 10 01 11 10 11

00 r 01 r 11 R 10 R

00 r 11 s

00 0 01 0 11 1 10 1

01 R s 10 S S

A
SA = x1.x2 RA = x1.x2

B
SB = x1.x2+A.x1+A.x2 RB = A.x1.x2+A.x1.x2

Z
Z = x1 x2 A

o l'on s'aperoit que la bascule B est inutile puisque A = fA(x1,x2) et Z = fZ(A,x1,x2) En fait, une affectation plus judicieuse des variables nous aurait permis de dterminer cela plus rapidement. On a dans la matrice une PPS triviale {1,2};{3,4}. Introduisons une variable boolenne, A servant coder le bloc {1,2} par 0 et {3,4} par 1. La matrice devient : x1x2 A 00 01 11 10 0 0 0 1 0 1 0 1 1 1 x1x2 A 00 01 11 10 r S r 0 r 1 R s s s x1x2 A 00 01 11 10 0 1 2 3 2 1 2 3 4 3 x1x2 A 00 01 11 10 0 0 1 0 1 1 1 0 1 0

SA = x1.x2 RA = x1.x2

matrice de correspondance

matrice de sortie

Z = x1 x2 A

x1

x2

TD 6 Logique squentielle - J. Guizol

page 3

Autre possibilit : on adjoint la PPS trouve prcdemment la PGS {1,3};{2,4}. On constate que cette PGS est orthogonale la PPS. Codonx les blocs de la PGS avec une variable boolenne B prenant des valeurs correspondant aux sorties, soit 0 pour {1,3} et 1 pour {2,4}. On a la matrice de correspondance :
x1x2

x1x2 A 00 01 11 10 0 0 0 1 0 1 0 1 1 1

00 01 11 10 1 1 0 0 0 0 1 1 1 1 0 0

1 0 2 0 3 1 4 1

Connaissant la matrice correspondant la PPS et la matrice de sortie de la machine initiale, tablissons la matrice de la machine B place en srie

0 1 0 1 4 1 2 3

A=0 A=1 x1x2 B 00 01 11 10 00 01 11 10 0 0 1 0 1 1 0 1 0 1 0 1 0 1 1 0 1 0

SB = x1 x2 A RB = S B

A=0 A=1 x1x2 B 00 01 11 10 00 01 11 10 S S r S r 0 r S r 1 R s R s s R s R

On obtient le schma en cascade :

x1

B A

x2

TD 6 Logique squentielle - J. Guizol

page 4

TD n7
Exercice n12 :
Un systme squentiel synchrone est dfini par la table de vrit ci-dessous. Trouver toutes les partitions avec proprit de substitution de l'ensemble des tats et procder la dcomposition donnant le circuit de complexit minimale.

EP 1 2 3 4 5 6 7 2 5 1 7 2 4 5

ES
X=0 X=1

Z 0 0 0 1 0 1 1

{1,2} {1,2,3,5} {1,2,3,5,6,7} {1,2,3,4,5,6,7}

{2,5} {2,5,1} {1,2,5,4}

{1,3} {3,1,6,7} {1,3,6,7,4}

3 1 6 6 7 3 4

Donc 1 et 2 sont incompatibles. De mme, on s'aperoit que l'association {1,3} impose celle de {1,2}, trouve fausse.
{1,4} {2,7} {3,6} {5} {3,7} {1} {6,4} {6,3} {6,3,4} {3,4,6,7} {3,4} {1,7} {6} {3} {1,6} {2,4} {3} {5,7} {2,4,5,7} {1,2,4,5,6,7} {1,2,3,4,5,6,7} {2,7} {5} {1,4} {2} {2,4} {5,7} {1} {2,5} {5,7,2} {1,2,4,5,7} {3,6} {1,4} {3,6} {7} {3} {1,6} {6} {7,4} {1,6,7,4} {1,3,4,6,7}

{1,5} {2} {2} {5} {3,7} {1,5} {6,4} {7,4} {3,4,6,7} {1,7,4,5} {1,3,4,5,6,7} {1,2,4,5,7} {1,2,3,4,5,6,7} {1,7} {2,5} {3,4} {6} {2,5} {5,2} {1,7} {4}

A ce niveau on a donc 2 PPS orthogonales :

{1,4}, {2,7}, {3,6}, {5}


et

{1,7}, {2,5}, {3,4}, {6}

TD 7 Logique squentielle - J. Guizol

page 1

ensuite
{2,3} {1,5} (incompatibles) ; {2,4} {1,6} (incompatibles) ; {2,5} {1,7} (dj trouv) ; {2,6} {1,3} (incompatibles) ; {2,7} {1,4} (dj trouv); {3,4} {1,7} (dj trouv) ; {3,5} {1,2} (incompatibles) ; {3,6} {1,4} (dj trouv); {3,7} {1,5} (incompatibles) ; {4,5} {2,7} appartenant la PPS {1,4} qui justement spare 4 et 7 incompatibles ; {4,6} {3,6} appartenant la PPS {1,4} qui justement spare 4 et 6 incompatibles ; {4,7} {4,6} (incompatibles) ; {5,6} {2,4} (incompatibles); {5,7} {4,7} (incompatibles) ; {6,7} {4,5} (incompatibles).

Matrices d'tats pour les 2 partitions orthogonales :


CD AB

00 01 11 10
1 7 * * * 2 * 5 4 * 3 * * * 6 *

X AB

00 01 11 10

{1,4}

00 {2,7} 01 {3,6} 11 {5} 10

0 01 10 00 01

1 11 00 11 01

X CD

{1,7}

00 {2,5} 01 {3,4} 11 {6} 10

0 01 01 00 11

1 11 00 10 11

Reprsentation des tats par leur codage en AB/CD

Machine M1

Machine M2

Matrices fonctionnelles pour bascule T :


X AB 0

A
1 0

B
1

X CD 0

1 0

00 01 11 10

0 1 1 1

1 0 0 1

1 1 1 1

1 1 0 1

00 01 11 10

0 0 1 0

1 0 0 0

1 0 1 1

1 1 1 1

Machine M1

Machine M2

TA = A.B + B.X + B.X = A.X + B O X + TB = A + B + X = A.B.X


CD AB

TC = C.D.X + C.D.X TD = C + D + X

00 01 11 10
* * * 1 * * * 1 *
page 2

Matrice de sortie :

00 01 1 11 * 10 *

S = A.C + B.D

TD 7 Logique squentielle - J. Guizol

Montage :
Machine M1

C X S

CK

Machine M2

Chronogramme :
|0 input CK |250 |500 |750 |1000 |1250

input X

output A

output B

output C

output D

output S

2
page 3

TD 7 Logique squentielle - J. Guizol

Comme dans lexercice prcdent, considrons une PGS. En locurrence, la seule envisageable est {1,2,3,5}, tats pour lesquels la sortie vaut 0 et {4,6,7} o la sortie vaut 1.Par ailleurs, supposons que nous nayons trouv que la premire PPS {{1,4},{2,7},{3,6},{5}}. On constate que ces deux partitions sont orthogonales. En gardant le mme codage en AB que prcdemment pour le PPS, nommons M la partition {1,2,3,5} et N, la partition {4,6,7}.

AB

{1,4}

00 {2,7} 01 {3,6} 11 {5} 10

M 1 2 3 5

N 4 7 6 -

X=0 AB

X=1

AB

X=0

X=1

00 01 11 10

M M M M

N M N -

M M N N

N N M -

00 01 11 10

0 0 0 0

1 0 1 -

0 0 1 1

1 1 0 -

Reprsentation des tats par leur codage PPS/PGS X=0

Transitions de la PGS en fonction de la PPS X=1

Codage de M/N par C=0/1

AB

00 01 11 10

T T T - T -

TC = A.X + A.B.X.C

Ralisation avec une bascule T

Machine PPS
CK C S

Machine PGS
TD 7 Logique squentielle - J. Guizol page 4

TD n8
Exercice n13 :
On se propose de raliser un systme squentiel destin vrifier chaque groupe de 4 bits reus squentiellement sur l'entre. Si un groupe de 4 bits successifs est le code binaire d'un chiffre de 0 9, la sortie passe 1 aprs rception du 4me bit, sinon, elle reste 0 (code reprsentant un chiffre de 10 15). Le systme attend alors les 4 bits suivants 1) On suppose que les codes binaires arrivent avec les poids faibles en tte (5 donnera lieu l'envoi de 1 puis de 0, de 1 et enfin de 0. a) Donner le tableau des phases simplifi du systme squentiel b) Le tableau des phases possde 2 PPS (une 4 blocs, l'autre 2 blocs). Pour chaque PPS, donner le tableau des phases de M1 et de M2. c) On se propose de raliser ce systme en utilisant pour M1 un registre dcalage. Trouver le nombre d'tages du registre et donner le tableau des phases de M2. 2) On se propose de raliser un systme squentiel ayant les mmes fonctions que le prcdent, sauf que la sortie du systme passe 1 si le dernier bit reu forme avec les trois bits prcdents le code binaire d'un chiffre compris entre 0 et 9 Exemple : la suite 0 0 0 0 1 1 0 1 0 1 1 0 0 1 donnera en sortie 0 0 0 1 1 0 1 0 1 0 0 1 1 1. a) Donner le tableau de phases simplifi de ce systme squentiel (4 tats) b) Trouver une PPS sur l'ensemble des tats . Donner les tableaux des phases de M1 et M2. c) Peut-on simplifier la ralisation en utilisant un registre dcalage. Donner le nombre d'tages du registre ainsi que le tableau des phases de M2.

1
0/0 1/0

2
0/0 1/0 0/0

3
1/0

4
0/0 1/0 0/0

5
1/0 0/0

6
1/0 0/0

7
1/0

8
1/1 0/1

9
1/0 0/1

10
1/0 0/1

11
1/0 0/1

12
1/1 0/1

13
1/0 0/1

14
1/1 0/1

15
1/0 0/1

1
TD 8 Logique squentielle - J. Guizol page 1

Matrice des phases :


Etat Suiv. E.P. 0 1 2 3 1 4 5 2 6 7 3 8 9 4 5 10 11 6 12 13 7 14 15 1 1 8 1 1 9 1 10 1 1 11 1 1 12 1 1 13 1 1 14 1 1 15 1 Sortie 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1
2-4 3-5 2-6 3-7 2-8 3-9 2-10 3-11 2-12 3-13 2-14 3-15

2
4-6 5-7 4-8 5-9 4-10 5-11 4-12 5-13 4-14 5-15

3
6-8 7-9 6-10 7-11 6-12 7-13 6-14 7-15

4
8-10 9-11 8-12 9-13 8-14 9-15

5
10-12 6 11-13 10-14 12-14 11-15 13-15

8 9 10 11 12

13 14 15

14 13 12 1 10 9 8 7 6 5 4 3 2 1

14-15 13-14-15
Idem

11-13-14-15 10-11-13-14-15 9-10-11-13-14-15 8-12 | 9-10-11-13-14-15


Idem Idem

5-7 | 8-12 | 9-10-11-13-14-15 4-6 | 5-7 | 8-12 | 9-10-11-13-14-15


Idem

2-3 | 4-6 | 5-7 | 8-12 | 9-10-11-13-14-15


Idem

Matrice simplifie
TD 8 Logique squentielle - J. Guizol

1 2 4 5 8 9

0 2 4 8 9 1 1

1 2 5 9 9 1 1

0 0 0 0 0 1 1

1 0 0 0 0 1 0
page 2

PPS1={{1,4,5},{2,8,9}} 0 {2,8,9} {1,4} 1 {2,9} {1,5} 0 B A 1 B A

{1,4,5} {2,8,9}

A B

Compteur modulo 2
PPS2={{4,5},{8,9},{1},{2}} 0 {8,9} {1} {2} {4} 1 {9} {1} {2} {5} 0 B C D A 1 B C D A

{4,5} {8,9} {1} {2}

A B C D

Compteur modulo 4
PPS1.PPS2={{4,5},{8,9},{1},{2}} Ces 2 partitions n'tant pas orthogonales, il n'est donc pas possible de raliser le systme grce 2 machines en parallles. La matrice simplifie rduit le graphe de la faon suivante: {1,2,4,5,8,9}

X1 X2
0

{1,2,4,8,9}
1 0

{1,2,5,9}
1

{1,2,4,8}

{1,2,5,9}

{1,2,4,9}

{1,2,5,9}

On constate bien que dans le cadre de notre systme le bit poids faible est sans importance car quelle que soit sa valeur, ce sont les bits de poids suprieur qui permettront d'valuer la sortie (1,3,7 et 9 rpondent la contrainte). Le registre dcalage comportera donc 2 mmoires (X1, le 2me bit reu et X2, le 3me bit reu), et M2 comportera 4 tats (feuilles du graphe) X1 X2 On choisit de coder les 4 tats atteints dans chaque branche de la faon suivante : P Q R S 00 01 10 11 1 1 1 1 2 2 2 2 4 5 4 5 8 9 9 9
page 3

TD 8 Logique squentielle - J. Guizol

Dterminons donc la machine charge de rgler les transitions d'tats entre P, Q, R et S cods respectivement 00, 01, 10 et 11 et reprsentant respectivement les classe {1}, {2}, {4,5} et {8,9}.
X
X1X2

0 00 01 10 11 Q Q Q Q R R R R S S S S P P P P 0 00 01

1 00 01 10 11 Q Q Q Q R R R R S S S S P P P P 1 10 11 00 01 10 11

P Q R S

Compteur modulo 4

X1X2 AB

Sortie :
S=XAB+X 1X2AB=(X+X1X2)AB
La sortie reste zro tant que l'on n'a pas reconnu le 4me bit

P Q R S

00 01 10 11

11 111

X2 X1

Ck

Compt. mod 4

A B S

On aurait pu aussi choisir une partition orthogonale la PPS obtenue prcdemment. Par exemple, en choisissant P = {{1, 2}, {4, 8}, {5, 9}}, on pourrait opter pour le codage suivant : A=0 pour {1, 4, 5}, A = 1 pour {2, 8, 9}, BC = 00 pour {1, 2}, BC = 01 pour {4, 8}, BC = 11 pour {5, 9}. On obtient alors les matrices suivantes :

TD 8 Logique squentielle - J. Guizol

page 4

X
X A

1 00 11 11 00 11 00 -

B C A=0 A=1 A=0 A=1

0 1

0 1 0

1 1 0

00 00 01 01 01 00 11 11 00 10 -

On en dduit les matrices d'excitation avec bascule T suivantes :


XA BC

X A

0 1

0 1 1
TA = 1

1 1 1

00 01 11 10

00 01 11 10 0 0 1 0 0 0 0 1 0 1 1 0 -

XA BC

00 01 11 10

00 01 11 10 0 1 1 0 0 1 1 0 0 1 1 0 TC = A

TB = B. A + X.(CA + B. A.C)

D'o le circuit :

U4 SW1 1 0 U1 T CR T CLK1 CR Q U9 U8 U6 Q U7 U5 T C R U2 U3 Q U10 PROBE1 U11 1

TD 8 Logique squentielle - J. Guizol

page 5

2 - Evaluation la vole
000
1/1

0/1

100
1/0

0/1 1/1

1/0

0/1

110
1/0 1/0

111

0/1

101
1/0

1/0 0/1

010

0/1

0/1

001

0/1

011

E.P. 1 2 3 4 5 6 7 8
7 6 5 4 3 2 1

E.S. Sortie 0 1 0 1 1 2 1 1 7 3 1 0 5 4 1 0 5 4 1 0 8 6 1 0 7 3 1 0 8 6 1 0 1 2 1 1

2
7-5 3-4 7-5 3-4 7-8 3-6

3 4
5-8 4-6 7-5 3-4 5-8 4-6 5-8 4-6 7-5 3-4 5-8 4-6

5
7-8 3-6

6
7-8 3-6

7-8 3-6

7 8

5-7 4-6 | 5-7 3-4 | 3-6 | 4-6 | 5-7 2-3 | 2-4 | 2-6 | 3-4 | 3-6 | 4-6 | 5-7 1-8 | 2-3 | 2-4 | 2-6 | 3-4 | 3-6 | 4-6 | 5-7
X AB E.S. 0 1 Sortie 0 1 X AB

Simplification : {1,8},{5,7},{2,3,4,6} P Q R

E.S. 0 1

Sortie 0 1

00 01 11 10

00 11 1 1 00 11 1 0 01 11 1 0 * * * *

00 01 11 10

00 11 1 1 01 10 1 0 10 00 1 0 * * * *

TA = A X TB = A.B.X + B.X S=X+B

Matrice d'tat simplifie

Entres pour Trigger

TD 8 Logique squentielle - J. Guizol

page 6

D'o le montage :

Ck

et le chronogramme :
|0 input Ck |500 |1000 |1500 |2000

input X

output S

valeurs interprtes

0 0 0 0 8 12 6 11 5 10 13 6 3 9 12

En utilisant des registres dcalage, on obtient partir des 3 tats :


{P,Q,R}

X1
{P,Q}

1 {R}

x x1x2

X2
{P}

1 {R} {Q} 1 0 1 0

1 {R}

00 01 11 10
1 0

0 1 1 1 1

1 1 0 0 0

X
Sortie 1

1 1 1

1 0 1

Matrice de sortie

S = X + X1.X2

On trouve donc un rsultat trs semblable au prcdent (dcalage 2 bits et expression de sortie). La seule diffrence est l'absence du compteur mod 4 et donc une sortie ractualise chaque cycle.
TD 8 Logique squentielle - J. Guizol page 7