MEMRIAS

Um sistema digital capaz de armazenar uma grande quantidade de dados em perodos de tempo curtos ou longos, sendo esta sua principal vantagem sobre os sistemas analgicos, tornando-os bastante versteis e adaptveis a uma grande variedade de situaes. Por exemplo, as instrues armazenadas na memria interna (principal) de um computador digital informam ao computador o que fazer em todas as situaes possveis, de modo que ele possa executar todas as tarefas com o mnimo de interveno humana.

CONCEITOS BSICOS - TERMINOLOGIA

Computador: todo dispositivo capaz de processar dados e controlar processos externos, automaticamente, de acordo com instrues seqenciais fornecidas previamente. Dados: Podem ser nmeros, letras, palavras, smbolos grficos quaisquer ou ainda, sinais eltricos que traduzem a ocorrncia de eventos fsicos do seu mundo exterior. Processar dados significa manipular ou tratar esses dados de modo a alcanar um resultado desejado. Instruo: Denominamos instruo a cada ordem fornecida ao computador para uma operao especfica com os dados. Memria: todo dispositivo capaz de armazenar informaes. Em uma memria, toda a informao armazenada na forma binria. Clula de memria: um dispositivo ou circuito eltrico capaz de armazenar um nico bit (0 ou 1). Como clula de memria podemos citar o flip-flop, um capacitor, um ponto magntico em fita ou disco, etc. Palavra de memria: um conjunto de bits que representa instrues ou dados. Por exemplo, um registrador composto por 8 flip-flops pode ser considerado uma memria com capacidade de armazenar uma palavra de 8 bits. Byte: o conjunto de 8 bits. Endereo: um nmero que identifica a posio de uma palavra na memria, sendo expresso sempre em nmero binrio, mas, em alguns casos por convenincia pode ser expresso em octal e hexadecimal. A figura a seguir mostra a tabela de uma pequena memria composta por 8 palavras, cada uma delas com um endereo especfico.
1LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

Endereo 000 001 010 011 100 101 110 111

Palavra 0 Palavra 1 Palavra 2 Palavra 3 Palavra 4 Palavra 5 Palavra 6 Palavra 7

Operao de leitura: a operao em que uma palavra binria armazenada em posio especfica na memria (endereo) identificada e transferida para outro dispositivo qualquer do sistema. Essa operao muitas vezes denominada busca. Operao de escrita: a operao na qual uma palavra colocada em determinada posio da memria. Essa operao muitas vezes denominada armazenamento.

CONSIDERAES SOBRE MEMRIAS PRINCIPAL E EXTERNA

O flip-flop um circuito eletrnico capaz de armazenar 1 bit de informao. Grupos de flip-flops denominados registradores so capazes de armazenar informao estruturada, composta por dados ou instrues e tais informaes podem ser recebidas ou transferidas para outros dispositivos de armazenamento. Os registradores so elementos de memria de alta velocidade empregados no processo de armazenamento de informao durante a execuo de instrues pela unidade de controle da mquina, havendo uma constante movimentao de informaes entre os registradores e demais dispositivos componentes do sistema. Avanos tecnolgicos tornaram possvel a colocao de um nmero extremamente elevado de flip-flops dentro de um nico chip, aliando-se a isso uma velocidade de acesso cada vez maior a um custo mais acessvel. As informaes em sistemas digitais podem ser armazenadas em memrias construdas com semicondutores segundo a tecnologia bipolar ou unipolar (MOS) ou ainda, memrias que utilizam capacitores como elementos bsicos de armazenamento em substituio aos flip-flops. As memrias a semicondutor so usadas como memria principal de um computador, onde exigida uma velocidade de operao bastante alta. A memria principal a parte integrante do prprio computador e sem ela o computador simplesmente no funciona. Pode ser tambm denominada memria residente ou memria interna, estando em constante comunicao com o processador enquanto as
2LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

instrues bsicas estiverem sendo executadas. A figura abaixo mostra o diagrama simplificado de um computador.

No entanto, devido ao alto custo por bit, as memrias a semicondutor so empregadas apenas como memria principal. A memria externa dispensvel para o funcionamento do computador, entretanto, amplia sobremaneira a capacidade e a flexibilidade do mesmo. Mais do que isso, torna-se imprescindvel sempre que tornar-se necessrio armazenar dados e programas para consultas futuras. As fitas magnticas e os discos magnticos esto entre os dispositivos de memria de massa mais populares, apresentando um custo por bit bem menor do que os dispositivos utilizados na implementao da memria principal. O mais novo componente da famlia dos dispositivos de memria de massa constitudo pelos que empregam a tecnologia de bolhas magnticas (MBM), dispositivos a semicondutor que utilizam o princpio do magnetismo para armazenar milhes de bits em um nico chip. As MBM so muito lentas, no podendo, portanto, ser utilizadas na implementao de dispositivos de memria principal.

CAPACIDADE DE UMA MEMRIA

muito importante especificar quantos bits podem ser armazenados em uma determinada memria. Tomemos como exemplo uma memria que possa armazenar 4.096 palavras de 20 bits. Isto representa uma capacidade total de armazenamento de 81.920 bits (4.096 x 20), onde 4.096 o nmero de palavras e 20 a quantidade de bits por palavra.

3LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

Utiliza-se comumente representar o nmero de palavras da memria como mltiplo de 1.024, sendo comum a designao 1K (1 kilo) para representar 1.024 bits, que igual a 210. Por exemplo, uma memria que tenha uma capacidade de armazenamento de 8K x 20 na verdade uma memria de 8.192 x 20. Memrias de grande capacidade de armazenamento utiliza a designao 1M (1 mega), que representa 220 que igual a 1.048.576 bits. Dessa forma uma memria com capacidade de 2M x 8, possui uma capacidade de 2.097.152 x 8. Vejamos alguns exemplos: 1) Um chip de memria especificado tendo a capacidade de 4K x 8. Quantas palavras podem ser armazenadas nesse chip? Qual o tamanho da palavra? Quantos bits no total esse chip pode armazenar? Soluo: 4K = 4 x 1.024 = 4.096 palavras Cada palavra tem 8 bits ou l byte O nmero total de bits 32.768 (4.096 x 8) 2) Qual das memrias armazena mais bits? a) 2M x 8 b) 1M x 16 Soluo: a) 2 x 1.048.576 x 8 = 16.777.216 b) 1 x 1.048.576 x 16 = 16.777.216 Portanto, as duas memrias tem a mesma capacidade de armazenamento de bits.

CONCEITOS SOBRE DISPOSITIVOS DE MEMRIAS

Tempo de acesso: O tempo de acesso mede a velocidade de acesso memria. a quantidade de tempo necessria efetivao de uma operao de leitura ou, mais especificamente, o tempo decorrido entre o momento da recepo pela memria de um novo endereo, e o instante em que a informao daquele endereo fica disponvel.

4LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

Memria voltil: Qualquer tipo de memria que necessite de energia eltrica para reter informaes armazenadas denominada memria voltil. Quando a energia eltrica for interrompida toda a informao armazenada ser perdida. Muitas memrias a semicondutor so volteis, enquanto que todas as memrias magnticas so no volteis. Memria de acesso randmico (RAM): Memria onde a localizao fsica real de uma palavra de memria no tem efeito sobre o tempo que se leva para ler ou escrever nesta posio, isto , o tempo de acesso constante para qualquer endereo da memria. A grande maioria das memrias e semicondutor e todas as de ncleo magntico so randmicas. Memria de acesso seqencial (SAM): Memria onde o tempo de acesso no constante, mas depende do endereo. Para encontrar determinada palavra, passa-se por todos os endereos situados entre aquele onde se realizou o ltimo acesso e o objeto do acesso atual. Isto produz tempos de acesso bem maiores do que os dispositivos de acesso randmico. Exemplos de SAM: fitas magnticas, discos magnticos e as memrias de bolhas magnticas. Para melhor ilustrar a diferena entre uma SAM e uma RAM, considere a situao de uma fita cassete com 60 minutos de msica gravada. Para ouvir determinada msica deve-se avanar ou recuar a fita at encontrar a msica desejada, e com isto, perde-se um tempo considervel dependendo de onde se encontra a msica desejada. Isto representa ento uma analogia com a memria SAM. No caso da memria RAM a analogia pode ser feita com uma mquina automtica de msica, onde apertandose um boto consegue-se ouvir a msica desejada. Memria de Leitura/Escrita (RWM): Qualquer memria que possa ser lida ou escrita com facilidade. Memria de leitura (ROM): So memrias a semicondutor onde a taxa de operaes de leitura infinitamente maior do que a escrita. Tecnicamente uma ROM pode ser gravada ou programada apenas uma vez, o que na maioria das vezes feita na fbrica. Depois disso, a informao somente poder ser lida. Dispositivos de memria esttica: Nessas memrias as informaes armazenadas permanecero armazenadas enquanto houver energia eltrica aplicada memria, sem que haja necessidade da informao ser rescrita periodicamente na memria. Dispositivos de memria dinmica: Nessas memrias as informaes armazenadas no permanecero armazenadas, mesmo com a presena da energia eltrica necessria para alimentar o circuito, a no ser que as informaes sejam rescritas periodicamente na memria com determinada freqncia. Esta operao denominada refresh (recarga).

OPERAES BSICAS DA MEMRIA

As memrias de uma forma geral apresentam operaes bsicas, apesar dos diversos tipos de implementao, cujas operaes bsicas so: a) selecionar o endereo que est sendo acessado para leitura ou escrita;
5LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

b) selecionar a operao a ser realizada, leitura ou escrita; c) fornecer os dados de entrada para operao de escrita; d) manter estveis as informaes de sada da memria. resultantes de uma operao de escrita, durante um tempo determinado; e) habilitao ou desabilitao da memria, para faz-la responder ou no ao endereo na entrada e ao comando leitura/escrita. A figura abaixo mostra como exemplo, o diagrama simplificado de uma memria 32 x 4 (32 palavras de 4 bits), isto , cada palavra tem o tamanho de 4 bits.

Como o tamanho da palavra de 4 bits, existe nesta memria 4 linhas de entrada de dados e 4 linhas de sada de dados. Durante a operao de escrita, os dados a serem armazenados na memria devem ser colocados nas linhas de entrada de dados (I 0 a I3) e durante a operao de leitura, a palavra lida aparece nas linhas de sada de dados (O0 a O3). A memria mostrada no exemplo acima possui 32 posies diferentes de armazenamento e portanto, 32 endereos diferentes, comeando por 00000 e terminando em 11111 (0 a 31 decimal). Desta forma essa memria deve ter 5 entradas de endereamento (25 = 32). Em geral so necessrias N linhas de entrada de endereo para uma memria com capacidade de 2N palavras. Voltando ao exemplo acima, observa-se que cada posio possui 4 clulas de memria que armazenam 0s e 1s, formando assim uma palavra em determinadas posies. Dessa forma, no endereo 00001 est armazenada a palavra 1001; no endereo 11110 est armazenada a palavra 0111 e assim por diante.
6LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

O comando de leitura/escrita determina qual das operaes a memria dever executar. Alguns sistemas utilizam linhas separadas para leitura e escrita. Quando se usa uma nica linha temos as seguintes condies:

A figura a seguir ilustra o processo de leitura e escrita na memria 32 x 4, onde em A temos a escrita de uma palavra de dados 0001 na posio da memria cujo endereo 00100, enquanto que em B temos a leitura de uma palavra de dados 1101 na posio de memria, cujo endereo 11110.

Muitos sistemas de memria tem meios de desabilitar toda a memria ou parte dela, de tal forma a fazer que um determinado conjunto de posies desabilitadas no responda a nenhum tipo de operao. No nosso exemplo a memria possui uma entrada que permite a habilitao e desabilitao, podendo ser ativa em nvel alto ou em nvel baixo. No nosso exemplo a habilitao ocorre em nvel alto. Um nvel baixo aplicado uma memria desabilita-a por completo. Esse procedimento usado quando diversos mdulos de memria so combinados para formar uma memria maior. Vejamos alguns exemplos: a) Descreva as condies de cada uma das linhas de entrada e sada, quando precisamos ler o contedo do endereo 11110. Soluo: Entradas de endereo: 11110 Entradas de dados: no utilizadas R / W : nvel alto Habilitao da memria : nvel alto Sadas de dados: 1101

7LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

b) Descreva as condies de cada uma das linhas de entrada e sada, quando precisarmos escrever a palavra 1001 no endereo 10001. Soluo: Entradas de endereo: 10001 Entradas de dados: 1001 R /W : nvel baixo Habilitao da memria: nvel alto Sadas de dados: no utilizadas (normalmente em alta impedncia) c) Uma memria tem uma capacidade de 8K x 4. Pergunta-se: a) Quantas linhas para entrada e sada de dados esta memria deve ter? b) Quantas linhas de endereo deve ter? c) Qual a sua capacidade total em bytes? Soluo: a) 4 linhas de entrada e 4 linhas de sada, pois o tamanho da palavra de 4 bits. b) A memria armazena 8.192 palavras, devendo ento existir 8.192 endereos de memria. Como 8.192 = 213 , a mesma precisa de 13 bits para especificar qualquer um dos seus endereos. c) Cada byte corresponde a 8 bits. Logo, tem 4.096 bytes de capacidade.

CONEXES DA MEMRIA COM O PROCESSADOR

Geralmente a memria principal (interna) de um computador formada por CIs (chips) de RAMs e de ROMs, cujas interfaces com o processador so realizadas por trs grupos de sinais ou barramentos conforme ilustra a figura abaixo:

Observa-se que na figura acima esto distintos os barramentos de endereo, de dados e de controle, sendo que cada um desses barramentos constitudo de vrias linhas. O nmero de linhas varia de computador para computador. Os trs barramentos permitem ento que o processador possa ler e escrever dados na memria. Quando um computador est executando um programa, o processador busca constantemente informaes das posies de memrias que contm as instrues representando as operaes a serem realizadas.

8LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

O processador deve tambm escrever (armazenar) dados em posies de memria, conforme solicitado pelas instrues. As operaes de leitura e escrita do processador na memria devem seguir os seguintes passos: Operao de escrita: a) O processador gera o endereo da posio da memria onde o dado deve ser armazenado. Ela coloca este endereo nas linhas do barramento de endereos. b) O processador coloca no barramento de dados o dado a ser armazenado. c) O processador ativa as linhas correspondentes aos sinais de controle apropriados para a escrita. d) As memrias decodificam o endereo para determinar qual posio est sendo selecionada para a posio de armazenamento. e) O dado no barramento de dados transferido para a posio de memria selecionada. Operao de leitura: a) O processador gera o endereo da posio de memria de onde o dado deve ser retirado; o endereo ento colocado no barramento (linhas) de endereo. b) O processador ativa as linhas correspondentes aos sinais de controle apropriados para a leitura. c) As memrias decodificam o endereo para determinar qual posio est sendo selecionada para a leitura. d) As memrias colocam no barramento de dados o dado que est armazenado na posio selecionada, de onde ele ser transferido para o processador. Desta forma, quanto aos barramentos de um sistema de computador podemos resumir: BARRAMENTO DE ENDEREOS: um barramento unidirecional, que leva o endereo que aparece na sada do processador para a memria. BARRAMENTO DE DADOS: um barramento bidirecional por onde trafegam os dados, tanto no sentido da memria para o processador como do processador para a memria. Neste barramento trafegam tanto instrues bsicas como dados. BARRAMENTO DE CONTROLE: um barramento bidirecional por onde trafegam os sinais de controle, principalmente no sentido do processador para a memria.

ROM (READ-ONLY MEMORIES)

9LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

ROM (Read-Only Memories), que traduzindo para o portugus significa memria de apenas leitura, uma memria a semicondutor destinada a armazenar informaes em carter permanente e que em rarssimos casos so mudadas. Durante sua operao normal nenhum dado poder ser escrito na ROM, sendo utilizada ento apenas para leitura de dados que estiverem armazenados. Para alguns tipos de ROM os dados so gravados durante o processo de fabricao enquanto que, para outros, os dados so gravados eletricamente. O processo de gravao de dados em uma ROM denominado programao ou queima. Algumas ROMs no podem mais ter seus dados alterados, enquanto que outras podem ter seus dados apagados e regravados. As ROMs tem caractersticas no volteis e por isso so empregadas para guardar dados que no mudaro durante a operao de um sistema, uma vez que, aps cessada a alimentao eltrica os dados no se perdem. Uma ROM pode ser implementada, conforme ilustra a figura abaixo:

ENDEREOS

PALAVRAS

E0 0 0 1

E1 0 1 0

E2 1 0 0

S0 1 0 1

S1 1 1 0

S2 0 1 1

S3 1 1 1

S4 1 0 1

Na realidade, trata-se de um codificador onde E0 a E2 so as entradas. Essas entradas combinadas eqivaleriam ao endereo e, nas sadas teramos as palavras S 0 a S4 . Ento para o circuito apresentado, o endereo 100 por exemplo, eqivale a palavra 10111.

10LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

Convm lembrar que no codificador somente uma das entradas pode ser levada a nvel lgico 1 de cada vez, o que torna muito limitada uma ROM com codificadores. Utilizando um decodificador e um codificador conforme mostra a figura abaixo, podemos atravs das combinaes das entradas estabelecer uma sada, onde neste caso, as entradas podero estar todas submetidas a nvel 1.

A vantagem desse circuito que a capacidade de armazenamento sensivelmente aumentada com um nmero de linhas de endereamento mais reduzido. Para n linhas de endereamento teremos 2n entradas no codificador e conseqentemente 2n palavras. O decodificador implementado e tabela correspondente so mostrados abaixo:

Com base no decodificador e codificador, poderemos projetar uma ROM. Supondo que queiramos projetar mostrada abaixo: ENDEREOS A0 A1 A2 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 uma ROM que atenda as exigncias da tabela PALAVRAS S 1 S2 0 1 1 0 1 0 0 0 1 1 0 1 1 1 1 1

S0 1 1 0 0 0 0 1 0

S3 0 0 0 1 0 1 1 1

Teremos ento o diagrama mostrado abaixo:

11LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

No decodificador teremos 8 sadas (E 0 a E7), pois o mesmo possui 3 possibilidades de entrada. A tabela correspondente ao decodificador mostrada abaixo: A0 A1 A2 E0 E1 E2 E3 E4 E5 E6 0 0 0 1 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 A tabela correspondente ao codificador mostrada abaixo: E0 1 0 0 0 0 0 0 0 E1 0 1 0 0 0 0 0 0 E2 0 0 1 0 0 0 0 0 E3 0 0 0 1 0 0 0 0 E4 0 0 0 0 1 0 0 0 E5 0 0 0 0 0 1 0 0 E6 0 0 0 0 0 0 1 0 E7 0 0 0 0 0 0 0 1 S0 1 1 0 0 0 0 1 0 S1 0 1 1 0 1 0 1 1 S2 1 0 0 0 1 1 1 1 E7 0 0 0 0 0 0 0 1

S3 0 0 0 1 0 1 1 1

A ROM implementada mostrada abaixo:

12LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

ENDEREOS: A0 a A2

SADAS: S0 a S3 (palavra)

Analisando o circuito implementado, podemos observar que as condies impostas para o projeto esto totalmente satisfeitas.

ARQUITETURA DE UMA ROM

A figura a seguir mostra a arquitetura interna de uma ROM 16 x 8, onde verificase a existncia de 2 decodificadores: 1 para seleo de linha e 1 para seleo de coluna:

13LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

Observa-se no diagrama acima a existncia de 16 registradores (R0 a R15) que armazena todas as informaes que foram programadas na ROM. Cada registrador tem um nmero de clulas de memria igual ao tamanho da palavra, que no caso, armazena uma palavra de 8 bits, alm de 2 entradas para habilitao (E), ativas em nvel alto, sendo uma interligada linha e outra interligada coluna. Os registradores so arranjados na forma de uma matriz quadrada (muito comum na maioria dos chips), identificveis atravs das linhas e colunas por eles ocupadas na matriz. Por exemplo, o registrador 7 est na linha 3, coluna 1; o registrador 11 est na linha 3, coluna 2 e assim por diante. O cdigo de endereo aplicado, A3A2 A1 A0, determina qual dos registradores da matriz deve ser habilitado. Vejamos alguns exemplos: a) Qual dos registradores ser habilitado para uma entrada de endereo 1110? Soluo: A3A2 A1A0 = 1110 A3A2 = 11 ====> coluna 3 A1A0 = 10 ====> linha 2 Teremos ento o registrador 14 devidamente habilitado b) Qual o endereo que habilitar o registrador 6?
14LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

Soluo: As entradas de habilitao deste registrador so conectadas aos sinais da linha 2 e coluna 1 respectivamente. Logo, A3A2A1 A0 = 0110 O registrador habilitado pelas entradas de endereo dever colocar seus dados no barramento de dados, que sero entregues ao buffer de sada desde que CS esteja em nvel baixo, caso contrrio as sadas do buffer estaro em alta impedncia e as linhas D 0 a D7 estaro em flutuao.

AMPLIAO DA CAPACIDADE DE UMA ROM

Consideremos uma ROM organizada na forma 8 x 1, conforme ilustra a figura abaixo:

Se dispusermos de 2 ROMs com capacidade 8 x 1, poderemos ampliar sua capacidade para 16 x 1, conforme ilustra a figura abaixo:

As entradas de endereo ABCD dividem-se em duas partes: a mais significativa, no caso A, aplicada ao multiplex, enquanto BCD (menos significativa) aplicada ROM. De acordo com o valor assumido por A, o multiplex selecionar qual sada, S 0 ou S1 ser conectada s entradas E0 ou E1 do multiplex.
15LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

O exemplo acima mostra que no existe grandes dificuldades na ampliao de uma ROM. Vejamos um outro exemplo mais complicado da ampliao da capacidade de uma ROM, a partir de 2 ROMs organizadas na forma 512 x 8, com 4096 bits cada. Com isto ser possvel ampliar sua capacidade de tal forma a organiz-la na forma 1024 x 8, totalizando 8.192 bits. Devemos ento dispor de 8 multiplex, uma vez que, o tamanho da palavra para essa ROM de 8 bits. Desta forma, teremos:

Os endereos de A at J admitem 1024 possibilidades (2 10). A o endereo mais significativo, conectado aos MPX (0 a 7), que permitir obter na sada as localidades correspondentes s ROMs 1 ou 2. As entradas E0 de cada multiplex esto ligadas na ROM 1, enquanto que as entradas E1 esto ligadas na ROM 2. A ROM 1 abrange as localidades 0 a 511, que correspondem aos endereos 0000000000 a 0111111111, enquanto que a ROM 2 abrange as localidades 512 a 1023, que correspondem aos endereos 1000000000 a 1111111111. Quando A = 0, teremos nas sadas dos multiplex os valores da ROM 1, enquanto que quando A = 1, nas mesmas sadas teremos os valores da ROM 2.
16LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

Para o endereo 0100011001 por exemplo, teremos a localidade 281, correspondente a ROM 1; para o endereo 1000101011 teremos a localidade 555, correspondente a ROM 2.

TIPOS DE ROM MROM - ROM PROGRAMADA POR MSCARA:

A ROM programada por mscara tem suas posies de memria gravadas pelo fabricante de acordo com as especificaes do cliente. Uma mscara (negativo fotogrfico) utilizada para realizar as conexes eltricas do chip; para cada conjunto de informaes utiliza-se um tipo de mscara. Vantagens: alternativa mais econmica, desde que sejam produzidas em larga escala. Desvantagens: no podem ser apagadas e reprogramadas caso ocorra a mudana de um determinado projeto que exija modificaes nos dados armazenados, pois, neste caso, a ROM com dados antigos no pode ser reaproveitada. A figura abaixo mostra a estrutura interna de uma MROM de pequena capacidade, constituda de 16 clulas arranjadas em 4 linhas e 4 colunas de clulas, construdas com transistores bipolares. Dessa forma, cada clula constituda por um transistor bipolar. Cada linha constitui um registrador de 4 bits. Uma conexo aberta na base do transistor armazena um bit 0 enquanto que, uma conexo da base sada do decodificador armazena um bit 1. A condio de cada uma das conexes da base controlada atravs de uma mscara fotogrfica durante o processo de fabricao, de acordo com os dados fornecidos pelo cliente.

17LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

Um decodificador utilizado na decodificao das entradas de endereo A1A0 para selecionar as linhas correspondentes aos registradores. A sada do decodificador ativa em nvel alto, fornecendo o sinal de seleo para a linha correspondente ao endereo selecionado, desde que a entrada EN esteja em nvel baixo. Caso ENesteja em nvel alto, todas as sadas do decodificador estaro inativas, no havendo qualquer tenso em suas bases. A tabela abaixo ilustra melhor essa situao: ENDEREOS A1 A0 EN 0 0 0 0 1 0 1 0 0 1 1 0 SADAS D2 D1 1 0 0 1 0 1 1 1

D3 0 1 1 0

D0 1 1 1 0

Alm da tecnologia bipolar pode-se ainda utilizar a tecnologia CMOS ou NMOS para fabricar MROMs. Dentre as MROMs mais populares pode-se citar: 74187 - organizada como 256 x 4, tecnologia bipolar 7488A - organizada como 32 x 8, tecnologia bipolar Uma memria MROM muito popular, fabricada segundo a tecnologia NMOS, a TMS47256 / TMS47C256, organizada na forma 32K x 8.

PROMs - ROMs PROGRAMVEIS:

Em virtude do alto custo das MROMs, a no ser que sejam utilizadas em aplicaes que envolvam grande produo de chips, foram desenvolvidas para aplicaes mais modestas ROMs que podem ser gravadas pelo usurio. Esse tipo de ROM conhecido como PROM FUSE, isto , uma ROM programvel (do ingls PROGRAMMABLE READ ONLY MEMORY FUSE). Uma forma bastante simples de implementar uma ROM programvel atravs de diodos. Cada clula de memria constituda por um diodo, aps o qual conectado um fusvel. Se quisermos que determinado ponto no seja um diodo, basta fazer circular por esse ponto uma corrente suficiente para romper o fusvel correspondente, conforme ilustra a figura abaixo:

18LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

Pode-se dessa forma gravar as palavras que se deseja armazenar. No entanto, depois de gravada uma palavra, no mais poder ser alterada ou desgravada. necessrio antes de gravar esse tipo de ROM fazer um mapeamento, localizando os pontos para gravao, pois um eventual erro ir inutilizar o chip. Se aps gravada, houver a necessidade de modificar os dados armazenados, isto no mais ser possvel, havendo ento necessidade de utilizar outro chip. Pode-se tambm implementar uma PROM atravs de transistores, segundo a tecnologia bipolar, CMOS ou NMOS. Neste caso, a ligao entre a base a linha de dados ser efetuada atravs de um fusvel, que poder ser queimado, com uma corrente adequada. A vantagem das PROMs com a tecnologia CMOS ou NMOS sua capacidade bem superior com relao s bipolares. A figura a seguir mostra uma PROM implementada com diodos:

A tabela a seguir mostra a situao de uma PROM com diodos aps a gravao pelo usurio, segundo suas necessidades:
19LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

E0 1 0 0 0

ENDEREOS E1 E2 E3 0 0 0 1 0 0 0 1 0 0 0 1

S0 0 1 0 1

PALAVRAS S 1 S2 S3 1 0 1 0 1 1 1 1 0 1 1 1

S4 1 1 1 0

O diagrama da PROM devidamente programada e gravada mostrado a seguir:

Dentre as PROMs mais populares podemos citar: 74186 - tecnologia bipolar, capacidade de 64 bytes TBP28S166 - tecnologia bipolar, capacidade 2K x 8 TMS27PC256 - tecnologia CMOS, capacidade 32K x 8

EPROMs - ROM programvel / apagvel:

Uma EPROM pode ser programada pelo usurio, com a vantagem de poder ser apagada e reprogramada quantas vezes forem necessrias, sendo fabricadas segundo a tecnologia MOS, CMOS ou NMOS. Uma vez programada uma EPROM comporta-se como uma memria no voltil , pois reter seus dados indefinidamente. O processo de programao de uma EPROM envolve a aplicao de nveis especiais de tenso situados entre 10 e 25V s entradas do chip, em intervalos com tempo determinado, da ordem de 50ms por posio de memria. Em seu estado natural (sem qualquer programao) todas as clulas armazenam o bit 1. Dessa forma, durante a programao os pinos de dados e endereos da EPROM so
20LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

usados para selecionar quais clulas so programadas como 0 e quais sero deixadas em 1. Uma vez que uma clula da EPROM tenha sido gravada, possvel apag-la expondo-a luz ultravioleta, aplicada atravs de uma janela no chip, requerendo para isso uma exposio que varia de 15 a 30 minutos. Entretanto, no possvel apagar clulas selecionadas, pois ao expor o chip radiao ultravioleta todas as clulas se apagaro, voltando a nvel 1. A figura a seguir ilustra uma EPROM:

A figura abaixo ilustra o chip 2732A, (32768-BIT ERASABLE PROGRAMMABLE READ-ONLY MEMORY), apagvel pela ao de radiao ultravioleta, que uma EPROM organizada na forma 4K x 8.

Esse chip de memria possui 12 bits de endereos, pois 2 12 = 4096 e 8 sadas de dados. Possui ainda 2 entradas de controle: E a entrada de habilitao usada para colocar o chip no estado standby , onde seu consumo de potncia reduzido. G / Vpp uma entrada dupla, onde: G a habilitao de sada usada para controlar os buffers de sada, de forma que o mesmo possa ser ligado ao barramento de um microprocessador sem provocar bus contention (disputa pelo barramento); Vpp a tenso especial de programao, durante o processo de programao da EPROM. A tabela abaixo mostra os 6 modos de operao do TMS2732A:

21LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

VIL e VIH correspondem aos nveis baixo e alto respectivamente, compatveis TTL; HI-Z corresponde ao estado de alta impedncia; X significa dont care; D significa dado e Q significa sada. O chip TMS2764 uma EPROM, tambm apagvel por radiao ultravioleta (65536-BIT ERASABLE PROGRAMMABLE READ-ONLY MEMORY), organizada como 8K x 8, conforme ilustra a figura abaixo:

preciso ficar atento quanto denominao dos chips. A letra P inserida entre os nmeros 2732 e 2764, indica que trata-se de uma memria PROM. Desta forma, os chips TMS27P32A e TMS27P64 so memrias PROM. As EPROMs apagveis por ultravioleta, apresentam duas grandes desvantagens: a primeira o fato da mesma precisar ser retirada do soquete para ser apagada e reprogramada; a segunda que a memria inteira apagada com a aplicao de radiao ultravioleta. Para contornar esse inconveniente foi desenvolvido um outro tipo de EPROM, que pode ser apagada por pulsos eltricos. A grande vantagem da memria por apagamento com pulsos eltricos com relao a memria por apagamento com radiao ultravioleta que o apagamento e a
22LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

reprogramao dos dados pode ser feita seletivamente ao invs da memria toda, alm do que, para ser programada ou reprogramada, o chip no precisa ser removido do circuito. Enquanto que uma EPROM por ultravioleta leva entre 15 a 20 minutos para ser apagada, uma EPROM por impulsos eltricos tem esse tempo reduzido para alguns milisegundos, o que constitui uma outra grande vantagem. O primeiro chip EPROM apagvel por pulsos eltricos foi o Intel 2816 com capacidade de 2K x 8. A partir da esse tipo de memria foi bastante aperfeioado. Um chip mais moderno, o 2864 com capacidade 8K x 8, contm internamente um circuito que gera as tenses necessrias para apagamento e reprogramao, de modo a necessitar apenas a alimentao de Vcc. A figura a seguir mostra a configurao de um chip 2864:

O chip 2864 bastante verstil, podendo ser comparado s RAMs estticas em termos de operao, constituindo uma vantagem por ser no voltil. No entanto em comparao s RAMs estticas, a desvantagem que possui circuitos mais complexos e tempo de acesso maior. Analisando o digrama do chip 2864, pode-se observar que os pinos I/O (dados), podem ser utilizados tanto para a entrada como para a sada, dependendo dos nveis nas entradas de controle, conforme ilustra a tabela abaixo: MODO Leitura Escrita Standby E baix o baix o alto OE baix o alto X WE alto baix o X SADAS DATA OUT DATA IN HI-Z

APLICAES DA ROM

23LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

As ROMs podem ser usadas em qualquer tipo de aplicao que exija armazenamento de dados de caractersticas no voltil. FIRMWARE (MICROPROGRAMA): Uma das mais importantes aplicaes da memria ROM est no armazenamento de microprogramas de um computador. Alguns computadores armazenam tambm em ROM seu sistema operacional e em alguns casos, interpretadores de linguagem. Muitos produtos de consumo como, jogos eletrnicos, sistemas eletrnicos de injeo de combustveis em automveis, etc. usam ROMs. Os programas de computador que esto armazenados em ROMs denominam-se firmware, pelo fato de seus dados no estarem sujeitos mudanas, ao contrrio daqueles armazenadas em RAMs (software), que so modificados com facilidade. BOOTSTRAP - (MEMRIA DE PARTIDA FRIA): Alguns computadores no possuem seu sistema operacional armazenado em ROM. Ao invs disso, usam memria de massa para sua inicializao (normalmente discos magnticos). Para que o computador saiba o que fazer aps sua ligao, um programa muito pequeno denominado programa de partida fria ou bootstrap armazenado em uma ROM executado logo que o mesmo ligado. As instrues do programa levam o processador a inicializar o sistema, fazendo com que parte residente do sistema operacional seja transferida da memria de massa para a memria interna. TABELAS DE DADOS: As ROMs so muito utilizadas para armazenar dados que no mudam nunca, como por exemplo: tabela de implementao de funes trigonomtricas e tabelas de cdigos. O chip MM4220BM fabricado pela NATIONAL SEMICONDUCTOR por exemplo, armazena valores da funo seno para ngulos de 0 a 90 . CONVERSORES DE DADOS: A converso de dados necessria, quando o microprocessador est entregando dados em binrio puro e tais dados devem ser entregues por exemplo, a um display de 7 segmentos. Uma forma de implementar essa converso a utilizao de uma ROM programada para tal fim. O chip 74185 uma ROM TTL que armazena os dados necessrios para efetuar a converso binrio-BCD para uma entrada de 6 bits. GERADORES DE CARACTERES: Os caracteres alfanumricos so formados por um grupo de pontos, que podem estar brilhando ou no, dependendo do caractere a ser mostrado. Esse grupo de pontos normalmente arranjado como uma matriz de pontos 5 x 7 ou 7 x 9, sendo esses pontos representados por um cdigo binrio (0 e 1). Uma ROM geradora de caracteres armazena os cdigos do padro de pontos de cada caractere em um endereo que corresponde ao cdigo ASCII. Por exemplo, o padro
24LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

de pontos para o caractere A deve estar armazenado no endereo 1000001, onde 1000001 o cdigo ASCII para a letra A. GERADORES DE FUNES: O gerador de funes um circuito que deve fornecer em sua sada formas de onda diversas (senoidal, quadrada, triangular, etc). Seu diagrama mostrado abaixo:

Na ROM armazenada uma tabela com 256 valores diferentes de 8 bits, cada um deles correspondente ao valor de um ponto da curva que deva ser representada. Os endereos da ROM so gerados ciclicamente por um contador de 8 bits, que pulsa continuamente pela ao do clock. Quando o contador tiver percorrido todos os 256 endereos da ROM, esta ter gerado em sua sada todos os 256 pontos necessrios para que o conversor D/A produza a forma de onda desejada. A figura abaixo sintetiza tudo o que foi dito at agora sobre as ROMs e suas divises:

RAM - (RANDOM ACCESS MEMORY) SRAM - (STATIC RANDOM ACCESS MEMORY)

As memrias RAM, tambm conhecidas como memrias de escrita e leitura (RWM) so usadas em computadores para armazenamento temporrio de dados.
25LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

ARQUITETURA DE UMA RAM

A desvantagem das RAMs que por serem no volteis os dados nela armazenados se perdem quando o computador desligado, isto , armazenam dados por tempo indeterminado, enquanto a alimentao estiver sendo aplicada ao chip. Por esse motivo, essas RAMs so denominadas RAMs ESTTICAS (SRAM). A grande vantagem das RAMs que podem ser lidas e escritas rapidamente. Tomemos como exemplo uma RAM que armazena 64 palavras de 4 bits cada, organizada na forma 64 x 4, conforme ilustra a figura a seguir: Para selecionar uma das 64 posies de memria para leitura e escrita o cdigo de endereos aplicado entrada de um decodificador (6 para 64). Como 64 = 26 , ento torna-se necessrio 6 linhas de endereo. Quando o cdigo de endereo A5A4 A3 A2 A1A0 = 011110 for aplicado na entrada de endereos, a sada do decodificador estar em nvel alto, selecionando o registrador 30 para leitura ou escrita, pois 0111102 = 3010.

CS = Chip select

R/W = Read/Write

Escrita: Um dos registradores da memria escolhido pelo cdigo de endereo para ser escrito. Para escrever uma nova palavra necessrio que R/W esteja em 0 e CS em 1.
26LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

Esta combinao proporciona a habilitao dos buffers de entrada, desabilitando os buffers de sada, que normalmente operam em alta impedncia durante a operao de escrita. Leitura: Da mesma forma que anteriormente, o cdigo de endereo seleciona um registrador para ser lido. Para isto, necessrio que R/W esteja em 1 e CS em 1. Isto proporciona a habilitao dos buffers de sada, desabilitando os buffers de entrada, que normalmente operam em alta impedncia durante a operao de leitura. Seleo do chip (chip select): Muitas memrias possuem mais de uma entrada de seleo de chip, que quando desabilitado, no permite operaes de escrita e leitura. Quando o chip est desabilitado, consome muito pouca energia, o que muito til para sistemas de memria que empregam vrios chips para aumentar sua capacidade, uma vez que, somente um dos chips dever estar selecionado para a realizao de uma operao.

AMPLIAO DA CAPACIDADE DE UMA RAM

Como exemplo podemos citar a necessidade de uma memria com capacidade 32 x 4 ( 32 palavras de 4 bits), mas dispomos apenas de chips 16 x 4. Veja o diagrama abaixo:

O arranjo acima ilustrado, normalmente denominado mdulo de memria, abrange os endereos:

RAM 0 - 00000 a 01111

27LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

RAM 1 - 10000 a 11111 TOTAL - 00000 a 11111 (32 palavras = 25 = 5 linhas de endereos)
Observa-se que o endereo A4 tem por funo selecionar uma das duas RAMs atravs da entrada CS a partir dos nveis 1 ou 0. Quando CS = 1, habilita a RAM 0, desabilitando a RAM 1. Desta forma, a faixa de endereos para as RAMs 0 e 1 ficar por conta das entradas A3A2A1A0.

AMPLIAO DO TAMANHO DA PALAVRA DE UMA RAM

Supondo que dispomos de chips de memria RAM 16 x 4, mas precisamos apenas dobrar o tamanho da palavra, mantendo a mesma quantidade de palavras. Isto nos daria uma organizao 16 x 8. Neste caso cada chip seria utilizado para armazenar a metade de bits de cada palavra. A figura a seguir mostra esse arranjo:

Para o arranjo acima, a faixa de endereos compreende: 0000 a 1111, que corresponde a 16 palavras.
28LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

A RAM 0 armazena os 4 bits da mais significativos da palavra, enquanto que a RAM 1 armazena os 4 bits menos significativos da mesma palavra. As entradas R/W e CS controlam a operao escrita/leitura. Para leitura R/W= 1 e CS= 0; para escrita R/W= 1 e CS= 0. O barramento de dados funciona como entrada e sada, podendo ser interligado a qualquer outro dispositivo, como por exemplo, um processador.

IMPLEMENTAO DE UMA RAM

O diagrama a seguir representa uma RAM implementada com FFs RS, com capacidade de 4 bits ( 4 x 1). Observe que a mesma possui 2 entradas de endereo. Para armazenar um dado no FF2 por exemplo, procede-se da seguinte maneira: a) a entrada X deve estar em nvel 1 b) A0 A1 = 10 = 210 c) aplicar o dado que se deseja armazenar na entrada D (0 ou 1) Com o endereo 10, somente o FF2 ser ativado. As outras entradas dos demais FFs mantero o estado atual, de modo que a informao armazenada nos mesmos no ser destruda. Para leitura, basta levar X a nvel 0. Para ler por exemplo, a informao no FF3 basta enderear A0A1 = 11. Durante o processo de leitura, as informaes armazenadas no sero destrudas, uma vez que CK estando em nvel 0, bloquear todos os FFs.

29LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

Para ler por exemplo, a informao no FF3 basta enderear A0A1 = 11.

Anlise do chip MCM14552

O chip MCM14552 uma RAM esttica, produzido pela Motorola, organizado na forma 64 x 4 (256-BIT STATIC RANDOM ACCESS MEMORY), cujo diagrama lgico mostrado abaixo:

A tabela para as operaes principais mostrada abaixo: FUNES CE1 CE2 CE3 T LE M ST WE

30LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

Escrita Leitura Desabilitao das sadas (HI-Z)

0 0 X X 1 X X

0 0 X 1 X X X

0 0 1 X X X X

X 0 X X X 1 X

X X X X X X X

X X 0 0 0 X 0

0 X X X X X X

0 1 X X X X 0

O chip MCM14552 um circuito integrado fabricado segundo a tecnologia CMOS, de larga escala de integrao (LSI). O diagrama de sua pinagem mostrado abaixo:

As RAMs estticas tambm podem ser fabricadas a partir da tecnologia bipolar, porm, a maioria emprega as tecnologias CMOS e NMOS. A figura abaixo mostra uma comparao entre uma clula bipolar e uma clula NMOS.

31LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

A tecnologia bipolar tem a vantagem da velocidade com relao a tecnologia da famlia MOS. No entanto, os dispositivos da famlia MOS tem maior capacidade de armazenamento e menor consumo de potncia. Conforme ilustra a figura acima, a clula bipolar utiliza dois transistores bipolares e dois resistores. A clula NMOS utiliza quatro MOSFETs de canal negativo. A clula bipolar requer mais espao no chip devido a sua maior complexidade e necessitam de resistores, enquanto que na clula NMOS esses resistores so substitudos pelos transistores Q3 e Q4. Uma clula de memria CMOS similar NMOS, exceto pelo fato de utilizar MOSFETs de canal positivo nos lugares de Q3 e Q4, resultando em um chip com baixo consumo de potncia, mas com arquitetura bem mais complexa.

DRAM - (DYNAMIC RANDOM ACCESS MEMORY)

As RAMs dinmicas, tambm denominadas DRAMs, possuem alta capacidade de armazenamento e so fabricadas segundo a tecnologia MOS. Enquanto que as RAMs estticas armazenam informaes em flip-flops, as RAMs dinmicas armazenam os bits 0 e 1 em microcapacitores parasitas nos transistores MOS que constituem sua clula. Devido a corrente de fuga essas informaes podem ser perdidas aps um determinado perodo, necessitando pois de um processo de restaurao peridica. O ato de restaurar um dado armazenado em uma RAM dinmica chama-se refresh. A necessidade da operao de refresh torna a RAM dinmica desvantajosa em relao RAM esttica. Uma DRAM muito popular a TMS4116 (16384-BIT DYNAMIC RANDOM ACCESS MEMORY), organizada na forma 16K x 1, fabricada com a tecnologia MOS, cujo diagrama de pinagem mostrado abaixo:

32LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

Para esse tipo de memria, a operao refresh deve ser realizada a cada 2ms (milisegundos), para reter os dados. Sua arquitetura simplificada mostrada na figura abaixo:

Como essa DRAM necessita de 14 bits de endereo, utiliza-se uma tcnica denominada multiplexao de endereos, tcnica essa, muita usada para reduzir o tamanho do invlucro do chip. No caso da DRAM TMS4116, um endereo de 14 bits aplicado em dois momentos atravs das entradas CAS e RAS, responsveis pelo armazenamento dos endereos de linha e coluna (RAS para linhas e CAS para colunas). Para melhor entender o conceito de multiplexao de endereos, analisaremos os sinais de temporizao de RASe CAS conforme ilustra a figura abaixo:

33LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

Inicialmente RAS e CAS esto em nvel alto. No instante t 0 sete bits menos significativos do endereo, correspondentes ao endereo de linha (A0 - A6), so aplicados entrada de endereos. Aps decorrido o tempo de setup (t RS) a entrada RASpassa para nvel baixo, em t1. Na transio negativa deste sinal, essa parte do endereo carregada em um registrador interno de maneira que os sinais A0 - A6 aparecem na entrada do decodificador de linha. O nvel lgico baixo proveniente de RAS habilita ento o decodificador de linha, de forma que o mesmo decodificar o endereo de linha, selecionando uma das linhas da matriz. No instante t2 os bits restantes (A7 - A13), correspondentes ao endereo da coluna, so aplicados entrada de endereos. Em t 3 CAS levada a nvel baixo, comandando o armazenamento do endereo da coluna no registrador correspondente. Da mesma forma, o decodificador de coluna habilitado, decodificando ento o endereo de coluna, selecionando uma das colunas da matriz. Nestas condies as duas partes do endereo j foram devidamente processadas, para selecionar uma das clulas da memria para uma operao de escrita ou leitura, exatamente como no caso de uma RAM esttica. Conclui-se ento que os sinais RAS e CAS realizam a funo de seleo do chip, dispensando assim a entrada CS. Desta forma, para uma DRAM 16 x 1, ao invs de se utilizar 14 entradas de endereo, utiliza-se apenas 7, segundo a tcnica da multiplexao de endereos. O processo de temporizao das operaes de leitura e escrita de uma DRAM muito mais complexo em relao a uma SRAM.

34LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

Para se ter uma idia, vamos considerar um barramento de endereos de um processador alimentando uma SRAM ou ROM e um barramento de endereos alimentando uma DRAM. As figuras abaixo ilustram de maneira bem simplificada essas condies: A) Barramento de endereos de um processador para uma SRAM ou ROM de 16K. O barramento de endereos compreende as linhas A0 a A13 que interligam o processador com o sistema de memria.

B) Barramento de endereos de um processador para uma DRAM com a mesma capacidade. Observa-se que entre o processador e a DRAM existe um multiplexador, que recebe as 14 linhas de endereo do processador e entrega 7 linhas de endereo para a DRAM, devidamente multiplexadas. A multiplexao ocorre nas seguintes condies: quando MUX = 0, ocorre a transmisso das linhas de endereo A0/A6 para a DRAM; quando MUX = 1, ocorre a transmisso das linhas de endereo A7/A13 para a DRAM.

Como j foi dito anteriormente, uma das desvantagens das memrias dinmicas a necessidade de recarregar suas clulas periodicamente (em mdia 2ms), caso contrrio, todos os dados nela armazenados sero perdidos. Teoricamente, a operao refresh deve ser executada toda vez que ocorrer uma operao de leitura em uma determinada clula.

35LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

Levando-se em considerao uma DRAM de 16K (16384 bits), seria necessria ento uma operao de leitura da ordem de 122ns (nanosegundos) para cada clula, taxa de leitura esta, muito elevada para a maioria das DRAMs disponveis no mercado, alm de ser pouco provvel que todas as 16384 clulas fossem lidas em 2ms. Em vista disto as DRAMs em sua maioria, so projetadas de tal forma que, quando uma operao de leitura for feita em uma determinada clula, todas as clulas dessa mesma linha sofrero refresh. Dessa forma a operao refresh fica bastante simplificada, pois limita-se a apenas 128 linhas, isto , a operao refresh ocorrer em toda a linha se nesta linha pelo menos uma clula for lida. Uma forma bastante simples de implementar a operao refresh, a utilizao de um contador refresh de 7 bits usado para gerar ciclicamente os 128 endereos das linhas da DRAM (neste caso, a DRAM de 16K, TMS4116). O contador gera ento 0000000 que corresponde a 0, at 1111111 que corresponde a 127, processo esse que demora aproximadamente 50 s (microsegundos). O endereo gerado pelo contador no pode interferir com os endereos vindos do processador durante as operaes normais de escrita e leitura. Em virtude disso os endereos do contador devem ser multiplexados com os endereos do processador, para que no ocorra qualquer tipo de conflito entre endereos. Para facilitar esse tipo de operao, muitos fabricantes de circuitos integrados desenvolveram chips especiais para essa finalidade, como por exemplo o CI MC3242A (MEMORY ADDRESS MULTIPLEXER AND REFRESH COUNTER). Esse chip recebe o nome de controlador de RAM dinmica, cujo diagrama de pinagem mostrado abaixo:

O pino 15 (CE - chip enable) uma entrada opcional. Quando esse pino e deixado em aberto, assume valor alto, mantendo assim performance idntica ao chip da Intel 3242.
36LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

O chip em questo possui na sada 7 bits de endereo multiplexados, os quais so ligados entrada de endereos da DRAM, que pode ser alimentada de trs fontes possveis: A primeira fonte a sada do contador refresh que incrementado por um pulso externo de clock, aplicado na entrada Count (contador de refresh interno), que fornece os endereos de linha para a DRAM durante a operao refresh. As duas outras so as sadas multiplexadas do controlador, obtidas da multiplexao dos 14 bits de endereo oriundos do processador, que so transformados em endereos de linha e de coluna, utilizados quando o processador precisa ler ou escrever na DRAM. Os nveis lgicos aplicadas nas entradas Refresh Enable e Row Enable, determinam qual dos trs conjuntos de 7 bits vai aparecer na sada do controlador, conforme mostra a tabela abaixo: Sada do MC3442A Endereo de refresh (obtido do contador interno) L H Endereo de linha (A0 - A6) L L Endereo de coluna (A7 - A13) O diagrama abaixo ilustra o processo de operao descrito acima: Refresh EN H Row EN X

OUTROS TIPOS DE MEMRIAS RAM NO VOLTIL:

Como sabemos as RAMs estticas so utilizadas para leitura e escrita, devido a sua alta velocidade na realizao dessas operaes, no entanto, por serem volteis, os dados nela armazenados se perdem quando cessa a alimentao eltrica. Existem no entanto, duas solues para esse problema: A primeira usar memrias que possam ser alimentadas por baterias sempre que ocorrer falta de energia. Isto requer memrias de baixo consumo, de modo a no consumir rapidamente toda a carga da bateria. No resta dvidas de que a tecnologia
37LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

CMOS seria a mais indicada para o caso e para tal as memrias deveriam ser mantidas em standby para consumir o mnimo possvel de energia. Algumas SRAMs com tecnologia CMOS incluem no chip pequenas baterias de ltio (lithium). Outra soluo emprega a NVRAM (RAM no volteis). Uma NVRAM possui uma matriz de RAM esttica e uma matriz de EAPROM no mesmo chip, combinando dessa forma a velocidade de operao de uma SRAM com a capacidade de armazenamento de uma EAPROM. Cada clula de SRAM corresponde a uma cela de EAPROM e as informaes podem ser transferidas entre as clulas em ambas as direes. Na ocorrncia de falta de energia ou mesmo quando o computador for desligado, ocorre o seguinte: a) um circuito sensor de tenso detecta a queda de tenso AC e envia um sinal entrada Store da NVRAM; b) com isto o contedo armazenado na NVRAM transferido das clulas de RAM esttica para as correspondentes da EAPROM; essa transferncia realizada em paralelo (da ordem de alguns milisegundos); c) at que a energia da fonte se esgote totalmente ( devido a descarga dos capacitores da fonte de 5V DC) , isto manter a NVRAM energizada, at que a transferncia se complete; d) a partir da a EAPROM guarda uma cpia do contedo da SRAM; e) restabelecendo-se a energia, a NVRAM comanda a transferncia automtica das informaes da EAPROM para a SRAM. Uma NVRAM tem a vantagem de no necessitar de bateria, sendo no entanto mais complexa do que um chip de memria convencional e por isso no esto disponveis para altas capacidades de armazenamento. Quando se requer o uso de memrias no volteis de alta capacidade, a alternativa a utilizao de RAMs CMOS com bateria.

MEMRIAS FIFO:
As FIFOs (First Input - First Output), que traduzindo significa Primeiro a entrar Primeiro a Sair, um tipo de memria de acesso seqencial, na qual so usados registradores de deslocamento na sua implementao. Isto significa que medida que as palavras entram na entrada de dados, so descarregadas na mesma ordem na sada de dados, ou seja, a primeira palavra escrita ser a primeira palavra a ser lida.

38LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

Desta forma, a FIFO muito utilizada na transferncia de dados entre sistemas que operam com velocidades diferentes. Como exemplo mais comum, podemos citar a transferncia de dados de um computador para uma impressora.

O computador envia dados para uma impressora a uma velocidade muito superior a que a impressora possa aceit-los. A memria FIFO neste caso age com um buffer equalizador de taxa de dados, aceitando os dados que vem do computador em velocidade alta, digamos, 40.000pps (pulsos por segundo) e armazenando-os. Aps isso sero deslocados para uma impressora a uma velocidade bem mais baixa, digamos, 400pps. A FIFO tambm pode ser utilizada para operar de forma contrria, ou seja, transmitir dados de um dispositivo extremamente lento (como por exemplo o teclado), para um dispositivo rpido como o computador. A figura a seguir ilustra o diagrama de pinagem do CI comercial CY3341. Dentre as suas caractersticas pode-se mencionar: a) taxa de dados 1,2/2 MHz; b) sincronizao independente das entradas e sadas; c) tecnologia CMOS; d) expansvel verticalmente e horizontalmente. (64 x 4 FIFO SERIAL MEMORY)

A entrada dos dados (D0 - D3) controlada pelas entradas SI e IR, enquanto que a sada dos dados controlada pelas entradas SO e OR. A entrada Master Reset atua diretamente nos controles lgicos da entrada e sada, inibindo-os, quando mesma for aplicado o nvel lgico 0. O diagrama lgico mostrado abaixo torna isto mais claro:
39LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

MEMRIAS DE BOLHAS MAGNTICAS (MBM):

A memria de bolhas magnticas uma memria a semicondutor, que armazena informao binria em forma de bolhas magnticas muito pequenas, formadas sobre um filme fino de material magntico. A presena ou no de uma bolha em uma determinada posio, interpretada como nvel 1 ou 0. A movimentao das bolhas ocorre em razo da mudana do campo magntico, de maneira similar aos registradores de deslocamento circular. Os dados circulam a partir de um determinado ponto de captura a uma taxa da ordem de 50.000 bits por segundo. As MBM no so memrias seqenciais e tem a vantagem de no serem volteis. A vantagem das MBMs em relao as memrias no volteis ROMs, PROMs, EPROMs que podem ser lidas e escritas com a mesma facilidade. Comparando as MBMs com o armazenamento de dados em fitas magnticas, as MBMs so mais confiveis, por no possurem partes mecnicas. Um dispositivo tpico de MBM pode armazenar mais de 1 milho de bits. No entanto, devido a sua baixa velocidade (da ordem de 1 a 20ms), no so empregadas como memria principal, mas, muito utilizadas como memria de massa. Infelizmente, seu custo muito alto, devido a complexidade dos circuitos internos. Com a evoluo tecnolgica e a diminuio de custos, futuramente as MBMs substituiro os disquetes, pois, as MBM so em torno de 100 vezes mais rpidas do que os disquetes ,alm do que, muito mais confiveis.

CACHE DE RAM:
Como j sabemos, a performance de um computador est diretamente relacionada com sua velocidade no processamento de dados e instrues.

40LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

Alguns fabricantes, para manter os computadores dentro de um limite razovel de preo, utilizam os chips de memria RAM mais lentos como parte principal de memria e os chips de memria RAM mais rpidos e mais caros na placa me (motherboard), como memria de cache de RAM externo, que geralmente varia entre 64K a 512K. Sem o cache, o processador poderia ficar vrios ciclos de clock inativo, esperando que os dados solicitados lhes fossem transmitidos. Convm esclarecer que, um ciclo de clock o menor espao de tempo durante o qual uma operao pode durar em um computador. O cache tem a finalidade de manter sempre prontos os dados mais provveis de serem solicitados pelo processador. A eficincia do cache de RAM externo controlado por dois fatores: a) velocidade b) algoritmo O algoritmo importante, uma vez que, determina quais os dados que devero ser armazenados no cache, ou seja, quais os dados que so solicitados mais vezes pelo processador durante a execuo de um programa. Desta forma, quando o processador solicita um determinado dado, o cache consegue fornec-lo atravs de seus chips mais rpidos. Quando um novo dado solicitado por algum programa, o cache substitui o dado mais antigo (contido nos chips mais rpidos) pelo novo dado e pelos demais que ficam ao redor dos endereos da memria, obedecendo a regra FIFO (First-In First-Out), isto , o dado que est mais tempo sem uso tem menos chances de ser futuramente solicitado pelo programa. Ciclo de operao: I - Um programa qualquer solicita atravs da CPU dados para serem utilizados na prpria CPU; II - O cache de RAM intercepta essa solicitao que est a caminho da memria, pega esses dados e os envia CPU; III - O cache tambm armazena uma cpia dos dados que foram que foram gravados no cache (chips de alta velocidade); IV - Assim que o cache nota que a CPU est inativa, pega os dados do programa dos endereos de memria adjacentes e leva para os endereos dos dados que o programa solicitou inicialmente. O cache armazena ento esses dados; V - Quando o programa solicitar novamente que os dados sejam enviados CPU, o cache verifica se tais dados j esto armazenados no cache. Se estiverem, o cache os envia diretamente CPU, sem ter que acessar os chips de memria mais lentos. Desta forma, a CPU fica menos tempo inativa; VI - Quando a CPU quer alterar algum dado que j est na memria, o cache verifica primeiro se o dado a ser alterado encontra-se nos chips de alta velocidade. Se estiver, ele
41LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

compara o dado que possui e envia dados somente para aqueles endereos de memria que contm dados diferentes dos armazenados. Este processo mais rpido do que alterar todo o bloco de dados. Conclui-se ento que o cache controla todos os endereos e bloco de instrues necessrios para a execuo de um programa, tornando dessa forma o computador mais rpido. A figura abaixo ilustra de forma simplificada a trnsito dessas informaes, entre a programa, CPU, cache externo e memria principal:

CACHE DE DISCO:
O ponto mais lento de qualquer computador a unidade de disco, em virtude de suas partes mveis. As mesmas movem-se dentro de um tempo real, levando-se em conta sua massa e inrcia. Uma das formas de minimizar esse inconveniente certificar-se de que os arquivos do disco esto desfragmentados, ou seja, os clusters que compe tais arquivos estejam prximos, evitando assim que as cabeas de leitura/escrita percorram todo o espao fsico do disco para unir as partes do arquivo. Uma outra forma optar por uma unidade de RAM que faz parte do computador, configurada para tapear o computador, simulando assim, uma unidade real. O funcionamento do cache de disco similar ao cache de RAM. Levando-se em conta que, a diferena de velocidade de uma unidade de disco e a velocidade de qualquer chip de RAM, por mais lento que seja, em comparao com a velocidade de um chip de RAM rpido e um mais lento muito grande, o cache de disco produz resultados mais evidentes. Existem vrios programas de cache de disco disponveis no mercado; o sistema operacional MS-DOS, por exemplo, inclui um programa desse tipo (Smartdrv). Algumas controladoras de disco mais modernas, possuem circuitos para unidades de cache de RAM prprios, evitando assim que o cache utilize a memria do computador que seria solicitada pelos programas. Ciclo operacional: I - Quando um programa de cache de disco carregado, o programa residente da memria reserva uma parte da memria convencional, expandida ou estendida para seu uso, podendo atingir de alguns kilobits a vrios megabits de RAM;
42LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

II - Sob o comando de um aplicativo, a CPU envia um comando para a unidade de disco solicitando dados; III - O cache l os dados do disco e busca mais dados, geralmente nos clusters adjacentes. O cache intercepta essa solicitao de dados; IV - Quando a CPU no est processando instrues, o cache assuma o controle para ler mais dados na unidade de disco, que tambm so guardados na RAM (geralmente os setores prximos aos arquivos j lidos). O cache possui uma lgica interna que permite descobrir quais blocos tem mais chances de serem solicitados mais tarde pelo aplicativo. A inteligncia dessa lgica que permite diferenciar a eficincia de cada um desses programas; V - Posteriormente, quando o aplicativo solicitar mais dados, o cache verifica se os dados solicitados esto disponveis na RAM. Se estiverem, esses dados sero fornecidos diretamente CPU, sem ter que acessar a unidade de disco, caso contrrio, o cache repete os procedimentos anteriores. Quando a RAM utilizada pelo cache estiver lotada, os dados l armazenados h mais tempo sem utilizao so liberados, sendo substitudos pelos dados mais recentes provenientes do acesso unidade de disco; VI - Quando um programa envia um comando para gravar no disco, alguns caches interceptam os dados, no os gravando no disco at que a CPU esteja ociosa, tornando assim, essa operao mais gil visto que, a CPU no executa operaes de qualquer tipo de processamento e gravaes em disco; VII - Se o arquivo a ser gravado ainda estiver na RAM controlado pelo cache, este grava na unidade de disco somente os clusters que foram alterados, minimizando assim, o movimento das cabeas de leitura/escrita.

PARTE PRTICA
Utilizao do chip comercial CY74S189 (74189 / SN7489) - 16 x 4 STATIC R/W RAM. A figura abaixo ilustra o diagrama de pinagem e o diagrama lgico:

43LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

O chip CY74S189 fabricado segundo a tecnologia CMOS, com um tempo de acesso da ordem de 35ns. As sadas, que correspondem aos pinos 5,7,9 e 11 esto em coletor aberto. As entradas correspondem aos pinos 4,6,10 e 12. Os pinos de endereamento so: 1,15,14 e 13 utilizados para selecionar 1 entre 16 palavras. As linhas de controle so: pino 2 (chip select) e pino 3 (write enable), cujas possibilidades de operao so mostradas na tabela a seguir: CS 0 0 1 1 WE 0 1 0 1 OPERAO Escrita Leitura Armazenamento inibido No opera (HI-Z)

MATERIAIS NECESSRIOS 1 - chip CY74S189 ou SN74189 ou SN7489 4 - Leds vermelhos 4 - Resistores de 1k - 1/4W 4 - Resistores de 330 - 1/4W 1 - Fonte de alimentao 5V
44LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

1 - Multmetro analgico ou digital 1 - Placa tipo Proto-board 1 - Conectar o chip ao proto-board, conforme indica a figura abaixo:

2 - Complete a tabela 1 a seguir - OPERAO ESCRITA: Controle CS WE Endereo A2 A1 1 0 0 0 1 1 1 1 0 0 1 1 1 0 0 1 Palavra de entrada D3 D2 D1 D0 1 1 0 0 0 0 0 1 0 1 0 1 1 0 1 0 0 0 1 1 0 1 1 0 0 0 1 0 1 0 1 1 Palavra de sada O3 O2 O1 O0

A3 1 0 0 1 0 0 1 0

A0 1 1 1 0 0 0 1 1

3 - Complete a tabela 2 a seguir - OPERAO LEITURA: Controle Endereo Palavra de entrada CS WE A3 A2 A1 A0 D3 D2 D1 D0 1 1 0 1

45LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim

Palavra de sada O3 O2 O1 O0

0 0 1 0 0 1 0

0 0 0 1 1 1 1

0 1 1 1 0 0 1

1 1 0 0 0 1 1

4 - As palavras lidas na tabela 2, correspondem s palavras escritas na tabela 1? Caso isto no ocorra, o que dever ser feito? ________________________________________________________________________ __________________________________________________________________ 5 - O que ocorre quando o chip opera na condio no opera? _____________________________________________________________________ 6 - O que ocorre quando o chip opera na condio armazenamento proibido? _____________________________________________________________________ 7 - Por qual motivo so ligados os resistres de 1k , do Vcc s sadas O0 a O3 ? _____________________________________________________________________ 8 - Sem esses resistores o chip funcionaria? Justifique. _____________________________________________________________________

46LABORATRIO DE ELETRNICA DIGITAL MEMRIAS Prof. Edgar Zuim