Vous êtes sur la page 1sur 8

1

Exercice 1 : Adaptation dun transistor et stabilit



550 MHz, un transistor bipolaire a la matrice [S]

1. En supposant le transistor unilatral, calculer le gain maximal que lon peut
attendre de ce composant.
2. Calculer le rayon et la position du centre du cercle de stabilit en entre. Ce
cercle coupe-t-il labaque ? On donne le dterminant de la matrice [S], ? = 0.2
- j0.12 = 0.23e
- j31
.
3. Sachant quil en est de mme pour la stabilit en sortie, quelle est votre
conclusion en ce qui concerne la stabilit de ce composant.
4. On choisit dadapter ce transistor avec les coefficients de rflexion ?
1
=
0.7213e
+j180
, ?
2
= 0.7386e
+j23
lentre et la sortie. Calculer les coefficients
de rflexion S
11
et S
22
vus lentre et la sortie du transistor.
5. En dduire le gain transducique. Comparez au gain du transistor unilatral.
Que ralisent ?
1
et ?
2
? Comment peut-on dterminer leurs valeurs ?
6. On se propose de raliser les adaptateurs par des lments localiss.
Pour la cellule dentre on choisit le schma de la figure 1. Calculer les
valeurs des lments pour raliser ladaptation.
Pour la cellule de sortie on choisit le schma dual de celui de la figure 1
cest--dire que C
1
est remplac par L
2
et L
1
est remplac par C
2
.
Calculer les valeurs des lments pour raliser ladaptation.


Figure 1 Cellule dadaptation


Correction Exercice 1 :

1/ Supposer lunilatralit signifie S
12
= 0, alors on a
dB
S S
S G 5 . 16
1
1
1
1
2
22
2
11
2
21



2/ Le cercle de stabilit en entre est dfini par son rayon R et la position de son
centre OC par :
2 2
22
21 12

S
S S
R
( )
2 2
22
*
*
11 22

S
S S
OC
Calculons dabord ? = S
11
S
22
- S
12
S
21
. la main ceci est fort pnible cause des
multiplications complexes que lon ralise de prfrence en coordonnes polaires
2
avant de passer aux coordonnes cartsiennes pour faire les additions et
soustractions.
Cela donne ? = 0,199- j 0,118 = 0,231 |-30,64 , donc R = 3,69.
Pour le centre, on trouve OC = 4,37+ j 1,87 = 4,71 |23,2 .
La conclusion est que |OC|- R > 1 et donc que le cercle de stabilit ne coupe
jamais le cercle extrieur de labaque de Smith. Comme le centre de labaque qui
correspond au point 50 - est stable, notre transistor est stable entre.

Figure1 Cercles de stabilit et coefficients de rflexion ?
1
et ?
2
.

3/ Si le transistor est stable aussi en sortie, il est donc inconditionnellement stable.
La figure ci-dessous reprsente les cercles de stabilit de ce transistor.

4/ Les formules utiliser sont

2 22
2 21 12
11
'
11
1

S
S S
S S

+

1 11
1 21 12
22
'
22
1

S
S S
S S

+

En pratique ce calcul est trs lourd la main. Si on dispose dun ordinateur ou
dune machine faisant aisment les multiplications et divisions en complexe, on
trouve :
S
11
0,7215 ? -179,7
S
22
0,7386 ? -22,89
On doit conclure ici que S
11
= ?
1
et S
22
= ?
2
, cest dire que ?
1
et ?
2
ralisent
ladaptation simultane.

5/ Dans la suite logique de lexercice, on calcule le gain transducique en disant que
cest le produit G = G
1
G
i
G
2
avec :

2
21
S G
i

2
'
11 1
1
1
1
1
S
G


3
2
22 2
2
2
1
1
S
G



Ceci gnre encore de douloureux calculs manuels en complexe pour les
dnominateurs de G
1
et G
2
, et on trouve
G
1
= 3.19 dB G
i
= 15.23 dB G
2
= -0.477 dB

Donc G = 17,95 dB, cest dire que le gain calcul ici est suprieur celui calcul
pour le quadriple unilatral. Cette approximation et ladaptation qui en dcoule est
donc trop grossire en pratique mme si ici % 1
21
12

S
S
.
Au vu du chapitre Stabilit du cours, nous pourrions revoir les rponses
cet exercice en calculant le facteur de stabilit de Rollet. On trouve K = 1,075 > 1, ce
qui signifie immdiatement que la stabilit est donc inconditionnelle (questions 2) &
3)) et que ladaptation simultane est possible avec ?
1
= 0.722 ? 179.6 et
?
2
= 0.739 ? 23.1(question 4)). Il en dcoule que le gain maximal est alors

dB K K
S
S
G 95 . 17 1
2
12
21
max


ce qui est bien ce que nous venons de trouver.

6/ Le calcul nous permet de trouver les valeurs des lments :
L
1
5,5 nH et C
1
12,1 pF
L
2
25,8 nH et C
2
2,4 pF

Exercice 2 : Adaptation dun transistor unilatral

Un transistor a les matrices [S] suivantes :

Ce transistor est plac entre deux lignes dimpdance caractristique 50 O. Le
gnrateur et la ligne de sortie sont adapts 50 O.
1. Justifier la supposition dunilatralit du composant.
2. Calculer le gain en puissance composite (gain transducique) 3 GHz et 5
GHz.
3. On adapte lentre laide dun quadriple sans pertes. Calculer le nouveau
gain transducique. Si on adapte aussi la sortie, quel serait le gain du transistor
?
4. Le quadriple dadaptation est ralis laide dune cellule du type capacit
C
1
en parallle et self L
1
en srie voir figure 1 . Calculer les valeurs des
lments qui ralisent ladaptation 3 GHz et 5 GHz en montrant que cette
cellule permet de raliser simultanment :
4
ladaptation vis--vis du gnrateur en prsentant ce dernier une
impdance de 50 O,
ladaptation vis--vis du transistor en prsentant ce dernier le facteur
de rflexion S*
11
.

Note : Ceci devra tre ralis soit grce labaque de Smith, soit par un calcul
direct.


Figure 1 Cellule dadaptation

Correction Exercice 2 :

1/ La supposition dunilatralit est valable ici car 1
21
12
<<
S
S
. En effet on calcule
006 . 0
21
12

S
S
3 GHz et 018 . 0
21
12

S
S
5 GHz. Cette valeur suprieure 1% montre
que lon arrive l la limite dune telle supposition. En tout tat de cause, il ne faut
pas sattendre ce que les rsultats numriques soit plus prcis que cet ordre de
grandeur !

2/ Puisquil ce transistor est unilatral, nous pouvons employer la formule simplifie
du gain transducique. Comme il est plac entre une source adapte 50 O et une
charge adapte 50 O aussi, son gain transducique sera simplement G
t
= |S
21
|
2
, soit
11,7 dB 3 GHz et 6,8 dB 5 GHz.

3/ Dans le cas gnral, le gain transducique est un produit de trois termes G
t
=G
1
GG
2

o G
1
et G
2
sont les gains dadaptation dentre et de sortie et o G = |S
21
|
2
. Les
gains G
1
et G
2
prennent leurs valeurs maximales
2
11
max 1
1
1
S
G

et
2
22
max 2
1
1
S
G


lorsque le transistor est correctement adapt. Le tableau ci-dessous dtaille tous les
cas possibles bien que la rponse la premire question pose soit le produit
GG
1max
donc la somme des gains en dB donns ci-dessous pour ces variables.

Gains G (dB) G
1max
(dB) G
2max
(dB) G
max
(dB)
f = 3 GHz 11,7 0,42 5,84 17,9
f = 5 GHz 6,8 0,25 5,07 12,1

Lorsque le transistor est adapt en entre et en sortie, le gain est le G
max
du tableau
prcdent.

4/ Grce labaque de Smith et la mthode dcrite dans le document de cours, on
trouve :
5
3 GHz L 2,4 nH et C 0,34pF
5 GHz L 1,2 nH et C 0,39pF

Exercice 3 : La diode jonction

On propose le montage suivant :



On donne : R
1
= 1 K , R
2
= 10 K , C = 1F et U
D
= 0.7 V.
Vin est un signal carr 1 KHz.
Tracez sur un mme graphe V
IN
et V
OUT
en fonction du temps.

Correction Exercice 3 :

VIN est un signal carr 1 KHz. Chaque front |V
CC
| vaut 5V
Pour rsoudre le problme, on va dvelopper des cas par complexits croissantes :
a. Sans les diodes et l'quilibre, on a V
OUT
= V
DD
aprs une charge ou une
dcharge compltes.
b. Avec les diodes et l'quilibre on aura : V
OUT
= V
DD
- U
j
aprs une charge
complte. La charge commence V
OUT
= V
DD
+ U
j
- V
CC
. V
OUT
= V
DD
+ U
j

aprs une dcharge complte. La dcharge commence V
OUT
= V
DD
- U
j
+
V
CC



c. Supposons R
1
= R
2
, les diodes et la constante R
C
= R
1C
= R
2C
trop leve
pour avoir une charge ou une dcharge compltes. A l'quilibre on a : V
OUT
=
V
DD
- vf < V
DD
- U
j
aprs la charge partielle. La charge commence V
OUT
=
V
DD
+ vf - V
CC
. V
OUT
= V
DD
+ vf > V
DD
+ U
j
aprs une dcharge partielle. La
dcharge commence V
OUT
= V
DD
- vf + V
CC
.
6


d. Cas rel. Supposons R1 ? R2, les diodes et les constantes R
1C
? R
2C
trop
leves pour avoir une charge ou une dcharge complte. A l'quilibre on a :
V
OUT
= v
2
< V
DD
- U
j
aprs la charge partielle. La charge commence V
OUT
=
v
1
- V
CC
. V
OUT
= v1 > V
DD
+ U
j
aprs une dcharge partielle. La dcharge
commence V
OUT
= v
2
+ V
CC
avec v
1
? v
2
.


Il est possible d'valuer les valeurs v
1
et v
2
. Il faut poser les deux quations
deux inconnues exprimes partir de la formule gnrale: V(T) = V(0) + (V(8) -
V(0))*(1 - e
-T/t
) avec t = RC ou encore
v
1
= [v
2
+ V
CC
] + ([V
DD
+ U
j
] - [v
2
+ V
CC
])*(1 - e
-T/ t
1
) avec t
1
= R
1
C, v
2
= [v
1
- V
CC
] + ([V
DD

- U
j
] - [v
1
- V
CC
])*(1 - e
-T/t 2
) avec t
2
= R
2
C.

Un dbut de rsolution donnerait :
v
1
= [v
2
+ V
CC
]+ ([V
DD
+ U
j
] - [v
2
+ V
CC
])*(1 - e
-T/ t 1
) ;
v
1
= [[v
1
- V
CC
] + ([V
DD
- U
j
] - [v
1
- V
CC
])*(1 - e
-T/ t 2
) + V
CC
] +([V
DD
+ U
j
] - [[v
1
- V
CC
] +
([V
DD
- U
j
] - [v
1
- V
CC
])*(1 - e
-T/ t 2
) + V
CC
])*(1-e
-T/ t 1
)

Exercice 4 : La diode jonction

Pour chacun des montages suivant, dterminer ltat de la diode, et calculer la valeur
du courant qui la traverse. Les valeurs des rsistances sont exprimes en kO.


7

Correction Exercice 4 :

a) La diode est polarise en inverse : elle est bloque.

b) La diode est polarise en direct : en utilisant le modle de thvenin on trouve que
le courant circulant dans la diode est 1.6 mA.

c) La diode est polarise en direct : en utilisant le modle de thvenin nous avons 2
V du ct de lanode et 5 V du ct de la cathode. La tension la cathode tant
suprieure la tension de lanode nous amne conclure que la diode est bloque.

d) La diode est polarise en direct : en utilisant le modle de thvenin on trouve que
le courant circulant dans la diode est de 1.7 mA.

Exercice 5 : Le transistor MESFET

La structure dun MESFET est reprsente la figure 1. On donne les
caractristiques suivantes :
Temprature : T = 300K
Densit des atomes donneurs du semi-conducteur n (AsGa) : N
d
= 5*10
16

atomes/cm
3

Mobilit des lectrons du semi-conducteur n :
n
= 6 000 cm
2
/Vs
Affinit lectronique du semi-conducteur (AsGa) : ? = 4.07 eV
Potentiel interne : F
m
= 5.1 eV
Potentiel interne : F
i
= 2.5 eV
Densit effective N
C
des lectrons de la bande de conduction pour AsGa : N
C
=
4.45*10
17
atomes/cm
3

Epaisseur du semi-conducteur n : a = 0.25 m
Longueur du canal : L = 2 m
Largeur du transistor : Z = 25 m
e
s
= 13.1 e
0
(e
0
= 8.85*10
-12
)

On suppose que V
GS
< 0 (la jonction mtal semi-conducteur est polaris en inverse).

1. Dterminer la largeur W de la zone de dpltion de la jonction mtal semi-
conducteur lorsque la tension V
DS
= 0.
2. Dterminer la tension de seuil V
T
du transistor.
3. La tension V
DS
tant positive, dterminer la largeur W(y) de la largeur de la
zone de dpltion lordonne y en fonction du potentiel V(y) lordonne y.
4. On suppose que la tension V
GS
est ngative et suprieure la tension seuil V
T

et que V
DS
> 0. Dterminer la tension V
DSsat
pour laquelle le canal est pinc au
niveau du drain (W(L) = a).
5. Dterminer le courant I
DS
en fonction de la largeur W de la zone de dpltion.
6. Dterminer le courant I
DSsat
qui correspond la tension V
DSsat
.

Correction Exercice 5 :

1) La relation entre le travail de sortie du mtal et les caractristiques du semi-
conducteur N sont :
8

s m p
q q qV

,
_

,
_

+
D
c
m p
N
N
qkT q q qV log

,
_

,
_

+
D
c
m p
N
N
kT V log

,
_

,
_

+
D
c
m
s
D
N
N
kT
W N
q log
2
2

,
_

,
_

,
_

+
D
c
m
D
s
N
N
kT
qN
W log
2


A.N.

k = 8.635*10
-5
eV/K
q = 1.6*10
-19
C
m W
4
16
17
5
16 19
12
10 * 68 . 1
10 * 5
10 * 45 . 4
log * 300 * 10 * 635 . 8 07 . 4 1 . 5
10 * 5 * 10 * 6 . 1
10 * 85 . 8 * 1 . 13 * 2

,
_

,
_

,
_

+

2) eV
W qN
V
s
d
i T
526 . 1
10 * 85 . 8 * 1 . 13 * 2
10 * 68 . 1 * 10 * 5 * 10 * 6 . 1
5 . 2
2
12
8 2 16 19 2



3)
( ) ( )
16 19
12
10 * 5 * 10 * 6 . 1
)) ( 5 . 2 ( * 10 * 85 . 8 * 1 . 13 * 2 2
) (

y V V
qN
y V V
y W
GS
D
GS i s



( ) ) ( 5 . 2 10 * 9 . 2
8
y V V
GS
+



4)
T GS DSsat
V V V

5)
( ) ( )
1
1
]
1

,
_

+

p
GS i
p
DS GS i
D D n DS
V
V
V
V V
V
L
W
a N q I
2 / 3 2 / 3
3
2


6)
( )
1
1
]
1

,
_



p
GS i
p T GS D n DSsat
V
V
V V V
L
W
a N q I
2 / 3
3
2