Circuito Combinacional: Votacin Secreta

Miguel ngel Valdez Bello Nayeli Mendoza Mosso Violeta Hernndez Valenzo Jhovany Joel Suastegui Bibiano Isaac Len Bautista

Universidad Autnoma de Guerrero Unidad Acadmica de Ingeniera Av. LzaroCrdenas S/N, CU (migcap_1990@, naye_mdz89@, viole_1817@, Jhovany_401@, leon_Anbei@hotmail.com)

Resumen
En el presente trabajo se empleo uno de los mtodos ms importantes para la simplificacin de las expresiones o ecuaciones booleanas, el mtodo de mapas de kanaugh, as como el algebra de boole. Este mtodo fue utilizado para la reduccin del circuito combinacional, el cual se caracteriza por no almacenar informacin, donde adems los valores que tomen las variables de salida, dependern de los valores que tomen las variables de entrada, en este trabajo se desarrolla un sistema para hacer una votacin secreta compuesta por dos tribunales: el tribunal A que consta de cuatro integrantes y el tribunal B de tres, donde el resultado de la votacin se desplegara en un Display de 7 segmentos.

2. Metodologa
Para la elaboracin de este trabajo la metodologa utilizada fue la que se expone a continuacin: -identificar el numero de variables de entrada y salida. -planteamiento de lo que debe realizar el circuito lgico a travs de una tabla de verdad. -Obtencin de la ecuacin booleana ( . -Simplificacin de la ecuacin Booleana utilizando el mtodo de mapas de karnaugh, y el algebra de Boole. -Implementacin del circuito mediante las compuertas or, and, not, nor, nand. -comprobar el funcionamiento del circuito utilizando un programa de simulacin lgica.

3. Resultados 1. Introduccin
Para la elaboracin de este trabajo fue necesario emplear los mtodos de simplificacin de expresiones booleanas (teoremas, propiedades, postulados y leyes), en combinacin con el mtodo de simplificacin por mapas de karnaugh, los cuales son muy importantes, ya que estos nos permiten reducir costos al momento de realizar fsicamente el circuito digital. En este trabajo se expone tericamente el diseo de un circuito combinacional utilizando multiplexor, el cual ayuda a determinar qu tribunal dar a conocer el veredicto final.

3.1. Circuito Combinacional que determina el veredicto del tribunal A o B siendo esta una votacin secreta.
Circuito que muestra la decisin del pierde). jurado (gana o

Solucin: Determinamos con las condiciones que se nos dan en caso de que haya empate en el jurado A, el que decide es el jurado B, pero si no existe empate el que decide es el jurado A.

Gana TRIBUNAL A Pierde MULTI PLEXOR HABILITADOR

f1 a cbd bd ac
Control MULTI PLEXOR

f 1 a cbd b d ac
. En las siguientes columnas se muestra la simplificacin de expresiones aplicando el mtodo de mapas karnaugh.

Pierde TRIBUNAL B Gana MULTI PLEXOR Control HABILITADOR

Control Decodificador Decodificador

MUESTRA ( P) SI PIERDE O (G) SI GANA

MUESTRA ( A) SI DECIDE JURADO A O (B) SI DECIDE JURADO B

FIGURA 1.la figura muestra el diagrama de bloques del circuito Combinacional.

AB CD 00 01 11 10

00
0
1

01
4
5 7 6

11
12 13

10
8

DEC. 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

P 1 1 1 0 1 0 0 0 1 0 0 0 0 0 0 0

G 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1

3
2

15

14

1 1 1

9 11 10

Figura 3. La figura muestra la segunda ecuacin de la salida gana de

nuestro circuito.

- De la figura anterior obtenemos nuestra ecuacin la cual aun la podemos factorizar por algebra de Boole.

f 2 bcd acd abd abc

f 2 cd b a abd c

Figura 2. Figura que muestra la tabla de verdad del jurado A en la cual

la salida P se considera pierde y la salida G gana, para el empate es considerado cuando en las dos salidas sale cero.

. En las siguientes columnas se muestra la simplificacin de expresiones aplicando el mtodo de mapas karnaugh.

AB CD 00 01 11 10
nuestro circuito.

00
0 1 3

01 1 1
4 5 7

11
12 13 15 14

10
8 9 11 10

DEC. A B C G P 0 0 0 0 0 1 1 0 0 1 0 1 2 0 1 0 0 1 3 0 1 1 1 0 4 1 0 0 0 1 5 1 0 1 1 0 6 1 1 0 1 0 7 1 1 1 1 0
Figura 4. Figura que muestra la tabla de verdad del jurado B en la cual
la salida P se considera pierde y la salida G gana.

Figura 2. La figura muestra la primera ecuacin de la salida pierde de

- De la figura anterior obtenemos nuestra ecuacin la cual aun la podemos factorizar por algebra de Boole.

- De la figura anterior obtenemos nuestra ecuacin de la salida gana la cual podemos factorizar por algebra de Boole.

f1 a cd abc bcd abd

f 1 a cd b bd c a

Finalmente queda:
- De la figura anterior obtenemos nuestra ecuacin de la salida pierde la cual podemos factorizar por algebra de Boole.

Figura 7.figura que muestra el diagrama del circuito conbinacional.

Finalmente queda:

S 0 0 0 0 1 1 1 1
utilizados en el circuito.

I1 0 0 1 1 0 0 1 1

I2 0 1 0 1 0 1 0 1

F 0 1 0 1 0 0 1 1

Figura 5. Figura que muestra la tabla de verdad de los multiplexores

Figura 8.figura que muestra el circuito conbinacional fsicamente.

4. Conclusin
Con la elaboracin de este trabajo se aprendi a disear circuitos combinacionales de tipo multiplexor de manera terica utilizando un programa de simulacin lgica, pero tambin para este caso se realizo el circuito fsicamente, donde para poder realizar un circuito de manera ms eficiente fue necesario saber aplicar de manera adecuada los mtodos de simplificacin que hasta ahora conocemos y que nos sirvieron de mucho para poder reducir costos del circuito.

Figura 6. La figura muestra el mapa de Karnaugh de los multiplexores.

Obteniendo as su ecuacin.

5. Referencias
-http://erodriguez.uagro.mx
-M. Morris Mano Diseo digital Prentice-Hall hispanoamericano. Alan B. Marcovitz. -Diseo de digital Segunda edicin MC Graw-hill -http://es.wikipedia.org/wiki/Mapa_de_Karnaugh

-http://www.scribd.com/doc/11565309/Display-deSiete-Segmentos