Vous êtes sur la page 1sur 167

Habilitao tcnica em

Eletrnica

Eletrnica Analgica

Eletrnica
Volume 2

Eletrnica
Eletrnica analgica
Luiz Fernando Teixeira Pinto Rmulo Oliveira Albuquerque

2011

Presidncia Joo Sayad Vice-presidncia Ronaldo Bianchi, Fernando Vieira de Mello


DIRETORIA DE PROJETOS EDUCACIONAIS Direo: Fernando Jos de Almeida Gerncia: Monica Gardelli Franco, Jlio Moreno Coordenao Tcnica: Maria Luiza Guedes Equipe de autoria Centro Paula Souza Coordenao geral: Ivone Marchi Lainetti Ramos Coordenao da srie Eletrnica: Jun Suzuki Autores: Luiz Fernando Teixeira Pinto, Rmulo Oliveira Albuquerque Reviso tcnica: Luiz Tetsuharu Saito Equipe de Edio Coordenao geral: Carlos Tabosa Seabra, Rogrio Eduardo Alves Coordenao editorial: Luiz Marin Edio de texto: Roberto Matajs Secretrio editorial: Antonio Mello Revisora: Marcia Menin Direo de arte: Bbox Design Diagramao: LCT Tecnologia Ilustraes: Nilson Cardoso Pesquisa iconogrfica: Completo Iconografia Capa Fotografia: Eduardo Pozella, Carlos Piratininga Tratamento de imagens: Sidnei Testa Abertura captulos: Lize Streeter/Dorling Kindersley/ Getty Images

GOVERNADOR Geraldo Alckmin VICE-GOVERNADOR Guilherme Afif Domingos SECRETRIO DE DESENVOlVIMENTO ECONMICO, CINCIA E TECNOlOGIA Paulo Alexandre Barbosa

Presidente do Conselho Deliberativo Yolanda Silvestre Diretora Superintendente Laura Lagan Vice-Diretor Superintendente Csar Silva Chefe de Gabinete da Superintendncia Elenice Belmonte R. de Castro Coordenadora da Ps-Graduao, Extenso e Pesquisa Helena Gemignani Peterossi Coordenador do Ensino Superior de Graduao Angelo Luiz Cortelazzo Coordenador de Ensino Mdio e Tcnico Almrio Melquades de Arajo Coordenadora de Formao Inicial e Educao Continuada Clara Maria de Souza Magalhes Coordenador de Desenvolvimento e Planejamento Joo Carlos Paschoal Freitas Coordenador de Infraestrutura Rubens Goldman

O Projeto Manual Tcnico Centro Paula Souza Coleo Tcnica Interativa oferece aos alunos da instituio contedo relevante formao tcnica, educao e cultura nacional, sendo tambm sua finalidade a preservao e a divulgao desse contedo, respeitados os direitos de terceiros. O material apresentado de autoria de professores do Centro Paula Souza e resulta de experincia na docncia e da pesquisa em fontes como livros, artigos, jornais, internet, bancos de dados, entre outras, com a devida autorizao dos detentores dos direitos desses materiais ou contando com a permissibilidade legal, apresentando, sempre que possvel, a indicao da autoria/crdito e/ou reserva de direitos de cada um deles. Todas as obras e imagens expostas nesse trabalho so protegidas pela legislao brasileira e no podem ser reproduzidas ou utilizadas por terceiros, por qualquer meio ou processo, sem expressa autorizao de seus titulares. Agradecemos as pessoas retratadas ou que tiveram trechos de obras reproduzidas neste trabalho, bem como a seus herdeiros e representantes legais, pela colaborao e compreenso da finalidade desse projeto, contribuindo para que essa iniciativa se tornasse realidade. Adicionalmente, colocamo-nos disposio e solicitamos a comunicao, para a devida correo, de quaisquer equvocos nessa rea porventura cometidos em livros desse projeto.

O Projeto Manual Tcnico Centro Paula Souza Coleo Tcnica Interativa, uma iniciativa do Governo do Estado de So Paulo, resulta de um esforo colaborativo que envolve diversas frentes de trabalho coordenadas pelo Centro Paula Souza e editado pela Fundao Padre Anchieta. A responsabilidade pelos contedos de cada um dos trabalhos/textos inseridos nesse projeto exclusiva do autor. Respeitam-se assim os diferentes enfoques, pontos de vista e ideologias, bem como o conhecimento tcnico de cada colaborador, de forma que o contedo exposto pode no refletir as posies do Centro Paula Souza e da Fundao Padre Anchieta.

Dados Internacionais de Catalogao na Publicao (CIP) (Bibliotecria Silvia Marques CRB 8/7377)
P659 Pinto, Luiz Fernando Teixeira Eletrnica: eletrnica analgica / Luiz Fernando Teixeira Pinto, Rmulo Oliveira Albuquerque (autores); Luiz Tetsuharu Saito (revisor); Jun Suzuki (coordenador). -- So Paulo: Fundao Padre Anchieta, 2011 (Coleo Tcnica Interativa. Srie Eletrnica, v. 2) Manual tcnico Centro Paula Souza ISBN 978-85-8028-046-3 1. Eletrnica analgica I. Albuquerque, Rmulo Oliveira II. Saito, Luiz Tetsuharu III. Suzuki, Jun IV. Ttulo CDD 607

Coordenador de Gesto Administrativa e Financeira Armando Natal Maurcio Coordenador de Recursos Humanos Elio Loureno Bolzani Assessora de Comunicao Gleise Santa Clara Procurador Jurdico Chefe Benedito Librio Bergamo

Apresentao
Em cursos anteriores, abordamos os temas circuitos eltricos em corrente cont nua e em corrente alternada. Vimos que a montagem de um circuito eltrico feita interligando, com fios, componentes passivos diversos. Nos circuitos eltri cos, os dispositivos que controlam o fluxo da corrente costumam ser mecnicos, tais como chaves, potencimetros e outros. Em um circuito eletrnico, mesmo tendo alguns componentes mecnicos, o fluxo de corrente , em geral, controlado por outros dispositivos, chamados de ativos, interligados em uma placa. Em eletrnica, em vez de usar apenas componentes mecnicos no circuito para controlar o fluxo de corrente, so uti lizados tambm dispositivos eletrnicos, isto , podemos dizer que a eletricida de controla a eletricidade. Essa a principal diferena entre circuito eltrico e circuito eletrnico. A eletrnica fundamentada em dispositivos semicondutores, ou seja, compo nentes feitos de um material denominado semicondutor, que apresenta caracte rsticas totalmente distintas dos materiais condutores metlicos e dos isolantes. A partir da decada de 1950, a utilizao dos dispositivos eletrnicos semicondu tores provocou mudanas significativas na sociedade, pois possibilitou a monta gem de aparelhos eletrnicos com aplicaes em ramos de atividade industrial, comercial e residencial, entre outros. O avano em pesquisa e desenvolvimento de dispositivos semicondutores pos sibilitou o surgimento de empresas especializadas em eletrnica, conhecidas, em conjunto, como indstria eletrnica. Essas empresas comearam a produzir bens de consumo eletrnicos, como aparelhos de rdio e televiso, telefones e computadores. Tambm modificaram significativamente os meios de comu nicao, sobretudo com a criao do satlite e, mais tarde, da internet. H 50 anos um acontecimento local levava horas para ser difundido e chegar ao conhecimento de outras pessoas de comunidades distantes. Hoje sua transmis so praticamente instantnea ou com atraso de poucos segundos, e tudo isso graas pesquisa e ao desenvolvimento de dispositivos semicondutores e outros componentes da indstria eletrnica.
Bons estudos! Os autores

Sumrio
17 Captulo 1 Instrumentos
1.1 Osciloscpio analgico . . . . . . . . . . . . . . . . . . . . . 18 1.2 Composio de movimentos . . . . . . . . . . . . . . . . 22 1.3 Tenso dente de serra . . . . . . . . . . . . . . . . . . . . . 23 1.4 Osciloscpio padro . . . . . . . . . . . . . . . . . . . . . . . 24
Vilax/SHutterStock

2.5.4 Modelos (circuitos equivalentes) para diodo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 2.5.5 Anlise grfica. . . . . . . . . . . . . . . . . . . . . . . 52 2.5.6 Teste de diodos . . . . . . . . . . . . . . . . . . . . . 53 2.6 Diodo varicap . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54 2.7 Diodo Schottky . . . . . . . . . . . . . . . . . . . . . . . . . . 56

1.5 Medio de tenso contnua. . . . . . . . . . . . . . . . . 28 1.6 Medio de tenso alternada . . . . . . . . . . . . . . . . 29 1.7 Gerador de funes . . . . . . . . . . . . . . . . . . . . . . . 30 1.7.1 Ciclo de trabalho. . . . . . . . . . . . . . . . . . . . . 30 1.8 Offset de tenso . . . . . . . . . . . . . . . . . . . . . . . . . . 32 1.9 Multmetro . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32 1.9.1 Instrumentos True RMS . . . . . . . . . . . . . . . 33

59

Captulo 3 Aplicaes de diodos semicondutores


3.1 Retificador de meia onda . . . . . . . . . . . . . . . . . . . 60 3.2 Retificador de meia onda com filtro capacitivo . . 63 3.3 Retificador de onda completa . . . . . . . . . . . . . . . 65 3.3.1 Retificador de onda completa com center tap . . . . . . . . . . . . . . . . . . . . . . . . . . . . .65 3.3.2 Retificador de onda completa em ponte . . 68 3.4 Retificador de onda completa com filtro capacitivo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70 3.5 Ponte retificadora como componente. . . . . . . . . 71 3.6 Dobrador de meia onda . . . . . . . . . . . . . . . . . . . . 72 3.7 Grampeador de tenso . . . . . . . . . . . . . . . . . . . . 73 3.8 Limitadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 3.9 Diodo Zener . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

Capa: Thais Alves de Godoy, aluna do Centro Paula Souza Foto: Eduardo Pozella e Carlos Piratininga

35

Captulo 2 Semicondutores
2.1 Classificao dos materiais . . . . . . . . . . . . . . . . . . 36 2.2 Semicondutor intrnseco . . . . . . . . . . . . . . . . . . . 36 2.3 Semicondutor extrnseco . . . . . . . . . . . . . . . . . . . 39 2.3.1 Semicondutor tipo N . . . . . . . . . . . . . . . . . 40 2.3.2 Semicondutor tipo P . . . . . . . . . . . . . . . . . 41 2.4 Juno PN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 2.4.1 Juno PN com polarizao reversa . . . . . 43 2.4.2 Juno PN com polarizao direta. . . . . . . 43 2.5 Diodo de juno . . . . . . . . . . . . . . . . . . . . . . . . . . 45 2.5.1 Curva caracterstica do diodo . . . . . . . . . . 45 2.5.2 Diodo polarizado diretamente . . . . . . . . . 47 2.5.3 Diodo polarizado reversamente . . . . . . . . 48

Vilax/SHutterStock

81

Captulo 4 Transistores bipolares


4.1 Construo bsica e princpio de funcionamento 82 4.1.1 Funcionamento . . . . . . . . . . . . . . . . . . . . . . 83 4.2 Operao do transistor . . . . . . . . . . . . . . . . . . . . 84

Gordon Heeley/SHutterStock

Sumrio
4.3 Curvas caractersticas de coletor . . . . . . . . . . . . 87 4.4 Regies de operao: reta de carga . . . . . . . . . . . 88 4.5 Potncia dissipada: dissipadores . . . . . . . . . . . . . . 92 4.6 Conexo Darlington . . . . . . . . . . . . . . . . . . . . . . . 93 4.7 Teste de transistores . . . . . . . . . . . . . . . . . . . . . . 94
wikemedia.orG

5.4 Anlise de amplificadores . . . . . . . . . . . . . . . . . . .116 5.4.1 Circuito equivalente CC de um amplificador emissor comum . . . . . . . . . . .116 5.4.2 Circuito equivalente CA de um amplificador emissor comum para pequenos sinais . . . .117 5.4.3 Amplificador EC com realimentao parcial . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124 5.4.4 Mais sobre amplificador EC com resistncia de fonte e carga . . . . . . . . . . . . . . . . . . . . 127 5.5 Amplificador coletor comum . . . . . . . . . . . . . . . 128 5.6 Amplificadores de potncia . . . . . . . . . . . . . . . . .131 5.6.1 Amplificador classe A . . . . . . . . . . . . . . . . 132 5.6.2 Amplificador classe B . . . . . . . . . . . . . . . . 132 5.6.3 Amplificador classe AB. . . . . . . . . . . . . . . 134 5.6.4 Amplificador classe C . . . . . . . . . . . . . . . . 135
dmitry eliuSeeV/SHutterStock

4.8 Leitura dos cdigos em semicondutores . . . . . . . 95 4.8.1 Pro-Electron . . . . . . . . . . . . . . . . . . . . . . . . 96 4.8.2 Joint Electron Device Engineering Council (Jedec) . . . . . . . . . . . . . . . . . . . . . . 97 4.8.3 Japanese Industrial Standard (JIS) . . . . . . . 97 4.8.4 Outras formas de especificao. . . . . . . . . 98 4.9 Circuitos de polarizao . . . . . . . . . . . . . . . . . . . 100 4.9.1 Polarizao por corrente de base constante. . . . . . . . . . . . . . . . . . . . . . . . . . 100 4.9.2 Polarizao por divisor de tenso na base 101 4.10 Reguladores de tenso . . . . . . . . . . . . . . . . . . . 104 4.10.1 Regulador de tenso em srie . . . . . . . . 104 4.10.2 Reguladores integrados de trs terminais . . . . . . . . . . . . . . . . . . . . . . . . . 105

5.6.5 Amplificador classe D . . . . . . . . . . . . . . . 136

139 Captulo 6 Transistor efeito de campo


6.1 Transistor efeito de campo de juno . . . . . . . . 140 6.1.1 Curvas caractersticas de dreno . . . . . . . . 143 6.1.2 Curva caracterstica de transferncia . . . 144 6.1.3 Transcondutncia . . . . . . . . . . . . . . . . . . . 145 6.1.4 O princpio de funcionamento como amplificador. . . . . . . . . . . . . . . . . . . . . . . . 146 6.1.5 Polarizao do JFET . . . . . . . . . . . . . . . . . 148 6.1.6 Amplificador de pequenos sinais . . . . . . . 155

111 Captulo 5 Amplificadores


5.1 Capacitores de acoplamento . . . . . . . . . . . . . . . .112 5.2 Capacitores de desacoplamento . . . . . . . . . . . . .113 5.3 Amplificador emissor comum de pequenos sinais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .114 5.3.1 Modelo simplificado do transistor em baixas frequncias . . . . . . . . . . . . . . . . . . . .115

Sumrio
6.2 Transistor MOSFET . . . . . . . . . . . . . . . . . . . . . . 156 6.2.1 Funcionamento do MOSFET tipo crescimento . . . . . . . . . . . . . . . . . . . . . . . 157 6.2.2 Funcionamento do MOSFET tipo depleo . . . . . . . . . . . . . . . . . . . . . . . . . . .161 6.2.3 Polarizao e amplificador . . . . . . . . . . . . 163 6.2.4 Inversor CMOS . . . . . . . . . . . . . . . . . . . . 163 6.2.5 MOSFET de potncia . . . . . . . . . . . . . . . . 164 8.1.2 Cadeia de monoestveis . . . . . . . . . . . . . . 254 8.2 Circuito integrado 555 como astvel. . . . . . . . . 255 8.3 Circuito integrado 555 como biestvel . . . . . . . 259

261 Captulo 9 Transistor unijuno


9.1 Oscilador de relaxao . . . . . . . . . . . . . . . . . . . . 264 9.2 Gerador de dente de serra . . . . . . . . . . . . . . . . 265

167 Captulo 7 Amplificadores diferenciais e operacionais


7.1 Amplificador diferencial . . . . . . . . . . . . . . . . . . . 168 7.1.1 Amplificador diferencial com fonte de corrente simples . . . . . . . . . . . . . . . . . . . . .171 7.1.2 Amplificador diferencial com realimentao . . . . . . . . . . . . . . . . . . . . . . 173 7.2 Amplificador operacional integrado . . . . . . . . . . .176 7.2.1 Amplificadores bsicos . . . . . . . . . . . . . . . 179
BraGin axeley/SHutterStock

269 Captulo 10 Tiristores


10.1 SCR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 270 10.1.1 Modos de operao . . . . . . . . . . . . . . . . 271 10.1.2 SCRs comerciais . . . . . . . . . . . . . . . . . . . 273 10.1.3 Teste do SCR . . . . . . . . . . . . . . . . . . . . . 274 10.1.4 Disparo por CC e carga CC . . . . . . . . . . 275 10.1.5 Disparo por CC com carga CA . . . . . . . 277 10.1.6 Disparo CA com carga CA . . . . . . . . . . 278 10.1.7 Retificador de onda completa controlado. . . . . . . . . . . . . . . . . . . . . . . . . 280 10.1.8 Circuitos de disparo em CA. . . . . . . . . . 283 10.1.9 Disparo por pulso . . . . . . . . . . . . . . . . . . 285 10.1.10 Transformador de pulsos . . . . . . . . . . . 286 10.2 DIAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288 10.2.1 DIACs comerciais . . . . . . . . . . . . . . . . . . 289 10.3 TRIAC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 289 10.3.1 Modos de operao . . . . . . . . . . . . . . . . 290 10.3.2 TRIACs comerciais . . . . . . . . . . . . . . . . . 292
SerGei deVyatkin/SHutterStock

7.2.2 Caractersticas de um amplificador operacional real . . . . . . . . . . . . . . . . . . . . 192 7.2.3 Erros de offset . . . . . . . . . . . . . . . . . . . . . . .197 7.2.4 Aplicaes lineares . . . . . . . . . . . . . . . . . . 200 7.2.5 Aplicaes no lineares . . . . . . . . . . . . . . 231

245 Captulo 8 Temporizador 555


8.1 Circuito integrado 555 como monoestvel . . . . 249 8.1.1 Aplicaes do monoestvel . . . . . . . . . . . 251

Sumrio
10.4 Aplicaes do DIAC e do TRIAC . . . . . . . . . . 292 10.4.1 Chave esttica CA assncrona . . . . . . . . 292 10.4.2 Chave esttica CA sncrona . . . . . . . . . . 293 10.4.3 Controlador de luminosidade dimmer 294 10.4.4 Luz automtica . . . . . . . . . . . . . . . . . . . . 295 10.5 PUT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 295 10.6 Circuito integrado TCA 785 . . . . . . . . . . . . . . 298 10.7 IGBT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 300 10.7.1 Corrente de cauda . . . . . . . . . . . . . . . . . 302 10.7.2 Diodo em antiparalelo . . . . . . . . . . . . . . 302 10.7.3 IGBT ligado em paralelo . . . . . . . . . . . . . 303

Captulo 1

Instrumentos

305 Captulo 11 Optoeletrnica


11.1 Sensores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 307 11.1.1 Fotorresistor . . . . . . . . . . . . . . . . . . . . . . 307 11.1.2 Fotodiodo . . . . . . . . . . . . . . . . . . . . . . . . 308 11.1.3 Fototransistor . . . . . . . . . . . . . . . . . . . . . 310 11.1.4 Clula solar . . . . . . . . . . . . . . . . . . . . . . . .311 11.2 Emissores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .313 11.3 Acoplador ptico . . . . . . . . . . . . . . . . . . . . . . . .314 11.4 Interruptor ptico . . . . . . . . . . . . . . . . . . . . . . . 318 11.5 Refletor ptico . . . . . . . . . . . . . . . . . . . . . . . . . 318

321 Referncias bibliogrficas

daVid J. Green - electrical/alamy/otHer imaGeS

ELETRNICA 2

CAPTULO 1

Existem diferentes modelos de osciloscpios. Vamos conhecer alguns de seus componentes e as respectivas funes. Os modelos mais simples so dotados de um tubo de raios catdicos (TRC) com uma tela transparente revestida de material fluorescente. Quando o feixe de eltrons incide em sua superfcie, deixa uma impresso (um ponto luminoso) visvel na parte externa da tela do tubo. A trajetria do feixe de eltrons pode ser alterada antes de atingir a tela fluores cente. O desvio ocorre em decorrncia das tenses aplicadas entre placas coloca das horizontal e verticalmente, permitindo que a forma de onda seja visualizada.

N
Figura 1.1
(a) osciloscpio analgico e (b) osciloscpio digital.
Vilax/SHutterStock

este captulo, apresentaremos uma breve introduo sobre trs ins trumentos frequentemente utilizados nos cursos de eletrnica e na indstria: o osciloscpio, o gerador de funes e o multmetro. O primeiro empregado para observar e medir as formas de onda de tenso; o segundo, para gerar diversas formas de onda de tenso; e o terceiro, de uso mais comum, para medir tenso, corrente e resistncia, entre outras funes.

O material empregado para cobrir a tela do TRC chamado de fsforo. Existem vrios tipos de fsforo, um para cada aplicao. Por exemplo, o P1 usado para observao visual de fenmenos de mdia velocidade e tem persistncia de cerca de 15 ms depois de o feixe ser removido. J o P7 utilizado para observao de fenmenos lentos, com persistncia de cerca de 10 s, ideal para uso em equipa mentos de monitorao de pacientes em hospitais. O grande inconveniente que a tela pode ser danificada caso o feixe de eltrons seja mantido em um mesmo ponto por muito tempo. Ao redor do TRC existe uma blindagem magntica feita de uma liga especial de ao. Sua funo inibir a ao de campos magnticos externos que possam distorcer o feixe de eltrons. importante ressaltar que a deflexo do feixe de eltrons (desvio) pode ser efetuada com a aplicao de um campo eltrico por meio de placas ou um campo magntico gerado por bobinas indutoras. No caso do osciloscpio, a deflexo eletrosttica, ou seja, dse atravs de placas, pois bobinas so adequadas somente em baixas frequncias. Por exemplo, nos tubos de TV, a frequncia da ordem de 15 kHz, enquanto, no osciloscpio, atinge centenas de MHz. A figura 1.2 uma representao esquemtica do TRC e seus principais eletro dos de controle do feixe de eltrons. Figura 1.2
estrutura simplificada de um tubo de raios catdicos.

1.1 Osciloscpio analgico


O osciloscpio um instrumento utilizado para visualizar a forma de onda dos sinais, possibilitando anlises qualitativa e quantitativa dos componentes eletr nicos que geram as diversas formas de onda (figura 1.1).

MAT

a)

grade de controle

placas de de exo vertical tela revestida de material uorescente

Gordon Heeley/SHutterStock

revestimento interno de Aquadag lamento e catodo anodo de focalizao anodo de acelerao placas de de exo horizontal

b)

18

19

ELETRNICA 2

CAPTULO 1

MAT (muito alta tenso) uma tenso aplicada na superfcie do Aqua dag. O circuito fechado por meio dela. Catodo Fonte de emisso do feixe de eltrons. Consiste em um pequeno cilindro coberto por uma camada de material (xido de terras raras) que emite eltrons ao ser aquecido. Filamento Est localizado no interior do catodo, mas isolado dele. Ao ser submetido a uma tenso, o filamento se aquece e emite calor. O catodo, por estar prximo, tambm se aquece, provocando a emisso do feixe de eltrons. Grade de controle Permite aumentar ou diminuir o fluxo de eltrons do catodo para o anodo. Anodo de focalizao Eletrodo que funciona como uma lente, direcio nando o feixe para a tela. Anodo de acelerao Ligado a uma tenso positiva, esse eletrodo tem a funo de acelerar os eltrons em direo tela, para que adquiram energia suficiente para produzir um ponto e gerar a fluorescncia. Placas de deflexo vertical (PDV) Nelas aplicada a tenso do sinal que se deseja ver na tela. O movimento do feixe de eltrons na vertical de pende da polaridade e intensidade da tenso. Placas de deflexo horizontal (PDH) Nelas aplicada a tenso dente de serra. A finalidade dessas placas manter constante a velocidade do feixe de eltrons e possibilitar que ele se desloque da esquerda para a direita na tela. Figura 1.3
PdV submetidas a tenses contnuas e alternada: (a) tenso nula, (b) placa superior positiva, (c) placa superior negativa e (d) tenso senoidal entre as placas.

Se for aplicada uma tenso senoidal de frequncia suficientemente alta entre as placas verticais, o ponto se deslocar rapidamente de baixo para cima e, por causa da rapidez do movimento e da persistncia da luminosidade na tela, ser visualizada uma linha contnua na vertical. A figura 1.4 apresenta as imagens observadas na tela frontal em quatro situaes: quando a tenso aplicada nas PDV nula, quando a placa superior positiva, quan do a placa superior negativa e com a tenso senoidal de frequncia suficientemen te alta. importante notar que o tamanho do trao est relacionado amplitude da tenso: quanto maior a tenso, maior o tamanho do trao na vertical. Portanto, possvel medir o valor da tenso.

Figura 1.4
Vista frontal da tela do osciloscpio: (a) tenso nula entre as PdV, (b) placa superior positiva, (c) placa superior negativa e (d) tenso senoidal.

a)

b)

c)

d)

Aquadag Material condutor base de grafite que tem a funo de coletar os eltrons emitidos pelos tomos da tela de fsforo (emisso secundria, que ocorre depois de os eltrons provenientes do catodo atingirem a tela).

O mesmo raciocnio utilizado na anlise das PDV vale para as PDH, isto , aplicando uma tenso entre essas placas, o feixe se deslocar na horizontal. A figura 1.5 mostra as placas vistas de cima e de frente. Figura 1.5
Vista de cima (Vc) e vista frontal (VF) das PdH.

Uma tenso aplicada entre as PDV provocar um movimento do feixe na verti cal. A figura 1.3 mostra as PDV submetidas a vrias condies de tenso, inclu sive tenso nula.

VC

VF

a)

b)

c)

d)

Na figura 1.6, observamse as vrias trajetrias dos feixes (imagens superiores) e as possibilidades para a tenso aplicada nas PDH (imagens inferiores). 21

20

ELETRNICA 2

CAPTULO 1

1.3 Tenso dente de serra


Uma tenso dente de serra (DS), indicada na figura 1.8, cresce linearmente com o tempo, sendo usada como base de tempo para deslocar linearmente o feixe de eltrons na horizontal. Figura 1.8
tenso dente de serra (dS).

VC
+V

VF
V

a)

b)

c)

d)

Figura 1.6
Vista de cima e vista frontal quando as PdH so submetidas a tenses contnuas e alternadas: (a) tenso nula, (b) placa esquerda positiva, (c) placa esquerda negativa e (d) tenso senoidal.

Figura 1.7
tela frontal mostrando o ponto de incidncia do feixe de eltrons para diferentes combinaes de tenses aplicadas nas PdV e PdH.

1.2 Composio de movimentos


Se for aplicada tenso ao mesmo tempo nas PDV e PDH, haver uma composi o de movimentos. Como resultado, o feixe de eltrons se deslocar de acordo com a intensidade e polaridade das tenses aplicadas, como exemplificado na figura 1.7.

Caso seja aplicada entre as PDH uma tenso dente de serra de frequncia suficien temente alta, aparecer, por causa da persistncia do material qumico depositado na superfcie da tela, uma linha contnua na horizontal. Se a tenso entre as PDV for nula, o feixe estar centralizado (figura 1.9a). Caso a placa superior seja positiva em relao inferior, o feixe ser atrado para cima (figura 1.9b). Se a placa superior for negativa em relao inferior, o feixe se deslocar para baixo (figura 1.9c).

Figura 1.9
tela frontal com tenso dente de serra aplicada nas PdH: (a) tenso nula nas PdV, (b) tenso positiva nas PdV e (c) tenso negativa nas PdV.

DS

DS

DS

DS

DS

DS

DS
+V 0

DS

DS

V
a) b) c)

Se um osciloscpio estiver calibrado, possvel medir a tenso observando o des locamento do feixe na tela. Levemos em conta os exemplos da figura 1.9. Supon do que o ganho esteja calibrado em 2 V/diviso, no primeiro caso, sem tenso (referncia 0 V), o trao permanecer no meio. No segundo exemplo, como o feixe subiu trs divises, a tenso medida 2 (V/div) 3(div) = 6 V (em relao referncia adotada). No terceiro caso, adotando a mesma referncia, como o des locamento foi trs divises para baixo, o valor o mesmo, mas negativo: 6 V. 22

Ganho, no caso do osciloscpio, refere-se amplitude do sinal visto na tela.

23

ELETRNICA 2

CAPTULO 1

Se fosse aplicada uma tenso quadrada (+6 V/6 V) de mesma frequncia do dente de serra, o que seria observado na tela do osciloscpio? E se o dente de serra tivesse a frequncia reduzida pela metade? As figuras 1.10a e 1.10b mos tram essas possibilidades. Figura 1.10
tenso dente de serra aplicada nas PdH com (a) tenso quadrada de mesma frequncia nas PdV e (b) tenso quadrada de frequncia duas vezes maior nas PdV.
1a varredura

Os principais controles do osciloscpio so: Chave Liga Liga/desliga o osciloscpio e possibilita o ajuste de intensidade de brilho. Chave AC/GND/DC Na posio AC, insere internamente um capacitor, im pedindo a passagem de tenses contnuas; deve ser usada para medir a ondula o (ripple) de uma tenso. Na posio GND, aterra o amplificador vertical, es tabelecendo o zero de referncia. Na posio DC, deixa passar o sinal e a com ponente contnua deve ser utilizada quando se deseja observar um sinal de valor mdio. A figura 1.12 mostra as trs condies.

2a varredura 1a varredura PDH 2a varredura PDH

Figura 1.12
chave seletora de entrada.
AC entrada vertical

PDV

PDV

DC

para o ampli cador vertical

a)

b)

GND

Podemos concluir que, para visualizar determinada forma de onda na tela do os ciloscpio, a frequncia da forma de onda deve ser maior que a do dente de serra. Na prtica, para isso, ajustamos a frequncia do dente de serra (base de tempo) at aparecer na tela mais de um ciclo da forma de onda.

1.4 Osciloscpio padro


Vamos conhecer outras particularidades do osciloscpio analgico padro. Esse equipamento apresenta, na maioria das vezes, um painel frontal semelhante ao da figura 1.11 (osciloscpio de dois canais); a posio dos botes no painel de controle pode ser diferente, dependendo do fabricante. Antes de tudo, preciso saber identificar as funes dos botes no painel de controle frontal e como se estabiliza a imagem da forma de onda na tela. Figura 1.11
tela frontal do osciloscpio analgico padro.
Volts/div Volts/div Time/div

Volts/div Permite alterar a sensibilidade na vertical, associando cada diviso na vertical a um valor em volts. Por exemplo, 1 V/div significa que, se o sinal ocupar uma diviso, porque a tenso aplicada entre as placas verticais 1 V. Controle de posio vertical (Y pos) Desloca o trao na vertical. Controle de posio horizontal (X pos) Desloca o feixe horizontalmente. Time/div Varredura ou base de tempo. Gradua, em segundos, cada diviso da tela na horizontal. Essencialmente, muda a frequncia do dente de serra. Por exemplo, o valor 1 ms/div significa que, se um ciclo do sinal ocupar uma diviso na horizontal, seu perodo ser de 1 ms. Chave INT/EXT/REDE Na posio INT, permite a utilizao do sincronis mo interno. Na posio EXT, d acesso entrada de sincronismo externo. Na posio REDE, sincroniza a varredura com a rede eltrica.

AC

GND

DC

INT

EXT

REDE

SINCR

Chave +/ Permite selecionar a polaridade de sincronismo da forma de onda na tela.


Liga Foco Cal. Canal A Entr. Vertical Canal B Entr. Horiz. (Sincr. Ext.).

Nvel de sincronismo (SINCR) Permite o ajuste de sincronismo, ou seja, d estabilidade para a forma de onda, mantendo a onda parada na tela. 25

24

ELETRNICA 2

CAPTULO 1

Cal. Sada de um sinal (onda quadrada) interno de frequncia e amplitudes definidas (em geral 1 V PP/1 kHz); utilizado para calibrao (figura 1.13). Figura 1.13
Sada calibrada, ligada ao canal 1.
Volts/div Time/div 1 ms

Figura 1.14
Ve R1 (9 M) R2 (1 M) a) para osciloscpio C2 Ve R1 (9 M) C1 para osciloscpio C2

R2 (1 M)

Volts/div CaL Canal 1 Canal 2

b)
C1 correto

circuito de entrada do osciloscpio: (a) sem capacitor de compensao, (b) com capacitor de compensao e (c) formas de onda com compensao e sem compensao. os valores das resistncias esto em megaohm.

C1 muito pequeno

C1 muito alto

Na figura 1.13, a sada calibrada est ligada ao canal 1 por pontas de prova, pelas quais o osciloscpio recebe a informao do meio exterior (o sinal). As pontas podem ser atenuadas ou no. Ponta atenuada significa que um sinal de 10 V PP dividido por 10 e, portanto, efetivamente o osciloscpio recebe 1 V PP. Ento, ao ler esse valor na tela do osciloscpio, necessrio multipliclo por 10. Na ponta de prova sem atenuao, o valor que aparece na tela igual ao valor medido. As pontas de prova com atenuao possuem uma chave que pode estar na posi o x1 ou x10. Alm disso, existe outro ajuste na ponta de prova, que o capaci tor de compensao, explicado a seguir.
muito comum o uso apenas do mltiplo da unidade nos casos em que ela est claramente subentendida (nesse caso, o ohm). A inteno do emprego neste livro proporcionar ao leitor uma viso ampla do que se encontra na prtica.

c)

A figura 1.15 mostra o aspecto de uma ponta de prova. Figura 1.15


Ponta de prova.

De maneira geral, o circuito da figura 1.14a representa a ponta de prova com a impedncia de entrada (R 2) do osciloscpio (que normalmente 1 M M) e a resistncia de atenuao (R1, que vale 9 M se a impedncia de entrada for 1 M). C2 representa a capacitncia parasitria, que decorrente da fiao. Na figura 1.14b observase o circuito com compensao. Sem nenhuma com pensao, a forma de uma onda quadrada apresenta uma distoro que pode ocorrer por sobretenso (overshoot) ou subtenso (undershoot). A compensao feita por um capacitor varivel colocado na ponta de prova para que resulte em uma forma de onda perfeitamente quadrada. A figura 1.14c representa as formas de onda. Para que a compensao resulte em uma forma de onda quadrada perfeita na tela do osciloscpio, a relao entre os componentes da figura 1.14b dada por: Entradas verticais Conectores que permitem entrar com um sinal no amplifi cador vertical antes de ser aplicado nas PDV. No caso de osciloscpio duplo ca nal, so duas entradas. Por exemplo, ligando o sinal calibrado (1 V PP/1 kHz) ao canal 1 e ajustando Volts/div = 1 V/div e Time/div = 1 ms/div, aparecer na tela do osciloscpio a forma de onda da figura 1.16a. Caso os ajustes sejam Volts/div = 0,5 V/div e Time/div = 0,5 ms/div, a mesma onda quadrada aparecer como na 27

C1 =

R2 C2 (1.1) R1

26

Vilax/SHutterStock

ELETRNICA 2

CAPTULO 1

figura 1.16b. Na figura 1.16c, os ajustes considerados foram Volts/div = 0,2 V/div e Time/div = 0,2 ms/div. Figura 1.16
Sinal quadrado de 1 Vpp /1 kHz: (a) 1 V/div e 1 ms/div, (b) 0,5 V/div e 0,5 ms/div e (c) 0,2 V/div e 0,2 ms/div. 5 divises 2,5 divises

1 diviso

a)

b)

c)

a)

b)

De acordo com a figura 1.17, para obter a mxima preciso, devese escolher o menor V/div possvel que permita o surgimento do trao na tela (figura 1.17a).

Figura 1.17
medindo 5 V: (a) 5 V/div, (b) 1 V/div e (c) 2,5 V/div.

1.6 Medio de tenso alternada


c)

A tenso alternada apresenta duas variveis bsicas que podem ser mensuradas: a tenso de pico a pico e o perodo. O procedimento para medir a tenso alternada semelhante ao utilizado para me dir a tenso contnua, ou seja, escolher adequadamente o ganho vertical (V/div) e a base de tempo (ms/div). A figura 1.18 mostra uma tenso senoidal de 10V P (20 V PP) e frequncia de 1 kHz para diferentes ajustes do ganho vertical. Em todos os casos a base de tempo est fixada em 0,2 ms/div e o ganho vertical varia em 5 V/div (figura 1.18a), 20 V/div (figura 1.18b) e 2 V/div (figura 1.18c). Claramente o melhor ajuste do ganho vertical o primeiro, em que o sinal ocupa a maior parte da tela sem perder informao.

Figura 1.18
trs representaes medindo uma tenso senoidal de 20 VPP/1 kHz com ganho vertical ajustado em: (a) 5 V/div, (b) 20 V/div e (c) 2 V/div.

Qual das trs imagens mais adequada para visualizao? Com certeza a da tela representada na figura 1.16c, pois apresenta mais preciso. Portanto, as escolhas do ganho vertical e da base de tempo so dois fatores importantes para boa vi sualizao da imagem.

1.5 Medio de tenso contnua


Uma tenso contnua aparece na tela do osciloscpio como uma linha contnua. Para medir seu valor, contase na tela o nmero de divises, a partir da referncia zero, e multiplicase esse nmero por volts/diviso: medida = no de divises volts diviso

4 divises 1 diviso

Para realizar a medio, devese obter a linha contnua ajustando a base de tem po em 1 ms/div, manter a entrada em GND e deslocar o trao para uma posio adequada na primeira linha, por exemplo. Escolha um ganho vertical compatvel com o valor a ser medido. Em geral, a tela tem oito divises. Portanto, a mxima tenso que pode ser medida se o ganho vertical for 1 V/div ser 8 V; qualquer valor acima de 8 V far com que o trao saia da tela (levando em conta que o zero est na primeira linha). Evite utilizar um valor muito pequeno, pois fica difcil ler o nmero de divises. 28

5 divises
a) b) c)

Para a medida do perodo, ou seja, o inverso da frequncia, a escolha da base de tempo fundamental. Na figura 1.19, em todos os casos o ganho vertical est fixado em 5 V/div e a base de tempo varia em 0,2 ms/div, 2 ms/div e 50 s/div. 29

ELETRNICA 2

CAPTULO 1

Observe que a figura 1.19a permite melhor visualizao para efetuar medidas de tempo e tenso.

No caso de onda quadrada, definido como: DC% = TH 100 (1.2) T

Figura 1.21
ciclo de trabalho de uma onda quadrada em: (a) 80%, (b) 50% e (c) 20%.

em que TH a durao do tempo alto e T o perodo. A figura 1.21 mostra exemplos de valores de ciclo de trabalho de uma onda quadrada.
a) b) c)

TH
Figura 1.19
trs representaes medindo perodo de senoide de 1 kHz com ganho horizontal ajustado em: (a) 0,2 ms/div, (b) 2 ms/div e (c) 50 s/div.

TH

TH

1.7 Gerador de funes


um instrumento utilizado para gerar sinais eltricos de diversas formas de onda (senoidal, quadrada, triangular) de diferentes frequncias (normalmente, de 1 Hz a 10 MHz) e amplitudes variadas. As ondas quadradas e triangulares permitem adicionar um ciclo de trabalho e tambm uma tenso CC (offset). Em geral o painel do gerador de funes tem um frequencmetro digital (figura 1.20), que permite visualizar o valor da frequncia que est sendo ajustada. O sinal sai do gerador de funes atravs de um cabo com conector BNC igual ao usado no osciloscpio.

T
a) b)

T
c)

Para a onda triangular, o ciclo de trabalho definido como: DC% = T+ 100 (1.3) T

Figura 1.20
aspecto geral de um gerador de funes.
display: frequncia/amplitude ajuste: amplitude/frequncia

em que T+ o tempo que a onda fica com inclinao positiva e T o perodo da onda triangular. A figura 1.22 apresenta exemplos de valores de ciclo de trabalho de uma onda triangular.
Ampli Freq o set %Duty

Power

Figura 1.22
sada de sinal

botes de controle

ciclo de trabalho de uma onda triangular em: (a) 80%, (b) 50% e (c) 20%.

1.7.1 Ciclo de trabalho


O ciclo de trabalho ou duty cicle (DC) definido apenas para as ondas quadrada e triangular. 30
a) b) c)

31

ELETRNICA 2

CAPTULO 1

O painel frontal de um gerador de funes se assemelha ao da figura 1.23. Figura 1.23


Gerador de funes comercial.
BraGin axeley/SHutterStock

Figura 1.25
(a) multmetro analgico e (b) multmetro digital.

1.8 Offset de tenso


Figura 1.24
onda senoidal (a) sem offset, (b) com 4 V de offset e (c) com 4 V de offset.

Se a uma tenso alternada for adicionada uma tenso CC, ela passa a ter um offset (deslocamento), que pode ser positivo ou negativo. A figura 1.24 mostra as trs situaes possveis: sinal sem offset (0 V), com offset positivo (4 V) e com offset negativo (4 V).

dmitry eliuSeeV/SHutterStock

wikemedia.orG

(a)

(b)

4V 0

Em geral, os multmetros analgicos so usados para medir as trs principais grandezas tenso, corrente e resistncia eltrica , assim como para efetuar testes em transistores. Nos primrdios da indstria eletrnica, os multmetros analgicos eram amplamente utilizados, pois o preo dos digitais era elevado. Atualmente os digitais so mais robustos e baratos que os analgicos.
4 V

a)

b)

c)

Os multmetros digitais permitem realizar as mesmas medidas dos analgicos e tambm: capacitncia, indutncia, frequncia, temperatura, entre outras. Os multmetros digitais apresentam impedncia de entrada da ordem de 10 M, bem maior que a maioria dos analgicos (a impedncia depende da escala usada).

1.9.1 Instrumentos True RMS

1.9 Multmetro
O multmetro um dos instrumentos mais usados em eletrnica, podendo ser digital ou analgico. A figura 1.25a mostra o painel frontal de um multmetro analgico e a figura 1.25b, o de um multmetro digital. O multmetro analgico tem um ponteiro que se desloca sobre um painel com escalas graduadas que permitem a leitura do valor mensurado. No multmetro digital a leitura do valor medido aparece em um display digital. 32

Os instrumentos digitais possuem outro recurso que os analgicos no tm: a possibilidade de medida do valor eficaz de tenses no senoidais. Os instrumen tos No True RMS medem apenas o valor eficaz de uma tenso alternada pu ramente senoidal (sem distoro); se o sinal apresentar distoro, a medida ser incorreta. Um instrumento True RMS mede o valor eficaz de qualquer forma de onda. A tabela 1.1 mostra uma comparao entre as leituras realizadas por esses instrumentos. Observe que existem dois tipos de instrumentos True RMS, um com acoplamento CA e o outro com acoplamento CA + CC (quando a tenso CA tem nvel CC). 33

ELETRNICA 2

True RMS Sinal de entrada Acoplamento CA + CC


verdadeiro verdadeiro verdadeiro verdadeiro verdadeiro

Acoplamento CA
verdadeiro 56,5% abaixo 22,9% abaixo verdadeiro verdadeiro

No True RMS

Captulo 2

Senoide pura Retificada completa Retificada meia onda Quadrada Triangular

verdadeiro 57,9% abaixo 22,2% abaixo 11,0% abaixo 4,0% abaixo

Tabela 1.1
comparao entre instrumentos no true rmS e true rmS.

Como se v na tabela 1.1, apenas para uma senoide pura as leituras so coinci dentes. Nos outros casos, h uma diferena quando o instrumento usado No True RMS.

Semicondutores

34

ELETRNICA 2

CAPTULO 2

2.1 Classificao dos materiais


De maneira bem simples, a classificao dos materiais em relao a seu compor tamento eltrico feita dividindoos em isolantes e condutores. Os condutores so materiais que permitem a passagem da corrente eltrica em seu interior quando submetidos a uma diferena de potencial, pois possuem cargas eltricas livres. Exemplos: alumnio, cobre, ferro etc. Os isolantes so materiais que, em condies normais, no permitem a passagem da corrente eltrica em seu interior, pois no possuem cargas eltricas livres. Exemplos: madeira, plsticos, porcelana, fenolite etc. Existe outro tipo de material que apresenta caractersticas eltricas intermedi rias entre os isolantes e os condutores: os semicondutores (que tambm poderiam ser chamados de semiisolantes). Esses materiais tm sido muito utilizados na in dstria eletrnica desde a decada de 1950, tanto na construo de componentes como na de circuitos integrados. Os principais semicondutores so o silcio e o germnio, apesar de existir grande variedade de outros materiais. A classificao dos materiais quanto capacidade de conduzir ou no a corrente eltrica pode ser feita de acordo com sua condutividade ou resistividade. A figu ra 2.1 mostra a classificao dos materiais segundo sua condutividade. Figura 2.1
classificao dos materiais segundo sua condutividade.
Isolantes Semicondutores Metais

A figura 2.2a mostra, de maneira simplificada, a estrutura do tomo de Si, que possui quatro eltrons na ltima camada, conhecida como camada de valncia. Para facilitar o entendimento, representamos, na figura 2.2b, o tomo de silcio somente com o ncleo e a camada de valncia. Figura 2.2
estrutura simplificada do tomo de Si (a) com todas as camadas e (b) com o ncleo e a camada de valncia.

Ncleo

Si

(a)

(b)

Como o nmero de eltrons igual ao nmero de prtons, o tomo dito neu tro. Muitas vezes nos referimos ao silcio como cristal de silcio, porque o ar ranjo geomtrico de seus tomos feito de forma simtrica e regular em todas as direes, motivo pelo qual chamado de cbico. Nesse arranjo um tomo de Si se liga a quatro tomos vizinhos por ligaes covalentes, em que cada tomo fornece um eltron, formando, na ltima camada, oito eltrons, o que configura uma situao estvel. A figura 2.3 ilustra, no plano, o arranjo espacial dessa configurao. Figura 2.3

10 20 Slica fundida

10 16 Diamante

10 12
Vidro

10 8

10 4 Silcio

10 0 Germnio

10 4

10 8 Cobre Ferro

Si

Si

Si

Condutividade

( ohm 1 cm 1

estrutura cristalina do Si temperatura de 0 k (273 c) comportamento de isolantes.

Si

Si

Si

2.2 Semicondutor intrnseco


O semicondutor em seu estado puro chamado de intrnseco, tendo pouca ou nenhuma utilidade quando est nessas condies. Como dissemos, os princi pais semicondutores usados so o silcio (Si) e o germnio (Ge); existem outros, porm no sero abordados neste livro. O estudo de semicondutores pode ser feito de duas maneiras: por meio do conceito de bandas de energia (anlise que utiliza conceitos da Fsica) ou por meio do conceito de ligao covalente (que uma abordagem da Qumica). Usaremos a segunda por apresentar significado mais concreto. 36

Si

Si

Si

importante notar que, nas condies indicadas na figura 2.3, o silcio se com porta como isolante, pois no existem cargas livres. No entanto, com o aumento da temperatura, a energia trmica fornecida ao cristal provoca a quebra de 37

ELETRNICA 2

CAPTULO 2

algumas ligaes covalentes, liberando, assim, eltrons de valncia. Os espaos vazios deixados por causa de tais rompimentos se comportam como cargas el tricas positivas, denominadas lacunas ou buracos. A figura 2.4 representa a mesma estrutura da figura 2.3, mas com algumas das ligaes covalentes rompidas. A quantidade de energia necessria para quebrar uma ligao depende do tipo do semicondutor; no caso do Ge, 0,72 eV e, no do Si, 1,1 eV. Figura 2.4
estrutura do Si a uma temperatura acima de 0k (acima de 273 c) gerao de pares eltron-lacuna. Si
eltron livre

A figura 2.6 mostra o instante seguinte, em que um eltron de valncia com energia suficiente pode preencher a lacuna, demonstrando que ela se deslocou para a direita, no sentido do polo negativo da bateria. Figura 2.6
campo eltrico

eltron livre

cristal de Si submetido a um campo eltrico (tenso eltrica) num instante t2 > t1.

Si

Si

Si

Si
lacuna

Si

Si

bordas do cristal

Si
lacuna

Si

Si

Si

Si

Si

A aplicao de uma diferena de potencial na estrutura do silcio possibilita o mo vimento dessas cargas eltricas (eltron livre e lacuna): os eltrons se dirigem para o polo positivo da fonte externa e as lacunas, para o polo negativo. A maneira como ocorre a movimentao dos eltrons j foi abordada em eletrodinmica, mas e as lacunas, como se movimentam contribuindo para a formao da corrente eltrica? Para entendermos o mecanismo de conduo de eltrons e lacunas, considere mos as figuras 2.5, 2.6 e 2.7. Na figura 2.5, o eltron livre est representado por um ponto preto e sua ausn cia (a lacuna), na ligao covalente, por um ponto branco. O sentido do campo eltrico tal que o eltron se movimenta para a esquerda, onde est o polo posi tivo da bateria que fornece a ddp. Figura 2.5
cristal de Si submetido a um campo eltrico (tenso eltrica) em um instante t1.
campo eltrico

Esse fenmeno se repete para outro eltron de valncia, como ilustra a figura 2.7. Assim, existe no semicondutor uma corrente de eltrons livres da direita para a esquerda e uma corrente de lacunas da esquerda para a direita, e essas correntes se somam. importante notar que os eltrons de valncia que se deslocam para a esquerda eventualmente encontraro a borda do cristal e, portanto, o polo positivo da bateria, transformandose em eltrons livres. A corrente total no cristal ser a soma do fluxo de eltrons com o fluxo de lacu nas: IT = Ie + Il. Figura 2.7
campo eltrico

eltron livre

lacuna

cristal de Si submetido a um campo eltrico (tenso eltrica) em um instante t3 > t2.

Si

Si

Si
lacuna

Si

bordas do cristal

eltron livre

2.3 Semicondutor extrnseco


Si Si Si
Na prtica, no usamos o semicondutor intrnseco, e sim o extrnseco. O semicondutor extrnseco obtido pela adio de elementos chamados de impurezas (tipos de tomos), cuja principal finalidade alterar algumas pro priedades eltricas, principalmente a resistividade em relao ao fluxo de eltrons. Existem dois tipos de semicondutores extrnsecos: o material N e o material P. 39

Si
lacuna

bordas do cristal

38

ELETRNICA 2

CAPTULO 2

2.3.1 Semicondutor tipo N


obtido adicionando ao cristal puro (de silcio ou germnio) um material pen tavalente, isto , que tem em sua ltima camada cinco eltrons de valncia. Em geral, o material mais utilizado o fsforo (P). O que acontece, ento, quando tomos de fsforo so adicionados ao cristal do semicondutor? Tomemos como exemplo um semicondutor de silcio. Alguns de seus tomos sero substitudos pelo tomo do fsforo, e, como o nmero de to mos da impureza muito menor que o de tomos do semicondutor, essa impu reza se ligar a quatro tomos de silcio, conforme ilustra a figura 2.8a. Observe que cada tomo de silcio contribui com um eltron para que ocorra uma ligao compartilhada, sobrando um eltron. Esse quinto eltron est fracamente ligado ao tomo, bastando uma energia diminuta para tornlo livre. O importante dessa situao que no foi gerada nenhuma lacuna (figura 2.8b).

mental que a temperatura afeta significativamente essa propriedade, porque, quanto maior a temperatura, maior o nmero de eltrons e de lacunas. Dependendo da aplicao, essa uma condio indesejvel. Nos computadores, por exemplo, uma falha no cooler (responsvel por evitar o superaquecimento dos componentes semicondutores) pode causar travamento. Essa uma desvan tagem do semicondutor quando comparado com a vlvula terminica, mas mesmo assim os pontos positivos superam de longe os negativos.

Figura 2.8
(a) tomo de fsforo ligado a quatro tomos de silcio; (b) o quinto eltron livre gera um on positivo preso estrutura cristalina.

2.3.2 Semicondutor tipo P


obtido adicionando quantidades controladas de impureza trivalente ao ma terial puro (semicondutor intrnseco). Um exemplo desse tipo de impureza o boro (B). Como o boro trivalente, seus trs eltrons de valncia sero compar tilhados com quatro tomos de silcio das vizinhanas, porm uma das ligaes no se completar. A ausncia de um eltron nessa ligao poder se comportar como lacuna (figura 2.9). E como isso acontece? Inicialmente, em temperaturas prximas do zero absoluto, os eltrons de valn cia de um tomo vizinho ao da impureza no tm energia suficiente para preen cher a ligao, e, portanto, o material se comporta como isolante. Conforme a temperatura aumenta, um eltron de valncia do tomo vizinho recebe energia suficiente para se deslocar e ocupa a vaga na ligao no completada com um dos eltrons do boro. Desse modo, como o tomo estava neutro e passa a ter um eltron a mais, tornase um on negativo. A vaga deixada por esse eltron pode se comportar como lacuna. Ento, foi gerada lacuna sem o aparecimento de eltron livre, e por isso o material chamado de P.

Vlvula terminica um dispositivo eletrnico constitudo de um filamento, um catodo e um anodo no interior de um tubo de vidro no qual h vcuo ou gs sob baixa presso. Nela, a corrente eltrica s pode passar em um sentido.

Figura 2.9
(a) tomo de boro ligado a quatro tomos de Si abaixo da temperatura de ionizao; (b) a vaga (lacuna) preenchida por um eltron de valncia de um tomo prximo, gerando um on negativo preso estrutura cristalina acima da temperatura de ionizao.

Si
quinto eltron

quinto eltron livre

Si

Si

P
Si
(a)

Si

Si

Si

Si
(b)
Si Si
ligao no completada Si Si

Esse processo pode ser mais bem compreendido se imaginarmos a temperatura variando do zero absoluto. A partir desse valor, o quinto eltron est preso; portanto, no existe portador de carga livre e o material se comporta como iso lante. Aumentando gradativamente a temperatura, o quinto eltron liberado e o material passa a conduzir corrente eltrica. Quanto mais a temperatura au menta, mais ligaes covalentes comeam a se quebrar, gerando mais eltrons livres e lacunas. Assim, o material tornase neutro, motivo pelo qual recebe o nome de semicondutor tipo N. Observe na figura 2.8 que o cristal neutro, pois para cada quinto eltron liberado a impureza fica ionizada positivamente. Como os eltrons esto em maioria no material, so chamados de portadores majoritrios e as lacunas, de portadores minoritrios. extremamente impor tante notar que a quantidade de impureza adicionada determina a principal ca racterstica eltrica, que a condutividade, pois, quanto maior o nmero de eltrons livres existentes, maior a capacidade de conduzir. Outro ponto funda

Si

Si

Si

Si

B
Si

Si

Si o eltron de valncia desta posio se moveu para outra posio

Si

Si (a)

Si (b)

Se a temperatura aumentar mais ainda, alm da temperatura de ionizao, sero gerados os pares eltronlacuna. Nesse caso, as lacunas so portadores majorit rios e os eltrons livres, portadores minoritrios.

40

41

ELETRNICA 2

CAPTULO 2

2.4 Juno PN
Se uma barra de material P ligada metalurgicamente a uma barra de material N, criase uma juno PN, cujas caractersticas permitem a produo de todos os dispositivos eletrnicos. A diferena de concentrao de lacunas e eltrons livres entre as duas regies da juno PN possibilita a ocorrncia de um fenmeno chamado de difuso: des locamento (corrente eltrica) de lacunas do lado P para o N e de eltrons livres do lado N para o P. A difuso no um processo contnuo, pois o deslocamento de eltrons e lacunas faz surgir uma regio de cargas negativas (tomos de impurezas receptoras que aceitaram esses eltrons) e positivas fixas (figura 2.10). Nessa regio, denomina da regio de cargas espaciais (RCE) ou regio de depleo, no existem cargas livres, uma vez que, em razo do campo eltrico gerado pelas cargas espaciais, caso aparea uma carga livre (eltron livre ou lacuna), ela ser acelerada por esse campo, deslocandose para o lado N ou P. As cargas fixas criam uma barreira de potencial que se ope difuso de mais portadores majoritrios lacunas no lado P e eltrons livres no lado N. Essa corrente representada por IDifuso. Os portadores minoritrios de ambos os lados da juno esto movimentandose aleatoriamente por causa da temperatura. Se algum dos portadores minoritrios (aqueles gerados pela temperatura) eltrons livres no lado P ou lacunas no lado N se aproximar da RCE, ser acelerado pelo campo eltrico existente nessa re gio e passar para o outro lado da juno. Essa corrente chamada de corrente de deriva (IDeriva). As duas correntes podem ser observadas na figura 2.10. Quando a juno est em equilbrio, a soma das correntes da juno zero, isto , IDeriva = IDifuso. Figura 2.10
Juno Pn em aberto mostrando as duas correntes: de difuso e de deriva.

2.4.1 Juno PN com polarizao reversa


Quando a tenso aplicada tem polaridade como a indicada na figura 2.11, isto , o lado P negativo em relao ao lado N, a largura da regio de deple o aumentar, elevando a altura da barreira de potencial e dificultando a passagem dos portadores majoritrios de um lado da juno para o outro. Atravs da juno existir uma corrente constituda de portadores minori trios, os quais dependem apenas da temperatura. Essa corrente chamada de corrente reversa de saturao (IS) e sua intensidade da ordem de nA (Si) ou A (Ge). Figura 2.11
Juno Pn com polarizao reversa.
largura com polarizao largura sem polarizao

IDeriva = ls

2.4.2 Juno PN com polarizao direta


IDifuso O que acontece se invertermos a polaridade da tenso na figura 2.11? Imagine a tenso da bateria comeando de zero. Inicialmente, como a corrente des prezvel, toda a tenso externa aplicada na juno, diminuindo a barreira. No entanto, a corrente comea a aumentar quando a tenso aplicada na juno for de aproximadamente 0,6 V. A princpio, toda a tenso estar aplicada diretamente na regio da juno, baixando a barreira de potencial e tornando desprezvel a queda de tenso no material N e no P. Desse modo, a corrente controlada pela variao da altura da barreira (regio no linear da curva caracterstica). medida que a corren te aumenta, a tenso externa se distribui entre o material e a barreira. Nesse instante a corrente comea a ser controlada pela resistncia direta do material, passando a ter comportamento aproximadamente linear com a tenso. 43

IDeriva

42

ELETRNICA 2

CAPTULO 2

Figura 2.12
Juno Pn com polarizao direta.

A corrente total atravs da juno (I) constituda de duas correntes: a de sa turao e a de difuso (figura 2.12). A corrente de difuso muito maior que a de saturao.

2.5 Diodo de juno


Diodo de juno um componente constitudo de uma juno PN, tendo todas as suas caractersticas, ou seja, permite a passagem da corrente em um nico sentido quando adequadamente polarizado (polarizao direta) e bloqueia a cor rente quando a polaridade da tenso inverte (polarizao reversa). A figura 2.13 mostra a representao esquemtica do diodo de juno com seus terminais hmicos anodo (A) e catodo (K) , seu smbolo e exemplos de dio dos comerciais.

IDifuso

N
anodo A

Figura 2.13
P
(a)

catodo K

IDeriva = ls

(b)

(a) diodo de juno com terminais hmicos, (b) smbolo do diodo de juno e (c) diodos de uso geral.

Da figura 2.12, podemos concluir que: I = ID - IS (2.1) em que ID a corrente de difuso. A equao da corrente atravs da juno dada por:
I = IS (e
VD VT

BoGdan ioneScu/SHutterStock

(c)

2.5.1 Curva caracterstica do diodo


O grfico da figura 2.14 mostra a curva caracterstica de um diodo de juno de silcio, que corresponde equao:
I = IS (e VT - 1)
VD

- 1) (2.2)

em que: IS a corrente reversa de saturao, VD a tenso aplicada na juno, uma constante que vale aproximadamente 1 para Ge e 2 para Si. V T uma constante que depende da temperatura, valendo 26 mV tempera tura ambiente (T = 300 K). Com a juno polarizada diretamente (VD > 0), I positiva; com a juno pola rizada reversamente (VD < 0), I negativa. 44

No grfico da figura 2.14, possvel observar a corrente resultante da tenso aplicada no diodo em trs regies bem definidas: 1. Regio de polarizao direta: VD > 0,6 V 2. Regio de polarizao reversa: VD < 0 V 3. Regio de ruptura: VD < VBK 45

ELETRNICA 2

CAPTULO 2

Figura 2.14
curva caracterstica de um diodo de juno de Si.
Id

A tabela 2.1 apresenta os dados de diodos de uso geral, para 1 A (IF(AV)) e de diferentes tenses reversas.
General Purpose Rectifiers Absolute Maximum Ratings* TA = 25 C unless otherwise noted

Tabela 2.1
Folha de dados parcial diodos de uso geral.

Diodo de Si (Silcio)

Symbol
V BK 0.000 0.500

Parameter
4001 4002 100 4003 200 Peak Repetitive Reverse Voltage 50 Average Rectified Forward Current, .375 lead length @ TA = 75 C Non-Repetitive Peak Forward Surge Current 8.3 ms Single Half-Sine-Wave Storage Temperature Range Operating Junction Temperature 1.0 30 55 to +175 55 to +175

Value
4004 400 4005 600 4006 800 4007 1000

Units
V

Vd

VRRM

Ruptura

Reserva

Direta

IF(AV) IFSM TSTG

A A C C

Quando em polarizao direta, a expresso matemtica que representa o com portamento do diodo a mesma equao dada para a corrente atravs da juno, ou seja: I = IS (e em que: IS a corrente reversa de saturao, VD a tenso aplicada no diodo, uma constante que depende da forma como o diodo foi construdo e V T uma constante que depende da temperatura, valendo aproximadamente 26 mV a 20 C. Portanto, para VD > 0 e VD >> 26 mV, o termo negativo dentro dos parnteses desprezado:
VD VT VD VT

TJ

* These ratings are limiting values above which the serviceability of any semiconductor device may by impaired.

- 1) (2.2)

2.5.2 Diodo polarizado diretamente


O comportamento similar ao da juno PN. Em conduo, um diodo de sil cio apresenta queda de tenso de aproximadamente 0,7 V. Assim, por exemplo, podemos estimar a corrente de um circuito de 10 V e 1 k simplesmente escreven do a equao da malha: 10 = 1 k I + 0,7. Da tiramos que:

I=

10 0, 7 9, 3mA (2.3) 1k

O circuito do exemplo est ilustrado na figura 2.15. importante observar que, para efeito de clculo, consideramos que a queda de tenso, no caso de diodo polarizado diretamente, 0,7 V. Alguns autores ado tam 0,6 V, mas na prtica no faz muita diferena. Figura 2.15
R 1k 9,35 mA 10 V D

I = IS (e

Para VD < 0 e em mdulo muito maior que 26 mV, a expresso da corrente ser aproximadamente igual IS. Existe um valor de tenso que provoca a ruptura da juno, destruindo o diodo por efeito Joule (aumento excessivo de calor). Essa tenso de ruptura (break down) representada por VD < VBK, que na literatura costuma aparecer como VBR e no manual dos fabricantes como VRRM (mxima tenso reversa de pico repetitiva). Em alguns casos, o diodo construdo especialmente para operar nessa regio, como o diodo Zener. 46

circuito com diodo polarizado diretamente.

47

ELETRNICA 2

CAPTULO 2

2.5.3 Diodo polarizado reversamente


Quando o diodo est polarizado reversamente, a corrente que se estabelece atra vs dele da ordem de nA, ou seja, praticamente nula (figura 2.16). Essa corren te reversa, tambm chamada de corrente de fuga, depende de aspectos fsicos do material, como dopagem e dimenses, e de fatores externos, entre eles a tempe ratura de trabalho (o valor dobra a cada aumento de 10 C). Importante: quan do o diodo est polarizado reversamente, a tenso da fonte est aplicada nos terminais do diodo, o qual deve ter capacidade para suportar a tenso reversa; caso contrrio, pode ocorrer um fenmeno denominado avalanche, que, em ge ral, causa a ruptura da juno. Figura 2.16
circuito com diodo polarizado reversamente.
R 1k D

O grfico da figura 2.17 representa a curva caracterstica para esse modelo e o circuito equivalente. Figura 2.17
ID polarizao reserva polarizao direta

diodo ideal (chave): (a) curva caracterstica e (b) circuito equivalente.

VD

VD < 0
b)

> VD _ 0

R 1k

a)

~ =0

VD = 10 V 10 V

10 V

A figura 2.18a representa um circuito com um diodo real (1N4001) ligado a uma bateria de 100 V e a figura 2.18b mostra o mesmo circuito, porm com o diodo substitudo por uma chave fechada. No primeiro caso, a corrente vale 99,2 mA e, no segundo, 100 mA, mas na prtica essa diferena de valores desprezada, o que significa que o modelo pode ser usado.
1N4001

Figura 2.18
(a) Simulao e (b) circuito com o modelo 1.

A corrente de fuga a soma da corrente reversa de saturao com a corrente superficial. A corrente de saturao depende da dopagem do semicondutor e da temperatura de trabalho; a corrente superficial, das dimenses fsicas do diodo, variando de acordo com a tenso aplicada. Por essa razo, observando a curva do diodo em polarizao reversa, possvel notar uma ligeira inclinao, que indica um pequeno aumento na corrente quando a tenso aumenta.

1k

1k

chave

99,2 mA
100 V 100 V

100 mA

2.5.4 Modelos (circuitos equivalentes) para diodo


Estabelecer um modelo para um componente eletrnico (resistor, fonte de tenso, fonte de corrente, capacitor e indutor) significa representlo em um circuito por meio de componentes bsicos, o que permite usar as leis de circuito para analislo. Alm do modelo adotado pelo fabricante do simulador, existem modelos simples que o projetista de circuitos pode utilizar, dependendo da complexidade e da preciso que ele deseja obter. Por exemplo, no caso do diodo, quando polarizado reversamente, representado por um circuito aberto (chave aberta); quando ligado em polarizao direta, utilizase um dos modelos ou circuitos equivalentes descritos a seguir.

a)

b)

Existe alguma limitao no uso desse modelo? Essa forma de representar um diodo pode sempre ser usada? Na figura 2.19, em vez de 100 V, a bateria utiliza da de 1,5 V. Nesse caso, a diferena entre as duas medidas alta (66%), o que significa que o modelo no adequado.

Figura 2.19
(a) Simulao e (b) circuito com o modelo 1 (inadequado).

1N4001

1k

1k

chave

Modelo 1 Diodo ideal


o circuito equivalente (modelo) mais simples. Consiste em representar o diodo por uma chave fechada (curtocircuito), quando polarizado diretamente, e por um circuito aberto, quando polarizado reversamente. 48

0,95 mA
1,5 V
a)

1,5 mA
1,5 V
b)

49

ELETRNICA 2

CAPTULO 2

Ento, concluise que, se o valor da tenso da bateria for da mesma ordem de grandeza da barreira de potencial (0,6 V), o modelo de chave no pode ser usado.

ID

Modelo 2 Bateria
Um modelo mais elaborado considera o diodo conduzindo corrente eltrica como se fosse uma pequena bateria de 0,6 V (valor a partir do qual o diodo ini cia a conduo). Portanto, se a tenso aplicada no diodo for menor que 0,6 V, ele se comportar como uma chave aberta; se a tenso estiver acima de 0,6 V, o diodo ser substitudo por uma bateria de 0,6 V. A figura 2.20 mostra a curva caracterstica representativa desse modelo e o circuito equivalente. Figura 2.20
modelo com bateria: (a) curva caracterstica e (b) circuito equivalente.
ID

VD < 0

> VD _ 0,6 V RD

0,6 V VD

0,6 V
b)

a)

A figura 2.23a mostra o valor da corrente em um diodo real e no circuito com o modelo, com resistncia direta de 5 e resistncia de carga de 1 k.

Figura 2.22
modelo que considera resistncia direta: (a) curva caracterstica e (b) circuito equivalente.

0,6 V

VD

VD < 0

> VD _ 0,6 V
0,6 V

1N4001

1k

1k

0,6 V

a)

b)
1,5 V

0,95 mA
a)

1,5 V

0,89 mA
b)

Figura 2.23
(a) Simulao e (b) circuito com o modelo 3.

Figura 2.21
(a) Simulao e (b) circuito com o modelo 2.

Na figura 2.21, podese verificar que os valores obtidos no diodo real e no mo delo so muito prximos. A figura 2.24 reproduz a mesma anlise, porm com uma resistncia de carga menor, 100 . Figura 2.24
0,95 mA 0,90 mA
1,5 V
1N4001 100 100 0,6 V 5

1N4001

1k

1k

0,6 V

1,5 V

a)

b)
1,5 V

8,54 mA 1,5 V

8,57 mA

(a) circuito com diodo simulao no microcap e (b) circuito com o modelo que representa dois trechos de reta.

O modelo com bateria deve ser usado quando a tenso de polarizao for maior que 0,6 V e da mesma ordem de grandeza.

a)

b)

Modelo 3 Bateria e resistncia (modelo linearizado por trechos de reta)


Podese obter maior preciso levando em conta a resistncia do diodo quando est em conduo. A figura 2.22a ilustra a curva caracterstica linearizada por dois trechos de reta, que representa a bateria em srie com resistncia de baixo valor. 50

Podemos observar que, nos dois casos (1 k e 100 ), os valores das correntes so muito prximos; no primeiro (1 k), a diferena se deve ao fato de que o trecho linearizado no coincide com a curva. Assim, quanto maior o valor da corrente, mais a curva coincide com a reta. 51

ELETRNICA 2

CAPTULO 2

2.5.5 Anlise grfica


Um circuito com diodo pode ser examinado de duas maneiras: analitica mente, usando qualquer um dos modelos apresentados no item 2.5.4, ou gra ficamente, por meio de sua curva caracterstica. importante conhecer esse tipo de anlise, pois apresenta alguns conceitos que sero utilizados na anlise de circuitos com transistores. A anlise grfica consiste em representar no mesmo grfico a curva do diodo e a curva do gerador. O gerador tem fora eletromotriz igual a VCC e resistncia interna R. A interseo dos dois grficos a soluo (corrente e tenso nos dois bipolos). Consideremos que a equao do diodo seja:

A interseo entre a reta e a curva do diodo determina um ponto, chama do ponto Q (ponto quiescente), que a soluo. Considerando VCC = 3 V, R = 80 e o diodo 1N4001, a soluo ID = 28 mA e VD = 0,7 V. Essa soluo apresenta os mesmos valores encontrados no modelo com bateria, ana lisado no item 2.5.4.

2.5.6 Teste de diodos


Em muitas situaes de trabalho na rea eletrnica, necessrio realizar testes em semicondutores para saber quais so seus terminais (anodo e catodo) e ve rificar se esto com defeito (aberto em curtocircuito ou com fuga). O teste de semicondutores baseiase no fato de que, sob polarizao direta, uma juno PN apresenta resistncia baixa (10 , por exemplo) e, sob polarizao reversa, resistncia alta (> 1 M). O teste de semicondutores pode ser realizado com um multmetro digital ou analgico na posio ohmmetro. Por exemplo, ao selecionar ohmmetro em um multmetro analgico e posicionar as pontas de prova nos terminais de um diodo, ocorrero as duas situaes indicadas na figura 2.26. Ateno: a polaridade indicada no ohmmetro na figura 2.26 a polaridade da bateria interna, que o contrrio da indicao externa, ou seja, o terminal ver melho est ligado internamente ao polo negativo da bateria. Figura 2.26
diodo polarizado (a) diretamente e (b) reversamente.
0 0 8 8

ID = IS (e

VD VT

1)

e a do gerador: VD = VCC R ID, cujo grfico uma reta conhecida como reta de carga. A representao grfica da figura 2.25b ilustra a interseo dos dois grficos. Figura 2.25
anlise grfica: (a) circuito e (b) curva caracterstica e reta de carga.
|
Vcc

R D
D

a)
50 40 (mA) reta de carga 30 20 10 0,000 0,000 0

a)

b)

0,500

1,000 VD (V)

1,500

2,000

2,500

3,000

b)

A figura 2.27 mostra como realizar o teste usando o multmetro digital, com a chave posicionada no smbolo do diodo. Quando o diodo est em boas con dies, em polarizao direta, o display exibe um valor de tenso de 650 a 700 mV e, em polarizao reversa, uma barra vertical do lado esquerdo, indicando resistncia muito alta (figura 2.27a). Se no display aparecem zeros, o diodo est em curtocircuito (figura 2.27b). Quando se v a barra vertical nos dois sentidos, o diodo est aberto (figura 2.27c). 53

52

ELETRNICA 2

CAPTULO 2

Figura 2.27
teste com multmetro digital: (a) diodo em bom estado, (b) diodo em curto-circuito e (c) diodo aberto.
1 000 900 800 700 600 500 400 300 200 anodo catodo 0 10 20 Reserva Voltage 30 40 T = 25 oC

Figura 2.28
Varicap: (a) smbolo; (b) curva de capacitncia e tenso reversa; (c) exemplos de varicaps comerciais.

a)

b)

a)

a)

b)

b)

MVAM108 MVAM109 MVAM115 MVAM125


MBRP3045N
Schottky Barrier Recti er
1. anodo 2 2. catodo 3 TO220 3. anodo 2. catodo 1 2 1. anodo

CASE 182-02, STYLE 1 (TO-226AC)

a)

b)

c)

A figura 2.29 ilustra a aplicao tpica de varicap em circuito de rdio AM. Os diodos podem ser localizados por seu smbolo caracterstico.
c)

Figura 2.29
+ To IF

c)

AGC MVAM xxx

aplicao tpica de diodo varicap em circuito de rdio am.

2.6 Diodo varicap


Um diodo varicap ou varactor uma juno PN que funciona com polarizao reversa (figura 2.28). Sua principal caracterstica permitir que a capacitncia associada regio de carga espacial seja alterada de acordo com a tenso rever c) sa aplicada. A capacitncia associada regio de carga espacial inversamente proporcional raiz quadrada da tenso aplicada. Esse tipo de diodo usado em circuitos de sintonia de rdio, TVs, osciladores controlados por tenso (VCO), sintetizadores de frequncia e qualquer aparelho em que for necessrio obter uma capacitncia varivel controlada por meio eletrnico. 54

MVAM xxx

Tuning Voltage MVAMxxx

55

ELETRNICA 2

CAPTULO 2

2.7 Diodo Schottky


O diodo Schottky ou de barreira usado para comutar em alta frequncia, pois nele no ocorre recombinao (lacuna encontrando eltron livre). Esse fenmeno no observado porque o dispositivo feito de um material N e um metal. A juno resultante se comporta como um diodo, em que o anodo o metal e o catodo o semicondutor, permitindo que o dispositivo seja comutado de cortado para em conduo e viceversa muito mais rpido que um diodo comum. Outra caracterstica do diodo de barreira est relacionada queda de tenso. Nesse mo delo, o valor da ordem de 0,3 V, menor que em diodos tradicionais. O diodo Schottky utilizado em fontes chaveadas que operam em dezenas de quilohertz e na proteo contra transientes de tenso elevados. A figura 2.30 mostra os as pectos construtivo e fsico desse diodo e seu smbolo. Figura 2.30
diodo Schottky: (a) aspecto construtivo, (b) smbolo e (c) aspecto fsico.
metal

Exemplos 1. Determine a corrente no diodo D (ideal) da figura 2.31. Figura 2.31

3k R1 18 V 6k R2

6V B

anodo

material N

catodo

anodo

catodo

Soluo: Para resolver o circuito, basta aplicar o teorema de Thvenin entre os pontos A e B, chegando ao circuito da figura 2.32. Figura 2.32

a)

b)

DO-204AL(DO-41)

Major Ratings and Characteristics Characteristics


lF(AV) VRRM ange lFSM VF @1A,T =25C J

RTh 2k
Units
A V A V ns C

D1

10DF.
1 100to 800 34 1.2 100 -65to150

VTh 12 V B

6V

@T J=25C TJ
ange

Fonte: http://www.datasheetcatalog.net/pt/datasheets_pdf/I/O/D/F/IODFI.shtml

c)

O diodo est polarizado diretamente (o anodo positivo em relao ao catodo). A corrente ser igual a (considerando diodo ideal): I= 12 V 6 V = 3 mA 2k 57

56

ELETRNICA 2

2. Determine a tenso Vs no esquema da figura 2.33, considerando os diodos ideais. Figura 2.33
3k 20 V A D1 D2 D3 Vs 5V

Captulo 3

5V

Soluo: O circuito ser analisado de acordo com os possveis estados para os diodos. Como so trs diodos, admitemse oito combinaes, pois cada diodo pode estar em conduo ou cortado. Algumas dessas combinaes so altamente improv veis ou impossveis e, portanto, sero descartadas. Por exemplo, aparentemente, a bateria de 20 V promove a conduo dos trs diodos. Iniciemos a anlise imagi nando que os trs diodos esto conduzindo. Para essa situao, h uma incon sistncia, pois o ponto A estaria com trs valores de tenso (5 V, 0 V e 5 V), o que no possvel. Vamos considerar outra combinao (aparentemente a mais provvel), que D1 e D2 cortados e D3 em conduo (figura 2.34). Figura 2.34
3k 20 V A D1 D2 D3 Vs 5V

Aplicaes de diodos semicondutores

5V

Nesse caso, se o diodo D3 est em conduo, seu anodo est em 5 V. Conse quentemente, D2 est em polarizao reversa com 5 V e D1, com 10 V. Assim, a suposio inicial (D1 e D2 cortados e D3 em conduo) verdadeira. Resposta final: Vs = 5 V. 58

ELETRNICA 2

CAPTULO 3

Vrede

Ve

RL

VL

VP Ve

a)
D + Vrede Ve RL

alimentao de todos os circuitos eletrnicos feita por meio de tenso contnua, porm a tenso na rede alternada. Os circuitos que convertem tenso CA em CC so chamados de conversores ou retificadores. Sua funo converter a tenso senoidal em pulsante, que, em seguida, filtrada e eventualmente aplicada em um regulador de tenso. O dispositivo utilizado para obter a retificao o diodo de juno, estudado no captulo anterior.

VD = 0

VL Ve

VP VP

b)
D Vrede + Ve VD = Ve RL VL = 0

VL 0 0 VD VP
diodo conduz

VCC
diodo corta

3.1 Retificador de meia onda


O circuito retificador de meia onda composto por um nico diodo acoplado na sada de um transformador. Graas a essa configurao, aps a passagem pelo diodo, observamse somente semiciclos positivos, pois durante o semiciclo negativo a tenso na carga nula. Quando a tenso de entrada (Ve) for positiva, o diodo conduzir e a tenso na carga ser igual tenso de entrada descontando 0,7 V. Se a tenso de pico de entrada (VP) for muito maior que 0,7 V, a tenso na carga ser praticamente igual a Ve. No semiciclo negativo (Ve< 0), o diodo estar cortado e toda a tenso estar aplicada entre seus terminais; por isso, o diodo deve ter uma tenso de ruptura maior que VP. A figura 3.1 apresenta situaes do circuito e formas de onda. A funo de um retificador manter uma tenso contnua na sada. A tenso na carga tem um componente contnuo, aqui denominado VCC (VDC, em ingls), que se calcula por:

c)

d)

Figura 3.1 Para essa mesma forma de onda, o valor da tenso eficaz (medida por um volt metro True RMS) dado por:
(a) circuito retificador de meia onda; (b) circuito equivalente no semiciclo positivo; (c) circuito equivalente no semiciclo negativo; (d) formas de onda de entrada, na carga e no diodo.

VRMS =

VCC =

VP (3.1)

VP (3.3) 2

Obs.: a tenso eficaz medida por um voltmetro True RMS AC + DC. As expresses anteriores so verdadeiras quando o valor de pico muito maior que 0,7 V; caso contrrio, devese subtrair 0,7 V de VP (figura 3.2). Nesse caso, os valores da tenso mdia e da tenso eficaz so calculados, respectivamente, por:

Portanto, a corrente na carga vale:

ICC =

VCC (3.2) RL

Obs.: a tenso mdia (VCC) medida por um voltmetro CC. 60

VCC =

VP 0, 7

VRMS =

VP 0, 7 2
61

ELETRNICA 2

CAPTULO 3

Consideremos que no circuito da figura 3.1 VP = 17 V e o diodo 1N4001 com RL = 100 .

V CC =

V P 0,7

VRMS =

V P 0,7 2

Os valores so: VCC = 17 0, 7 5, 2 V = 5, 2 V , ICC > = 52 mA e 100 17 V = 8, 5 V 2

VP

0,7 V

VP 0,7 V

valor eficaz =

Podemos observar que esses valores esto bem abaixo dos limites.

3.2 Retificador de meia onda com filtro capacitivo


Figura 3.2
Formas de onda de entrada e sada quando a entrada da ordem de grandeza da barreira de potencial.

importante lembrar que o diodo deve ser dimensionado de acordo com seus valores de corrente e tenso.

Dimensionamento do diodo
Os principais limites eltricos encontrados em um datasheet de diodo so: VRRM = mxima tenso de pico reversa VRMS = mxima tenso eficaz VCC = mxima tenso CC reversa IAV = mxima corrente contnua IFSM = mxima corrente de surge Para esse retificador de meia onda, os valores das tenses e corrente do diodo devem ter no mnimo os seguintes limites: VRRM > VP IAV >
VP RL

Esse tipo de retificador apresenta, alm do diodo retificador, um capacitor asso ciado em paralelo com a carga. A funo do capacitor diminuir o ripple. Quan to menor for o ripple da tenso de sada de um retificador, melhor ser sua qua lidade. A figura 3.3 ajuda a entender o que ripple. Nela, uma tenso senoidal de 1 V de pico est sobreposta a uma tenso CC (tambm chamada de nvel de offset) de 4 V. Se usarmos um voltmetro CC para medir essa tenso, ele indica r exatamente 4 V. Figura 3.3
tenso senoidal com nvel de offset ilustrando o conceito de ripple.

Datasheet um documento com especificaes do componente.

V (V)
5 4 3 2 1 0

ripple

VRMS > VCC >

VP 2 VP p
Para uma tenso retificada de meia onda, se o valor de pico for muito maior que o ripple, este pode ser estimado aproximadamente por: Vripple = VP (3.4) f CR 63

Para o diodo 1N4001, por exemplo, os limites so: VRRM = 50 62 IAV = 1A VRMS = 35 V VCC = 50 V

ELETRNICA 2

CAPTULO 3

em que: Figura 3.4


retificador de meia onda com filtro capacitivo: (a) circuito e (b) formas de onda da tenso na carga e de entrada (secundrio do transformador).

VP o valor da tenso de pico alternada (em volts), C o valor da capacitncia do capacitor (em farads), f a frequncia (em Hz) do riplle (meia onda de 60 Hz e onda completa de 120 Hz) e R o valor da carga (em ohms). A figura 3.4 mostra o circuito e as formas de onda da tenso na carga (RL) e na entrada do retificador, para uma tenso senoidal de alimentao.

Na figura 3.4b, durante o intervalo de tempo T1, o diodo conduz, porque o va lor da tenso de entrada maior que o valor da tenso na carga. Desse modo, o capacitor se carrega at atingir o valor de pico da tenso de entrada. Durante o intervalo de tempo T2, a tenso de entrada menor que a tenso na carga. Assim, o diodo corta a corrente e o capacitor se descarrega na carga RL (na prtica, a carga um circuito qualquer que consome corrente, como um receptor de rdio). Quando novamente a tenso de entrada passa a ser maior que a tenso na carga, o diodo volta a conduzir, repondo a carga perdida durante o intervalo T2. Observe que, ao aumentar a capacitncia, o tempo de carga diminui e, conse quentemente, o valor de pico da corrente no diodo aumenta. Por isso, preciso ter cuidado ao projetar circuitos com valores de capacitncia elevados.

RL

3.3 Retificador de onda completa


Um retificador de onda completa formado por dois diodos, aproveitando, por tanto, os dois semiciclos da tenso senoidal da rede. Em consequncia, o valor da tenso contnua na carga aumenta e o ripple diminui, em comparao com o circuito de meia onda. Nos retificadores de onda completa, a conexo dos diodos pode ser feita de duas maneiras, resultando em dois tipos de retificadores com caractersticas distintas: com center tap e em ponte.

a)

100 000

offset 60 000

tenso na carga

3.3.1 Retificador de onda completa com center tap


20 000 tenso de entrada T1 20 000

T2

Esse tipo de retificador utiliza um transformador com tomada central (center tap). Os diodos so ligados em cada uma das sadas opostas ao center tap e, como resultado, obtmse duas tenses defasadas de 180 entre si. Ao aplicar tenso no primrio do transformador, observase que, durante o semi ciclo positivo da tenso de entrada, o diodo D1 conduz e o D2 corta. No semiciclo negativo da tenso de entrada, invertemse as condies: D2 conduz e D1 corta. As figuras 3.5b, 3.5c, 3.5d e 3.5e mostram as formas de onda no secundrio do transformador e na carga. Observe que as duas tenses dos terminais em relao ao terra (terminal central do secundrio) esto defasadas de 180 entre si. Con sideraremos como tenso de entrada cada uma das tenses no secundrio, entre uma extremidade e o terra (center tap), com valor de pico igual a VP e defasadas de 180, isto : Vsec1 = VP sent e Vsec2 = VP sent

T1=tempo de carga 60 000

T2=tempo de descarga

100 000

b)

64

65

ELETRNICA 2

CAPTULO 3

A corrente mdia na carga obtida por:


Vsec1 D1 VL IL + Vrede D2 RL

ICC =

2 VP (3.6) RL

Para essa mesma forma de onda, o valor eficaz (tenso medida por um voltme tro RMS) calculado por:
VRMS = VP 2

Vsec2
a)

(3.7)

VP

Vsec1

Dimensionamento do diodo
Para esse circuito, o diodo deve ter no mnimo os seguintes limites: VRRM > 2 VP Como a corrente mdia por diodo a metade da corrente mdia na carga:
IAV > VP RL

VP
b)

0 V D1 2 . VP
c)

Mxima tenso eficaz: VRMS >

VP 2

Mxima tenso contnua reversa: VCC >


VP Vsec2

2 VP

VP
d)

As figuras 3.6 e 3.7 mostram o comportamento dos diodos nos semiciclos posi tivo e negativo. Para facilitar a compreenso, eles esto representados no modelo simplificado (chave fechada e chave aberta). No semiciclo positivo, o diodo D1 conduz e o diodo D2 corta (figura 3.6).

VP

VL

Figura 3.6
Vsec1
e)

D1 +

VL IL RL

retificador de onda completa com center tap conduo no semiciclo positivo.

Figura 3.5
(a) circuito do retificador de onda completa com center tap; (b) tenso de entrada Vsec1; (c) tenso no diodo d1; (d) tenso de entrada Vsec2; (e) tenso na carga.

Calculase a tenso contnua na carga por:

Vrede +

VCC =

2 VP (3.5)

Vsec2

VD

Note que ela o dobro da tenso CC no caso de meia onda. 67

66

ELETRNICA 2

CAPTULO 3

No semiciclo negativo, o diodo D2 conduz e o diodo D1 corta, mas o sentido da corrente na carga no muda (figura 3.7). Figura 3.7
retificador de onda completa com center tap conduo no semiciclo negativo.

Figura 3.9
retificador de onda completa em ponte conduo no semiciclo positivo.

Vsec1

D1 VD

VL IL
1

D1 + Ve D3

D2

VL

RL

+ Vrede

+ + Vsec2 D2

RL

D4

3.3.2 Retificador de onda completa em ponte


O retificador de onda completa apresentado na figura 3.8 no necessita de trans formador com tomada central (somente quando h inteno de transformar a tenso) e utiliza quatro diodos. A tenso de entrada (Ve) pode ser tanto a tenso da rede como a do secundrio de um transformador. Figura 3.8
retificador de onda completa em ponte.

Como mostra a figura 3.10, no semiciclo negativo, invertemse as condies: os diodos D2 e D3 conduzem e os diodos D1 e D4 esto cortados; o sentido da corrente na carga continua o mesmo. Figura 3.10
retificador de onda completa em ponte conduo no semiciclo negativo.

D1

D2

VL

D1 + V P D3

D2

VL RL

Ve D3 D4

RL

D4

Observando a tenso senoidal aplicada na entrada, podese perceber que, du rante o semiciclo positivo da tenso de entrada, os diodos D1 e D4 esto pola rizados diretamente e os diodos D2 e D3 cortados. Como existem dois diodos conduzindo ao mesmo tempo e eles esto em srie, a queda de tenso ser de 1,4 V. Isso significa que, para haver tenso na carga, a tenso de entrada deve ser maior que 1,4 V. 68

A mxima tenso de pico inversa que cada diodo deve suportar aproximada mente VP, em que VP o valor de pico da tenso senoidal de entrada. A figura 3.11 ilustra as formas de onda de entrada e na carga. Observe a perda de tenso (1,4 V) ao longo do caminho da corrente. Esse valor deve ser descontado no clculo da tenso mdia e da tenso eficaz na carga. 69

ELETRNICA 2

CAPTULO 3

Figura 3.11
Formas de onda: (a) de entrada e (b) na carga. VP Ve

grficos das tenses no secundrio e na carga para um valor de pico de tenso de entrada igual a 100 V, em circuito meia onda com capacitor.

VP
a)

Vsec1

D1

VL

VP

VL

+
b)

RL Vrede

Vsec2

D2 a)

Calculase a tenso contnua na carga por:

VCC

2 ( VP 1, 4 V ) =

100 000

tenso na carga

80 000

Para essa mesma forma de onda, o valor eficaz (tenso medida por um voltme tro RMS) obtido por:
VRMS = VP 1, 4 V 2

60 000

40 000

20 000

0 000

Dimensionamento do diodo
Para esse circuito, o diodo deve ter no mnimo os seguintes limites: VRRM > VP IAV
VP > RL

20 000

Vsec1
40 000

Vsec2

60 000

80 000

100 000

Mxima tenso eficaz: VRMS >

VP 2

b)

Mxima tenso contnua reversa: VCC >

2 VP

Observando a figura 3.12, possvel notar o aumento em relao aos valores mdio e eficaz, assim como a diminuio do ripple, em comparao com o retifi cador de meia onda, que utiliza valores semelhantes de capacitor e carga.

Figura 3.12
retificador de onda completa com filtro capacitivo: (a) circuito e (b) formas de onda da tenso na carga e de entrada (secundrio do transformador).

3.4 Retificador de onda completa com filtro capacitivo


Como apresentado no retificador de meia onda, a adio de um capacitor di minui o ripple e aumenta o valor da tenso contnua. A figura 3.12 mostra os 70

3.5 Ponte retificadora como componente


Para construir um retificador em ponte, podem ser utilizados quatro diodos ou um nico componente com os quatro diodos conectados internamente. A figura 3.13 mostra o smbolo de uma ponte retificadora.

71

ELETRNICA 2

CAPTULO 3

Figura 3.13
Ponte com indicao dos terminais.

3.7 Grampeador de tenso


+
AC

um circuito que adiciona um nvel CC (positivo ou negativo) a uma tenso alternada. No semiciclo negativo (figura 3.15a), o diodo conduz e o capacitor se carrega com o valor de pico da tenso de entrada (20 V). No semiciclo positivo (figura 3.15b), o diodo corta e a tenso na sada passa a ser20sent+20. Observe que esse circuito a primeira parte do dobrador de tenso apresentado na seo 3.6. A figura 3.15c mostra a forma de onda.

Figura 3.15
Grampeador positivo: (a) semiciclo negativo, (b) semiciclo positivo e (c) forma de onda.

3.6 Dobrador de meia onda


um circuito eletrnico utilizado para obter valores elevados de tenses CC a partir de tenso CA. No circuito da figura 3.14a, a entrada senoidal, com VP de pico. No semiciclo negativo, o capacitor (C1) se carregar com o valor de pico da tenso de entrada e, com a polaridade indicada na figura 3.14b, o diodo D1 con C D2 duzir e o D2 estar cortado. 1No semiciclo positivo (figura 3.14c), o diodo D1 Vs cortar e o D2 conduzir, fazendo C2 se carregar at aproximadamente 2 VP. Figura 3.14
(a) dobrador de meia onda; (b) carga de c1 durante o semiciclo negativo; (c) carga de c2 durante o semiciclo positivo. C1 VP . sen . t VP . sen . t VP . sen . t a) C1 + + C1 + + C1 + + a) C1 D1 a) D1 D1 D2 D2 D1 D1 D1 b) + + + + + + c) c) c) b) D2 D2 D1 D1 D1 D2 Vs = 2 . VP + Vs = 2 . VP + C2 Vs = 2 . VP ++ C2 ++ C2 D2 D2 D2 Vs C2 Vs C2 C2
20 . sen . t (V) 20 . sen . t (V)

C + +

Vs

D +

a) C + + 20 V

Vs

b)

Vs
Vs ( V )

+ + + VP . sen . t VP . sen . t VP . sen . t

Vs C2 Vs C2 C2

40 000 30 000 20 000 10 000 2 000 c)

b)

Se o diodo for invertido senoide, ser adicionado um valor mdio negativo.

C1 VP C1 + VP . sent VPC1 + VP . sent VP + VP . sent

3.8 Limitadores
So circuitos que limitam a tenso entre dois valores, usados, em geral, para pro teger um circuito contra excesso de tenso. Na figura 3.16a, enquanto a tenso de entrada for menor que 3,7 V (3 V da bateria e 0,7 V do diodo), o diodo per manecer cortado e a tenso de sada ser igual de entrada (Vs = Ve); quando Ve for maior que 3,7 V, o diodo conduzir e a tenso de sada ser constante, igual a 3,7 V (3 + 0,7). A figura 3.16b mostra a curva de transferncia, que o grfico que relaciona a tenso de sada com a de entrada, e a figura 3.16c, as formas de onda de entrada e de sada. 73

72

ELETRNICA 2

CAPTULO 3

Figura 3.16
(a) circuito limitador, (b) curva de transferncia e (c) formas de onda de entrada e de sada.
R Vs

Soluo: a) Existem dois pontos de transio. O primeiro ocorre em 2,3 V e o segundo, em 6,7 V. Se Ve < 2,3 V, o diodo D1 conduzir e o D2 cortar; portanto, a sada ser igual a 2,3 V. Se Ve > 2,3 V e Ve < 6,7 V, os dois diodos estaro cortados; assim, a sada ser igual entrada. Se Ve > 6,7 V, o diodo D2 conduzir e o D1 cortar; desse modo, a sada ser igual a 6,7 V. b) Figura 3.18 Figura 3.18

Ve = 10 . senw . t . (V) 3V

a)
6 3,7 V 2 0

Vs (V)

2 4 6 8

Vs = 2,3 V

Vs = Ve

0,7 V Ve = 10 . sen . t (V)


4 000 2 000 0 000 Ve (V) 2.000 3,7 V 6 000 8 000 10 000

Ve = 10 . sen . t (V) 3V 6V 3V 6V

10 10 000 8 000 6 000

b) b)
10 5

Ve < 2,3 V R Vs = 6,7 V

2,3 V < Ve < 6,7 V

6,7 V Ve = 10 . sen . t (V) 3V Ve _ 6,7 V > 6V

Ve (V) 0
5

c)

c)

10 10 5

Vs (V)

0 5 10

3,7 V
10 8,0 6,7 V 6,0 5

Ve (V)

Exemplo
Vs (V)

5 10 10 5

Com base no circuito da figura 3.17: a) desenhar a curva de transferncia (Vs Ve); b) desenhar a tenso na sada, considerando a entrada senoidal, com 10 Vpico, em modelo com bateria (0,7 V). Figura 3.17
R + Ve 3V 6V 10 VP

4,0 2,3 V 2,0

2,3 V 6,7 V

Vs (V)
0,0 2,0 2,3 V 4,0 Ve (V) 6,0 6,7 V 8,0

5 0,0 10

D1

3.9 Diodo Zener


D2 Vs

Os diodos Zener so projetados para operar na regio de ruptura, onde gran des variaes de corrente produzem pequenas variaes de tenso, permitindo, assim, que se construa um regulador de tenso. A figura 3.19 mostra a curva caracterstica com a regio de operao, no joelho, o smbolo e o aspecto fsico do diodo Zener. 75

74

ELETRNICA 2

CAPTULO 3

Figura 3.19
diodo Zener: (a) curva caracterstica, (b) smbolo e (c) aspecto fsico.
VZmx

Exemplos de diodos Zener comerciais: 1N4729A para 3,6 V, 1N4730A para 3,9 V e 1N4735A para 6,2 V. Se escolhermos o 1N4735A de 1 W, a mxima corrente que ele pode conduzir :
VZnom VZmn IZmn

IZmx = 1 W/6,2 V = 161 mA e a mnima aproximadamente 16 mA. Figura 3.20


IZmx

a)

Rs Is VE Iz Dz

VL = VZ

circuito regulador com Zener.

RL IL

b)

c)

A regio de trabalho do diodo Zener est compreendida entre IZmn (menor cor rente que mantm a regulagem) e IZmx (mxima corrente antes de ocorrer a destruio do componente por efeito Joule). Esto associados aos valores de cor rente mxima e mnima os valores de tenso (que so muito prximos). A tenso nominal a tenso de especificao (VZnom). Outra especificao importante a potncia mxima que o diodo pode dissipar (PZmx). Esse valor est relacionado tenso aproximadamente por: PZmx = VZnom IZmx (visto que VZnom aproximadamente igual a VZmx). Em geral, podemos estimar IZmn por:

No circuito da figura 3.20, a resistncia RS deve ser dimensionada conside rando que o circuito mantenha a regulao mesmo que a carga varie entre um mximo e um mnimo e ao mesmo tempo a tenso de entrada varie entre dois limites (Vemx e Vemn) e a potncia dissipada no Zener no exceda o limite (PZmx). Para que o Zener regule de maneira correta, a corrente no pode cair abaixo de um mnimo (IZmn) nem superar um valor mximo, pois nesses casos o Zener sofrer danos. Exemplo Considere o diodo Zener 1N4735 de 0,5 W (VZ = 6,2 V, IZmx = 80 mA e IZmn = 8 mA) instalado no circuito da figura 3.21. Determine os limites que pode ter RL para que o Zener opere na regio de regulao. Figura 3.21
Rs 60 Ve 12 V Iz Is Dz RL IL VL

IZmn =

IZmx 10

e IZmx =

PZmx VZnom

Os valores de potncia mais conhecidos so: 0,25 W, 0,5 W, 1 W, 5 W, 10 W e 50 W. Os valores de tenso Zener esto compreendidos entre 3,3 V e 75 V. 76

77

ELETRNICA 2

CAPTULO 3

Soluo: Considerando que o Zener est operando normalmente (VL = VZ = 6,2 V), a corrente IS valer sempre: IS = 12 V 6, 2 V = 96, 6 mA 0, 06 k

A corrente na carga ser igual a: IL = 96,6 80 = 16,6 mA, o que significa uma resistncia de: RL = 6, 2 V = 376 16, 6 mA

O que acontece se RL diminuir seu valor? Passar a drenar maior valor de cor rente, fazendo diminuir a corrente no Zener. Portanto, podese admitir que RLmn est associado menor corrente no Zener. Vamos impor ento IZ = IZmn = 8 mA. Nessas condies, a corrente na carga RL vale: Figura 3.22

Rs 60 Ve 12 V 96,6 mA Dz 8 mA RL IL VL

IL = 96,6 8 = 88,6 mA, o que significa uma resistncia de: RL = 6, 2 V = 70 88, 6 mA

No entanto, se RL aumentar seu valor, consequentemente a corrente na carga diminuir e a corrente no Zener aumentar. Por exemplo, se RL for infinito (cir cuito aberto), toda a corrente em RS (96,6 mA) circular no Zener, o que resul tar em sua destruio. Para evitar isso, necessrio que exista uma resistncia de carga que drene o excesso de corrente. Consideremos agora o caso limite su perior de corrente no Zener. Figura 3.23
60 Ve 12 V 96,6 mA Dz 80 mA VL

Rs

RL
IL

78

79

Captulo 4

Transistores bipolares

ELETRNICA 2

CAPTULO 4

Cada uma das regies do transistor apresenta caractersticas prprias: A base a regio mais estreita, menos dopada (com menor concentrao de impureza) e extremamente fina. O emissor a regio mais dopada (com maior concentrao de impureza), onde so emitidos os portadores de carga (eltrons no caso de transistor NPN e lacu nas no caso de transistor PNP).

O coletor a regio mais extensa, porque nela que a potncia se dissipa.

transistor foi desenvolvido nos laboratrios da Bell em Murray Hill, New Jersey, Estados Unidos, em 1947 pelos cientistas John Bardeen, Walter Brattain e William Shockley. O desenvolvimento desse componente semicondutor foi de grande relevncia para a histria da eletr nica e da informtica, pois ele est presente em inmeras invenes eletroeletrni cas, modificando vertiginosamente nossa sociedade.

4.1.1 Funcionamento
Vamos entender como um transistor funciona, tomando como exemplo o tran sistor NPN, por ser o mais utilizado. De maneira simplificada, para compreen der a operao de trabalho do PNP, basta inverter o sentido das tenses e cor rentes. Consideremos uma situao em que as duas junes foram polarizadas diretamente, assim as correntes que circulam sero altas (da ordem de mA). Se as duas junes estiverem polarizadas reversamente, todas as correntes sero pra ticamente nulas. No entanto, se a juno da base com o emissor for polarizada diretamente e a outra juno polarizada reversamente, tambm as correntes de coletor e emissor sero altas, aproximadamente de mesmo valor. Como se expli ca isso? Em polarizao normal (como amplificador), a juno baseemissor polarizada diretamente e a juno basecoletor reversamente. Na configurao ilustrada na figura 4.2, como a juno baseemissor est polari zada diretamente, os eltrons so emitidos no emissor (que possui alta dopagem), isto , passa a existir uma corrente (de eltrons) indo do emissor para a base. Os eltrons atingem a base e, por ela ser muito fina e pouco dopada, quase todos atin gem a regio de carga espacial (regio de depleo) da juno basecoletor, onde so acelerados pelo campo eltrico e direcionados para o coletor. Dos eltrons emitidos no emissor, apenas pequena parcela (1% ou menos) consegue se recombi nar com as lacunas da base, formando a corrente de base; os outros (99% ou mais) atingem a juno do coletor. Observe que externamente o sentido indicado o convencional para as trs correntes: de base (IB), de coletor (IC) e de emissor (IE). A maneira como o transistor est conectado chamada de ligao base comum. Figura 4.2
eltrons livres N P N P N N

4.1 Construo bsica e princpio de funcionamento


O termo transistor a contrao de duas palavras em ingls: transfer resistor (resistor de transferncia). Existem dois tipos bsicos de transistores de acordo com o tipo de dopagem de cada terminal (base, coletor e emissor), NPN e PNP. A figura 4.1 ilustra, de maneira simplificada, sua simbologia e a estrutura interna (na forma de sanduche). A construo fsica diferente. Analisando a figura 4.1, possvel observar que no existe simetria, isto , as regies NPN no possuem as mesmas dimenses, como s vezes a literatura sugere, e, portanto, no possvel confundir o emissor com o coletor. As reas cinza de cada lado da juno representam as regies de carga espacial ou de depleo. Figura 4.1
tipos de transistor e simbologia: (a) nPn e (b) PnP. C emissor N P base N coletor B E smbolo E emissor P N base P coletor B C smbolo

transistor: ligao base comum.


IC C VCC Rc

IE E

EE IB

82

83

ELETRNICA 2

CAPTULO 4

4.2 Operao do transistor


Na estrutura definida na figura 4.2 ligao base comum , a juno baseemis sor polarizada diretamente e a juno basecoletor reversamente. A polarizao direta faz aparecer um fluxo de eltrons indo do emissor para a base e, como essa regio muito estreita e com baixa dopagem, poucos eltrons se recombinam com lacunas existentes na base (1% ou menos dos eltrons emitidos). Quase todos os eltrons emitidos conseguem atingir a regio de carga espacial da juno base coletor, onde so acelerados em direo ao coletor. A corrente de base originada da corrente das lacunas, que se difunde no emissor, e dos eltrons, que se recom binam com lacunas na base. A corrente de base apresenta valor muito pequeno, normalmente 200 vezes menor que a de emissor. Retorne figura 4.2 e observe a indicao das trs correntes do transistor, considerando o sentido convencional. Em um transistor podemos adotar a seguinte relao entre as trs correntes: I E = IC + I B Definese = IC (4.1) IE

Podemos representar o transistor como indicado na figura 4.4. Nesse caso, a li gao chamada de emissor comum. A polarizao das duas junes continua como antes, juno baseemissor polarizada diretamente e juno basecoletor reversamente. A operao a mesma da ligao base comum. Figura 4.4
I
C N VCC

transistor: ligao emissor comum.


C Rc

RB
VBB

IB

P N

IE

como o ganho de corrente na ligao base comum. Importante: o parmetro a um nmero sem unidade, menor que 1, porm prximo de 1 (ex.: a = 0,99). A configurao ilustrada na figura 4.2 est agora representada pelo circuito el trico da figura 4.3, com o smbolo usual do transistor NPN. Figura 4.3
representao por meio de esquema eltrico de um transistor nPn do circuito da figura 4.2.
V V CE B I EE V CB I B R

Para essa configurao, definese o ganho de corrente como:

IC (4.2) IB

Nesse caso, o valor do parmetro b muito maior que 1 e tambm no tem unidade (ex.: b = 300).
R C

A relao entre os dois parmetros dada por:


=
CC

V BE

(4.3) e = (4.4) +1 1

A configurao ilustrada na figura 4.4 est agora representada pelo circuito el trico da figura 4.5, com o smbolo usual do transistor NPN. Em um transistor podemos adotar a seguinte relao entre as trs tenses: VCE = VBE + VCB Note que a tenso abreviada por V e que a primeira letra do ndice representa o ponto de maior potencial; por exemplo, no caso da tenso entre a base e o emissor (VBE), a base mais positiva. Em um transistor PNP, a notao para essa mesma tenso VEB. 84
V BB R V CB V VBE I CE

Figura 4.5
R C I C

V CC

representao por meio de esquema eltrico de um transistor nPn do circuito da figura 4.4.

I B

85

ELETRNICA 2

CAPTULO 4

A relao entre as tenses continua valendo, ou seja: VCE = VBE + VCB A figura 4.6 apresenta alguns exemplos de transistores comerciais. Figura 4.6
transistores comerciais.

4.3 Curvas caractersticas de coletor


So grficos que relacionam a corrente de coletor com a tenso entre coletor e emissor, considerando como parmetro a corrente de base. Essas representaes so chamadas tambm de curvas caractersticas de sada. No circuito represen tado no grfico da figura 4.7a, a corrente de base fixada em determinado valor por exemplo, 1 mA. A tenso entre coletor e emissor varivel e, para cada valor de VCE, atribuda uma medida de corrente de coletor. Em seguida, esses valores so colocados em um grfico (IC VCE), como mostra a figura 4.7b. Analisando o primeiro grfico, possvel notar que na regio de saturao, para uma pequena variao em VCE, ocorre aumento demasiado de IC. Quando a juno basecoletor passa a ser polarizada reversamente, o transistor entra na regio ativa, tambm chamada de regio de amplificao. A partir desse ponto, a corrente de coletor praticamente no varia quando VCE aumenta. Nessa regio, o transistor se comporta como fonte de corrente constante. Na prtica, ocorre aumento na corrente de coletor quando VCE se eleva por efeito Early. Como a polarizao reversa da juno basecoletor aumenta, a largura da regio de carga espacial avanar mais na base e, portanto, mais eltrons emitidos podero ser capturados em direo ao coletor.

Figura 4.7
curvas caractersticas de coletor do transistor mJe240.

SerGei deVyatkin/SHutterStock

200

regio de saturao regio ativa

160 150 IC (mA) 120

A tabela 4.1 mostra parte da folha de dados dos transistores BC546, BC547 e BC548 (NPN) com os principais limites. Tabela 4.1
caractersticas eltricas mximas.

80

40

Caractersticas
BC546 Tenso coletor-emissor BC547 BC548 BC546 BC547 BC548 Tenso emissor-base Corrente de coletor (CC) Potncia dissipada

Smbolo

Valor
65

Unidade

0,00 1,00 2,00 3,00

4,00

5,00

6,00 7,00

8,00

9,00 10,00

600 560 520 480 440 400 360 320 280 240 200 160 120 80 40 0

IB = 5 mA IB = 4 mA IB = 3 mA IB = 2 mA

IC (mA)

IB = 1 mA

IB = 0
0,00 1,00 2,00 3,00 4,00 5,00 6,00 7,00 8,00 9,00 10,00

a)

VCE (V)

b)

V (V) CE

VCEO

45 30 80

Para IB = 1 mA, IC = 150 mA, o que significa um ganho de aproximadamente:

=
V

VCBO

50 30

IC = 150 IB

VEBO IC Pd

6 100 625

V mA mW

Nessas condies, poderamos esperar que, se IB aumentasse para 2 mA, o valor da corrente de coletor tambm dobraria. Isso, porm, no acontece, pois IC aumenta aproximadamente para 260 mA. Outra expectativa seria em relao s curvas caractersticas, que deveriam estar espaadas igualmente, mas o que se verifica que a separao diminui medida que as correntes aumentam. A explicao para esse fato que o ganho de corrente no se mantm constante, e sim varia conforme a corrente de coletor. 87

86

ELETRNICA 2

CAPTULO 4

Muitas vezes o ganho de corrente vem com a notao hFE, isto , b = hFE.

O grfico da figura 4.8 foi obtido da folha de dados do transistor BC548 e mos tra a dependncia do ganho com a corrente de coletor para dada temperatura e tenso coletoremissor.

Para traarmos essa reta, utilizamos dois pontos: Primeiro ponto: igualando IC = 0 na equao anterior, obtemos VCE = VCC, que fisicamente representa o corte. Como no corte as duas junes esto po larizadas reversamente e, portanto, todas as trs correntes so muito pequenas (nA), podemos admitir que nessas condies o transistor uma chave aberta (figura 4.10b). Obs.: para cortar um transistor de Si, basta fazer VBE < 0 V; para um transistor de Ge, VBE < 0,4 V. Figura 4.10
IC = 0 IC = 0 VCC 10 V RBB VCE = VCC VBB = 0

Figura 4.8
dependncia do ganho de corrente com a corrente de coletor.
FE
2,0 1,5 1,0 0,8 0,6 0,4 0,3 0,2

VCE = 10 V
TA = 25 oC

Ganho normalizado de corrente h

0,2

0,5

1,0

2,0

5,0

10

20

50

100

200

IC corrente de coletor (mA)

RC 20 VCE = VCC

RC 20

RBB VBB = 0

VCC 10 V

transistor no corte: (a) circuito e (b) modelo simplificado.

Como possvel observar na figura 4.8, o ganho de corrente b (hFE) varia com a corrente de coletor, temperatura e tenso coletoremissor. O grfico do ganho de corrente normalizado, isto , para a corrente de 4 mA, o ganho 100%. Para correntes menores ou maiores que 4 mA, o ganho apresenta outros valores: para 0,4 mA, por exemplo, o ganho ser 70% do ganho a 4 mA.

a)

b)

4.4 Regies de operao: reta de carga


O circuito da figura 4.9 simboliza um transistor com as curvas caractersticas apresentadas na figura 4.7b. Figura 4.9
ligao emissor comum.
IC RC 20 VCE VBB VCC 10 V

Segundo ponto: fazendo VCE = 0, obtemos IC = VCC/RC, que fisicamente re presenta a saturao. Na saturao, o transistor se comporta como uma chave fechada e as duas junes esto polarizadas diretamente. Para garantirmos que o transistor sature, temos de impor algumas condies, uma delas considerar VCE 0. No entanto, para obtermos essa condio, devemos ter IC < b IB; como o ganho de corrente de um transistor varia entre um mnimo e um mxi mo, usamos o valor mnimo (bmn); portanto, IC < bmn IB. A figura 4.11a mostra o circuito de um transistor na saturao e a figura 4.11b, o modelo simplificado para ele (chave fechada).

Figura 4.11
transistor na saturao: (a) circuito e (b) modelo simplificado.

RBB

IC (sat) =

VCC RC RC 20 VCC 10 V IC (sat) = VCC RC RC 20 VCE (sat) ~ 0 = VCC 10 V

RBB

Na figura 4.9, o equacionamento do circuito de coletor resulta em: VCC = RC x IC + VCE Essa a equao de uma reta, chamada de reta de carga, que representada no plano IC VCE das curvas caractersticas de coletor. 88

~ VCE (sat) = 0 VBB a)

RBB IB > IB (sat)

VBB

IB > IB (sat)

b)

Aps a determinao desses dois pontos, devemos unilos, traando a reta de carga. 89

ELETRNICA 2

CAPTULO 4

Obrigatoriamente, o ponto de operao, tambm chamado de ponto quiescen te, representado por Q (valores de IBQ, ICQ, VCEQ), estar sempre em cima da reta de carga. Figura 4.12
curvas caracterstica de coletor com a reta de carga.
600 saturao
VBB

Figura 4.13
ICA + IC RC RBB VCEQ+ VCE VCC

amplificao: (a) circuito e (b) anlise grfica.

IBQ+ IB

500

a)
600 IC (mA) saturao IB

400 IC (mA) 300 ICQ = 273 mA 200 Q IBQ = 2 mA

500

400

100

300

Q IBQ = 2 mA

0.00

1.00

2.00

3.00

6.00 5.00 VCE (V) VCEQ = 4,6 V 4.00

7.00

8.00

9.00

10.00 corte

200

100 0

0,00 1,00

2,00

3,00

4,00

5,00

6,00

7,00

8,00

9,00

10,00 corte

No grfico da figura 4.12, observe que, no ponto Q, temos IBQ = 2 mA, ICQ = 273 mA e VCEQ = 4,6 V. Os limites da reta de carga so a saturao, quan do VCE = 0, e o corte, quando IB = 0. Entre esses dois pontos (saturao e corte), o transistor opera como amplificador, isto , a relao entre IC e IB dada por IC = b IB. Nessa regio (regio ativa), o transistor usado como amplificador. Para entender como o transistor passa a funcionar como amplificador, considere o circuito apresentado na figura 4.13a. Nessa situao, um pequeno valor de tenso alternada somado tenso de polarizao VBB. Desse modo, no semiciclo positi vo, a corrente de base se eleva acima de IBQ, fazendo a corrente de coletor aumen tar proporcionalmente e a tenso de coletor diminuir. A tenso obtida no coletor costuma ser maior que a tenso aplicada na base, ou seja, houve amplificao de tenso. Alm disso, essa configurao causa defasagem de 180 na tenso de sada em relao de entrada. O grfico da figura 4.13b mostra essa operao. Com base nessa anlise, podemos concluir que o ponto de operao (Q) deve ser bem localizado para que seja possvel obter a mxima sada de pico a pico sem distoro. A melhor localizao no meio da reta de carga (VCEQ = VCC/2), pois permite um valor VCC de mxima sada. Observe os trs casos representados na figura 4.14. No primeiro (figura 4.14a), a mxima sada de pico a pico possvel de 10 V, antes que ocorra o ceifamento (distoro) por saturao ou corte; nos outros dois (figuras 4.14b e 4.14c), de 4 V em ambos os casos, se a entrada aumentar, o sinal de sada distorcer. 90
0 0

V CE

b)

Figura 4.14
a) b) c) influncia da localizao do ponto Q: (a) meio da reta, (b) prximo da saturao e (c) prximo do corte.

Q Q

5 5

10 V

0 0

2 2

4 4

10 V

0 0

6 6

88

10 V

91

ELETRNICA 2

CAPTULO 4

4.5 Potncia dissipada: dissipadores


Em um transistor, a maior parte da potncia dissipada no coletor. A potncia dissipada calculada aproximadamente por: PD = VCE IC Em relao capacidade de dissipar potncia, os transistores podem ser classifica dos em trs tipos: de baixa potncia (ex.: BC548 e BC109), de mdia potncia (ex.: BD140 e TIP41) e de alta potncia (ex.: 2N3055). A figura 4.15 mostra os princi pais encapsulamentos de transistores de baixa, mdia e alta potncia. Observe que os encapsulamentos preveem local para a colocao do dissipador alguns apre sentam furos que facilitam a unio entre o transistor e o dissipador. Figura 4.15
encapsulamentos usuais.
ventilador cooler

Figura 4.16
Sistema de arrefecimento de uma cPu de computador.

dissipador pasta de silicone


daVid J. Green - electrical/alamy/otHer imaGeS

CPU (CI)

4.6 Conexo Darlington


Conexo Darlington uma ligao realizada entre dois transistores quando se deseja obter um transistor equivalente com valor de ganho de corrente elevadssimo. Figura 4.17
c
(a) conexo darlington e (b) transistor equivalente.

Como vimos, os semicondutores so sensveis s variaes de temperatura. Uma das maneiras de amenizar a ao do excesso de temperatura nesses dispositivos prender ao corpo do transistor uma placa metlica chamada dissipador de calor. Os dissipadores de calor usados em eletrnica so feitos de alumnio ou cobre. Os dissipadores de alumnio so mais baratos, porm menos eficientes que os de cobre. Por vezes, o dissipador est acoplado a um pequeno ventilador, chamado cooler, que auxilia a retirada do ar quente para o meio externo. A figura 4.16 mostra o sistema de arrefecimento da CPU de um computador. Observe que esse sistema constitudo de um dissipador fixado CPU por parafusos e pasta de silicone, que facilita a transferncia de calor e elimina as bolhas de ar, e de um cooler, que aspira o ar quente prximo ao dissipador. 92

c TR1 TR2 VBE2


a)

B VBE E

TR

VBE1

b)

timotHy HodGkinSon/SHutterStock

93

ELETRNICA 2

CAPTULO 4

Figura 4.18
(a) exemplo de conexo darlington (PnP), (b) circuito equivalente e (c) grfico do ganho de corrente conforme IC.

O transistor equivalente tem ganho de corrente igual a b = b1 b2 , em que b1 e b2 so os ganhos dos transistores TR1 e TR2, respectivamente. A tenso base emissor quando em conduo vale VBE = VBE1 + VBE2. Esse tipo de conexo usado na sada de estgios de potncia, em fontes de ali mentao e em qualquer situao em que for necessrio obter variaes de cor rente extremamente baixas com fornecimento de grandes correntes.
E N P B N C E N P B N C

Figura 4.20
Polarizando reversamente (a) a juno coletor-base e (b) a juno emissor-base.

10K

TIP125/126/127

a)
B

b)

1K

R1

R2 E

1 1.Base

TO220
2.Collector 3.Emitter

R1 = 8 K R2 = 0.12 K

100 -0,1

-1 lc(A), Corrente de coletor

-10

A que concluso podemos chegar depois de analisar as situaes representadas nas figuras 4.19 e 4.20? Testando dois a dois, nos dois sentidos, os terminais de um transistor, quando encontramos valor de resistncia alta entre dois terminais, de uma forma ou de outra, o terminal que sobrou a base! Para saber qual terminal o coletor e qual o emissor, devemos usar o multmetro analgico com escala de resistncia R x 10 k ou de maior valor. Na figura 4.21, medese a resistncia reversa das duas junes; a do emissor a de menor valor, pois sua dopagem maior. Figura 4.21
identificao do emissor e do coletor.

a)

b)

c)

4.7 Teste de transistores


Para testar transistores, so usados os mesmos princpios do diodo, com alguns procedimentos adicionais. Observe que, nas situaes representadas na figura 4.19, utilizase multmetro analgico com a chave na posio ohmmetro na es cala de resistncia Rx1. Figura 4.19
transistor polarizado (a) reversamente e (b) diretamente.

4.8 Leitura dos cdigos em semicondutores


possvel conhecer o valor da resistncia de um resistor lendo a faixa colorida ao redor dele. De maneira semelhante, os semicondutores (transistor, diodo e circuito integrado, entre outros) tambm apresentam uma codificao que per mite saber se o material germnio ou silcio e se o componente um transistor ou um diodo, alm de outras informaes. Existem associaes que elaboram essas codificaes; as mais conhecidas so: ProElectron, Joint Electron Device Engineering Council (Jedec) e Japanese Industrial Standard (JIS). 95

a)

b)

Agora veja, na figura 4.20, o que acontece quando o multmetro ligado entre emissor (E) e coletor (C): em qualquer um dos casos existir sempre uma juno polarizada reversamente. 94

ELETRNICA 2

CAPTULO 4

4.8.1 Pro-Electron
Tratase da norma europeia. Vamos tomar como exemplo um semicondutor com a especificao BC 548 A. Com base nessa especificao, concluise que esse se micondutor um transistor de silcio. Essa informao obtida observando as duas letras iniciais: a segunda letra (C) identifica o tipo de componente um transistor , e a primeira letra (B), o tipo de material silcio. Os trs nmeros (548) servem para identificar o tipo especfico de transistor, ou seja, sua famlia. A ltima letra (chamada de sufixo) indica o grupo de ganho de corrente b, nesse caso baixo ganho (A). De modo geral, a regra :

Portanto, o dispositivo em questo um diodo Zener industrial de 12 V. BZX84 a srie, que pode ter dispositivos de vrias tenses. A srie tem a ver com mxima potncia. Por exemplo: a srie BZX84 para o 3 W, enquanto a srie BZX85 para 1,3 W, BZX55 para 0,55 W etc

4.8.2 Joint Electron Device Engineering Council (Jedec)


Essa norma norteamericana e apresenta a seguinte codificao:

dgito letra

nmero de srie

[su xo]
grupo de ganho

letra letra [letra] nmero de srie

[su xo]
Indica grupo do ganho

nmero de srie (100 a 9999) sempre N nmero de terminais menos 1

Nmero de srie (100 a 9999) A terceira letra indica aplicao industrial Segunda letra indica a aplicao Primeira letra indica o material

Quando existir sufixo, indicar o grupo de ganho. Exemplos: 1N4001 (diodo), 2N2222A (transistor), 2N5444 (TRIAC), 2N6399 (SCR), 1N475A (Zener), 2N3821 (JFET).

primeira letra indica o material: A: germnio (Ge); B: silcio (Si); C: arse nieto de glio (GaAs). segunda letra - identifica o tipo de componente: A: diodo de RF; B: variac; C: transistor, AF, pequeno sinal; D: transistor, AF, potncia; E: diodo tnel; F: transistor, HF, pequeno sinal; K: dispositivo de efeito Hall; L: transistor, HF, potncia; N: acoplador ptico; R: tiristor, baixa potncia; T: tiristor, potncia; Y: retificador; Z: diodo Zener. terceira letra - em alguns componentes, serve para informar a aplicao industrial: Pode ser W, X, Y ou Z. sufixo indica o grupo de ganho de corrente b: A: baixo ganho; B: mdio ganho; C: alto ganho; sem sufixo: qualquer ganho. Exemplo: BZX84C12 B = Si, Z = Zener As trs informaes seguintes no caso, X84 poderiam ser nmeros com trs algarismos (de 100 a 999) se o dispositivo fosse dirigido ao consumidor co mum, ou uma letra (Z, X ou Y) no caso de equipamentos industriais, seguido de nmeros com dois algarismos, que variam de 10 a 99. C12 referese tenso de regulao, 12 V no caso. 96

4.8.3 Japanese Industrial Standard (JIS)


A norma japonesa apresenta a seguinte codificao:
dgito duas letras nmero de srie [su xo]
grupo de ganho nmero de srie (100 a 9999) rea de aplicao nmero de terminais menos 1

As letras indicam a rea de aplicao de acordo com o cdigo: SA: PNP, transistor de alta frequncia; SB: PNP, transistor de udio; SC: NPN, transistor de alta frequncia; SD: NPN, transistor de udio; SE: diodo; SF: tiristor; SJ: FET/MOSFET canal P; SK: FET/MOSFET canal N; SM: TRIAC; SR: retificador. 97

ELETRNICA 2

CAPTULO 4

4.8.4 Outras formas de especificao


Alm das normas ProElectron, Jedec e JIS, alguns fabricantes tm a prpria forma de apresentar a especificao e a identificao de seus componentes por meio de prefixos. Veja os exemplos: MCR: Motorola, tiristor (ex.: MCR106); MJ: Motorola, dispositivo de potncia em invlucro metlico (ex.: MJ15004); MJE: Motorola, dispositivo de potncia em invlucro plstico (ex.: MJE13003); MPS: Motorola, dispositivo de baixa potncia em invlucro plstico (ex.: MPS3638); MRF: Motorola, transistor para HF, VHF e microondas; RCA: RCA; RCS: RCS; TIC: Texas Instruments, tiristor em invlucro plstico (ex.: TIC106, TIC226C); TIP: Texas Instruments, transistor de potncia em invlucro plstico (ex.: TIP36). Exemplos 1. No circuito da figura 4.22, considere as seguintes informaes: IC = 2 mA, b = 200 e transistor de Si. Calcule: a) VCE b) IB c) RBB Qual o estado do transistor (saturado/cortado/regio ativa)? Figura 4.22
2 mA 3K RBB VCE 5V lB 10 V

b) A relao entre IB e IC dada pelo b, logo: IB = IC 2 mA = 0, 01 mA = 10 A 200

c) Equacionando a malha de entrada: 5 = RBB IB + 0,7V, obtemos: RBB = 5 0, 7 = 430 k 10 A

Como VCE = 4 V, o transistor se encontra na regio ativa. 2. Analise o circuito da figura 4.23 e calcule RB e RC para que o transistor sature com IC = 40 mA. Dados: bmn = 100, VCEsat = 0 V e VBEsat = 0,7 V. Figura 4.23

lCsat RC RB lBsat 10 V

5V

Soluo: Com o transistor saturado, toda a tenso da fonte estar aplicada em RC. Assim, o valor pode ser calculado por: RC = 10 V = 0, 25 k = 250 40 mA

Soluo: a) Equacionando a malha de sada: 10 = 3 K 2 mA + VCE, obtemos: VCE = 10 6 = 4 V 98

A corrente de base deve ser: IB ICsat 40 mA = IB 0, 4 mA m n 100 99

ELETRNICA 2

CAPTULO 4

Portanto, a resistncia de base deve ser: RB 5 0, 7 = 10, 75 k 0, 4 mA

Como a corrente de coletor dada por IC = b IB, ento:

IC = .

VCC VBE V CC RB RB

Para isso, adotado o valor comercial de 10 k.

4.9 Circuitos de polarizao


Polarizar um transistor significa determinar valores de tenso e corrente que se mantenham estveis de acordo com a temperatura de trabalho, o desgaste das partes internas caractersticas de vida til do componente e a prpria substitui o do componente. Ao polarizar um transistor, preciso levar em conta que valores de ponto de operao (ponto Q, quiescente) estabelecidos devem garantir baixo grau de distoro, de modo a no prejudicar o sinal amplificado. Considerando amplificadores de pequenos sinais, a melhor localizao do ponto Q no meio da reta de carga, isto , a tenso coletoremissor (VCE) deve medir aproximadamente metade da tenso da fonte (VCC). Isso garantir que a sada de pico a pico seja a mxima possvel e sem distoro do sinal. A seguir apresentam se dois tipos de polarizao: por corrente de base constante e por divisor de tenso na base.

Como o ganho de corrente de uma famlia de transistor pode variar entre um valor mnimo e um valor mximo, podemos concluir que esse tipo de polariza o altamente instvel com a troca de transistor e temperatura.

4.9.2 Polarizao por divisor de tenso na base


O circuito de polarizao por corrente de base constante explicado na seo 4.9.1 apresenta algumas caractersticas importantes que devem ser levadas em conta. Esse tipo de polarizao, alm de depender muito do valor b, apresenta alta instabilidade com o aumento de temperatura. Isso pode acarretar um efeito conhecido por disparo trmico, ou seja, um ciclo em que, a cada aumento de temperatura, ocorre uma elevao de corrente e, consequentemente, outro au mento de temperatura. possvel, porm, polarizar o transistor de maneira que no fique vulnervel variao de b. Na configurao da figura 4.25, chamada de circuito de polariza o por divisor de tenso na base, a realimentao negativa em CC estabiliza o ponto Q, isto , quando a temperatura aumenta, a corrente de emissor e a tenso VE tambm aumentam. No entanto, como a tenso na base (VB) constante, obrigatoriamente VBE diminui, despolarizando a base e reduzindo as correntes que tinham aumentado com a temperatura. Claramente, o circuito possui um controle interno por causa dessa realimentao. Figura 4.25

4.9.1 Polarizao por corrente de base constante


o circuito de polarizao mais simples e consiste em aplicar uma corrente constante na base, como exemplificado na figura 4.24. Figura 4.24
circuito de polarizao por corrente de base constante. lB RB RC lC VCC VCE

R1 l1

lC

RC VCC RC VCC VCE RTH

(a) circuito de polarizao por divisor de tenso na base e (b) circuito com equivalente na base.

VBE

VB VBE l2 RE lE

R2

VTH

RE

O clculo dessa corrente determinado por:

(a)

(b)

IB =

VCC VBE VCC RB RB


101

100

ELETRNICA 2

CAPTULO 4

Para analisar o circuito, tomemos o equivalente Thvenin na base (figura 4.25a):


VTh = R2 R R .VCC e RTh = 1 2 R1 + R2 R1 + R2

2. Como IC conhecido, possvel calcular RE:

RE =

VRE 0,1 VCC = IE IE

Observando o circuito equivalente da figura 4.25b, temos as seguintes equaes na malha de entrada: V Th = RTh IB + VBE + RE IE e, como IE IC e IB =
IC :

3. Como IC = IE e VRC = 4 VRE, ento RC = 4 RE. 4. R20,1bmn RE (em geral, escolhese um valor igual a 0,1 bmn RE. Em momento oportuno vamos avaliar que a escolha de um valor muito baixo para R2 leva a uma diminuio na impedncia de entrada). No faremos a deduo dessa expresso, mas ela intuitiva, ou seja, R2 no pode ser de grande valor, pois nesse caso a condio de corrente de base desprezvel no seria verdadeira. 5. Conhecido o valor de R2 para calcular R1, preciso lembrar que os dois resis tores esto em srie, portanto:
R1 = U1 R2 , em que U2 = 0,7 + VRE e U1 = VCC U2. U2

I VTh = RTh C + VBE + IC RE

resultando:
IC = VTh VBE RTh + RE
RTh , ento: m n

Exemplo Projete um circuito de polarizao por divisor de tenso na base, considerando os valores da tenso de alimentao, o tipo de transistor e o valor da corrente de coletor. Dados: VCC = 12 V, bmn = 100 e ICQ = 5 mA. Soluo: VRE = 0,1 VCC = 0,1 12 V = 1,2 V Ento:
RE = VRE 1, 2 V = = 240 RC = 4 RE=4240=960 IE 5 mA

Se calcularmos os componentes de forma que RE >>


IC VTh VBE RE

Portanto, teremos um circuito no qual o ponto de operao (corrente de coletor) no depende de b. A seguir, descrevemse os passos para determinar os valores das resistncias do circuito de polarizao de divisor de tenso na base. Essas orientaes so de ca rter essencialmente prtico, e podese at afirmar que constituem uma receita, com fundamentao terica nas expresses anteriores. Em geral, so especificados a tenso de alimentao (VCC), a corrente quiescente de coletor e o transistor que ser utilizado; portanto, so conhecidos bmn e bmx. Para que toda a receita tenha validade, devemos admitir que o valor da corren te de base seja muito menor que o da corrente descendo pelo divisor de tenso, como se a base estivesse aberta. Passos para determinar os valores do divisor 1. Adotar os seguintes percentuais da tenso de alimentao: VCE = 0,5 VCC, VRE = 0,1 VCC e VRC= 0,4 VCC. 102

R2 0,1 m n RE = 0,1 100 240 = 2 400

R1 =

U1 10,1 R2 = 2, 4 k = 12, 7 k U2 1, 9

Valores adotados: RE = 220 , RC = 820 , R2 = 2k2 e R1 = 12 k. Esses valores so comerciais e prximos dos valores calculados. 103

ELETRNICA 2

CAPTULO 4

4.10 Reguladores de tenso


Como vimos no captulo 2, a tenso senoidal deve ser retificada e filtrada antes de alimentar um circuito com componentes eletrnicos. Hoje, as fontes retifi cadoras fornecem tenso de sada com baixos valores de ripple, porm alguns componentes eletrnicos no suportam nenhum valor mnimo de ripple. Nes ses casos, recomendase a utilizao de reguladores de tenso para amenizar a variao de tenso contnua que alimenta o circuito eletrnico. Os circuitos reguladores de tenso podem ser construdos utilizando transistores e circuitos integrados especficos.

Dados: VBE = 0,7 V e b = 100. Figura 4.27

TR Rs 150 15 V 6V RL 100

4.10.1 Regulador de tenso em srie


Sabemos que o diodo Zener um regulador paralelo que pode ser instalado em paralelo com a carga. Nessas condies, enquanto a corrente no Zener estiver dentro da faixa de regulao, a tenso de sada na carga se mantm aproxima damente constante. Figura 4.26
(a) regulador com Zener; (b) e (c) circuitos de regulador de tenso em srie com transistor.

O regulador de tenso em srie consiste basicamente no regulador Zener da fi gura 4.26a, acrescido de um seguidor de emissor (amplificador coletor comum). As figuras 4.26b e 4.26c ilustram o circuito desse regulador. Observe que o cir cuito da figura 4.26c essencialmente o mesmo da figura 4.26b.

Soluo: A tenso em RS 15 6 = 9 V; portanto, a corrente vale: IS = 9V = 60 mA 0,15 k

Rs Is VE Iz Dz

VL =VR

VE

RS TR Dz VE ls RS VL

TR lB Vz Dz lz

lL VL RL

A tenso na carga 6 0,7 = 5,3 V; portanto, a corrente na carga vale: IL = 5, 3 V = 53 mA 0,1 k

RL IL

RL

A corrente de base vale IS =


(a) (b) (c)

53 mA = 0, 53 mA 100

e a corrente no Zener, IZ = 60 mA 0,53 mA = 59,47 mA. Os reguladores de tenso em srie apresentam vantagens quando comparados com os reguladores de tenso em paralelo, principalmente considerando que nos circuitos em srie somente o Zener utilizado pode ser de menor potncia e o valor de impedncia de sada, baixo, caractersticas tcnicas importantes para uma fonte retificadora. Exemplo A figura 4.28 apresenta um circuito com regulador de tenso em srie. Conside rando os dados a seguir, calcule: VL, VCE, IZ, PZ, PTR, PRs e IC. 104 A potncia dissipada PZ = 6 V 59,47 mA = 356,82 mW. A tenso entre coletor e emissor vale VCE = 15 5,3 = 9,7 V e a potncia dissipada, PTR = 9,7 V 53 mA = 514,1 mW. A potncia dissipada em RS PRs = 9 V 60 mA = 540 mW.

4.10.2 Reguladores integrados de trs terminais


So reguladores que requerem poucos componentes externos ou nenhum para auxiliar sua operao. Esto disponveis em diversos valores de tenso e cor rente e em vrios modelos de encapsulamento; o mais comum o TO220. 105

ELETRNICA 2

CAPTULO 4

Regulador de tenso fixa


O regulador integrado de trs terminais um circuito que fornece uma tenso altamente regulada a partir de uma tenso qualquer (em geral, utilizado na sada de um retificador com filtro). Esse componente pode fornecer tenses reguladas positivas ou negativas com valores entre 5 V e 24 V. Uma de suas aplicaes na construo de um regulador no local, pois ele elimina pro blemas associados distribuio das tenses quando existe uma nica fonte de alimentao. Os reguladores integrados possuem proteo interna contra sobrecarga de corrente e elevao de temperatura. Esto disponveis em vrios encapsulamentos. Os modelos mais conhecidos so o TO220 e o TO3, com capacidade de corrente de at 2 A (devese consultar o datasheet, pois, depen dendo do fabricante, esse valor pode mudar). As principais famlias de reguladores integrados de trs terminais so: 78XX: reguladores de tenso fixa positiva; 79XX: reguladores de tenso fixa negativa. A figura 4.28 mostra a pinagem para encapsulamento TO220 para reguladores da famlia 78XX e 79XX.

em que b o ganho de corrente do transistor (mdia ou alta potncia) e IREG a corrente no regulador.
(a)
Ve R1 3 C2 IB Vs I
L

XX representa o valor de tenso regulada na sada. Por exemplo: 7805 fornece na sada tenso regulada de 5 V e 7912, tenso regulada de 12 V.

(b)
Ic

Ve C1

IN

OUT GND

Vs

KA78XXE 2

IREG 0,33 F

0,1 F

IL = IREG + (IREG VBE/R1)

Figura 4.29 O circuito da figura 4.29b apresenta um regulador para tenso positiva com re foro de corrente na sada. Nesse modelo, a corrente de sada (IL) calculada por:
IL = IREG + (IREG VBE ) R1
(a) circuito bsico para reguladores de sada fixa positiva ou negativa e (b) sada de alta corrente.

Os reguladores 78XX e 79XX tm pinagem diferente um do outro e, caso a corrente solicitada esteja prxima da mxima, deve ser usado dissipador.

TO-220

GND

TO-220

IN

em que b o ganho de corrente do transistor (mdia ou alta potncia) e IREG a corrente no regulador.
1. GND 2. Input 3. Outout

Figura 4.28
encapsulamentos to-220 para reguladores (a) 78xx e (b) 79xx.
1 2 3

1. Input 2. GND 3. Outout 1 2 3

(a)

(b)

A figura 4.30 mostra uma aplicao do regulador KA78XXE como fonte de corrente. Observe que a tenso regulada (V XX) fornecida pelo componente aplicada no resistor R1, e, portanto, a corrente e a tenso em R1 so constantes. Desse modo, a corrente na carga tambm ser constante e valer:
IL = VXX + IQ R1

A figura 4.29a apresenta a configurao bsica para esses reguladores. impor tante enfatizar que, para funcionamento adequado, a entrada deve ter tenso m nima de XX + 2,5 V. Assim, no caso do regulador 7805, para obter 5 V na sada, o valor de entrada mnimo tem de ser 7,5 V. Existe tambm um valor de tenso de entrada mximo, que, em geral, no pode exceder 40 V ( importante consul tar o valor exato no datasheet do fabricante). Recomendase o uso dos capacitores C1 e C2, porm, sem eles, o circuito funciona. O C1 deve ser utilizado quando o capacitor do filtro do retificador estiver distante do regulador e o capacitor C2 melhora a resposta transiente de proteo contra rudos. O circuito da figura 4.29b apresenta um regulador para tenso positiva com re foro de corrente na sada. Nesse modelo, a corrente de sada (IL) calculada por:
IL = IREG + (IREG VBE ) R1

em que VXX a tenso regulada para o circuito integrado 7805, por exemplo, VXX = 5 V e IQ a corrente de polarizao, normalmente da ordem de A. Figura 4.30
Ve 1 KA78XXE
2

3 Co 0,1 F R1 Vxx lL RL

Vs

regulador de corrente constante.

0,33 F IQ

106

107

ELETRNICA 2

CAPTULO 4

Regulador de tenso ajustvel


Esse regulador (figura 4.31) fornece uma tenso de referncia da ordem de 1,25 V e indicado para a construo de fontes ajustveis. Existe grande variedade de modelos, entre os quais o mais conhecido o LM317, que fornece at 1 A de corrente (dependendo do encapsulamento) na faixa de tenso entre 1,25 V e 35 V. Esse modelo necessita de um circuito com dois resistores e possui proteo contra sobrecorrente e sobrecarga trmica. Figura 4.31
regulador de tenso ajustvel: (a) circuito bsico e (b) circuito completo.
(a)
Ve III LM317 ADJ IAdj Vref =1,25 V OUT Vs R1

C1: no funcional, mas recomendado, em especial se o filtro do retificador no estiver prximo do regulador. C2: melhora a resposta transiente e deve ser usado, principalmente, para prevenir que rudos prejudiquem o funcionamento de dispositivos ligados na sada do regulador. C3: melhora a rejeio ao ripple da fonte, sobretudo quando o ajuste feito com ganho elevado. Caso esse capacitor seja usado, melhor colocar os diodos de proteo. D1 e D2: so utilizados para providenciar um caminho de baixa impedncia caso a entrada seja zero, evitando que os capacitores se descarreguem na sada do circuito integrado. Exemplos 1. Calcule a mxima e a mnima tenso na sada do regulador do circuito da fi gura 4.32. Considere desprezvel a corrente de polarizao do circuito integrado. Figura 4.32

R2

I1

I2

(b)
Ve Input

D1 1N4002

LM317 Adjust

Output

IN
Vs R1 240 D2 1N4002 C2 10F

LM317 ADJ

OUT 470

C1 0,1F

IAdj

Vref=1,25 V

R2

C3 10F

Ve 3K3

Vs

O LM317 gera uma tenso de referncia fixa de 1,25 V entre o terminal de sada (OUT) e o terminal de ajuste (ADJ). Em uma primeira anlise, se considerar mos a corrente de polarizao (I ADJ) desprezvel em relao s outras correntes, podemos afirmar que I1 = I2. Ento, equacionando na malha de sada, temos: I1 = R 1, 25 1, 25 V = 1, 25 (1 + 2 ) e VS = 1, 25 + R2 I2 = 1, 25 + R2 R1 R1 R1

Soluo: A tenso de sada dada pela expresso:


VS = 1, 25 (1 + R2 ) R1

Se levarmos em conta IADJ, devemos incluir na expresso acima o termo R2 IADJ. importante ressaltar que as resistncias R1 e R2 devem ter valores baixos para garantir que a corrente de polarizao seja desprezvel. Uma aproximao razo vel considerar que a soma das duas resistncias no exceda 5 k. As funes dos demais componentes do circuito apresentado na figura 4.30b so as seguintes: 108

em que R1 =470e R2 = 3k3 (0 a 3k3). A sada mxima quando R2 = 3k3: VS( mx ) = 1, 25 (1 + 3 300 ) = 10 V 470 109

ELETRNICA 2

A sada mnima quando R2 vale zero: VS(m n) = 1, 25 (1 + 0 ) = 1, 25 V 470

Captulo 5

2. No exemplo 1, qual deve ser a mnima tenso de entrada para que o circuito funcione para qualquer valor da sada? Soluo: Para que a sada seja regulada, necessrio que a entrada seja 2,5 V maior que a tenso de sada; portanto, a entrada deve ser: 10 + 2,5 = 12,5 V.

Amplificadores

110

ELETRNICA 2

CAPTULO 5

em 10 kHz vale 1,6 . Nessas condies, a amplitude de pico a pico na sada determinada pelo divisor de tenso de 2 V PP, constitudo por R1 e R2.

Ve (V) 6

R1 1K

C 10uF

E
Acoplar significa deixar passar apenas o sinal, bloqueando a componente contnua.

Vs
R2 1K

4Vpp

2 0 Vs (V) 1

xistem basicamente dois tipos de amplificadores: os de pequenos si nais e os de potncia.

Vg=2.senw.t(V) 4V Ve

A funo dos amplificadores de pequenos sinais, chamados de pr amplificadores, aumentar a amplitude do sinal da ordem de mV fornecido por uma fonte, como um microfone, tocaCD etc. Esses amplificadores operam na regio linear das curvas caractersticas e, portanto, a distoro (deformao) do sinal minimizada. Outra caracterstica desses modelos permitir a anlise usando parmetros com valores praticamente constantes, pelo fato de o transis tor estar operando na regio linear. Esses sinais, mesmo depois de amplificados, no possuem potncia suficiente para fazer um altofalante funcionar. Os amplificadores de potncia tm como finalidade ampliar o sinal fornecido pelos pramplificadores o suficiente para fazer um altofalante funcionar.

0 2Vpp -1

(a)

(b)

A figura 5.2 apresenta o mesmo circuito da figura 5.1a, mas utilizando um ca pacitor de acoplamento com valor de 0,01 F. Esse valor de capacitncia ina dequado, pois sua reatncia na frequncia de 10 kHz vale 1,6 k, que, ao ser somada (vetorialmente) a R1 e R2, resulta em um valor de sada de 1,6 V PP.

Figura 5.1
a) circuito com capacitor de acoplamento bem dimensionado e b) formas de onda de entrada e sada.

5.1 Capacitores de acoplamento


Um capacitor de acoplamento faz a passagem de um sinal CA de um ponto a outro, sem perda significativa do sinal. Por exemplo, no circuito da figura 5.1a, se o capacitor estiver bem dimensionado (XC << R1 + R2), aparecer em R2 somente a parte alternada da tenso de entrada (Vg), cuja amplitude definida pelo divisor de tenso composto por R1 e R2, ou seja, o capacitor ter reatncia desprezvel (comportase como um curtocircuito) diante de R1 + R2. Para um bom acoplamento: XC << R1 + R2 ou
1 C >> 2fmn (R1 + R2 )
(a)
Vg=2.senw.t(V) 4V Ve (V) 6 4 4Vpp

R1 1K + Ve

C 0.01uF

Vs
R2 1K

2 0 Vs (V) 1

1,6Vpp

-1

(b)

Figura 5.2

em que fmn a menor frequncia de operao do circuito. Na figura 5.1a, considere que na entrada do circuito existe um gerador CC de 4V conectado em srie, alimentado por uma tenso alternada de 4 V PP e fre quncia de 10 kHz. A figura 5.1b mostra as formas de onda na entrada (Ve) e na sada (Vs) do circuito, para um capacitor de acoplamento de 10 F cuja reatncia 112

5.2 Capacitores de desacoplamento


Outro tipo de acoplamento existente em um amplificador o de um ponto no ligado ao terra. O capacitor que executa esse acoplamento chamado de capacitor bypass ou capacitor de desacoplamento. Na figura 5.3, a amplitude do sinal em R2 (tanto em CC como em CA) dada pelo divisor de tenso quando o capacitor no est conectado.

a) circuito com capacitor de acoplamento mal dimensionado e b) formas de onda de entrada e sada.

113

ELETRNICA 2

CAPTULO 5

Figura 5.3
capacitor de desacoplamento desligado: a) medida da tenso cc e b) medida da tenso ca.
IE
ACV

Figura 5.5
curva ie VBe de um transistor.

R1 1K 2VRMS 4V R2 1K C

DCV

R1 1K 2VRMS R2 1K C

4V

(a)

(b)

capacitor de desacoplamento ligado: a) medida da tenso cc e b) medida da tenso ca.

Nesse grfico, definese a resistncia incremental ou resistncia dinmica da jun o baseemissor como:

R1 1K 2VRMS R2 1K

DCV 2VRMS C 4V

R1 1K

rbe =
ACV

VBE v be = IE ie

4V

R2 1K

Podese calcular rbe aproximadamente por:


C

rbe =
(a) (b)

25 mV IE

em que IE a corrente quiescente de emissor e 25 mV uma constante tempe ratura de 25 C. A anlise de amplificadores aqui realizada considera os modelos simplificados de Ebers Moll para determinar os principais parmetros CA, como ganho de tenso, impedncia de entrada e impedncia de sada.

5.3 Amplificador emissor comum de pequenos sinais


Quando polarizamos um transistor, aplicamos uma tenso de polarizao CC (VBEQ) na base, uma tenso CC entre coletor e emissor (VCEQ), uma corrente CC na base (IBQ) e uma corrente CC de emissor (IEQ). Nessas condies, ao aplicarmos um sinal na entrada do amplificador, a tenso oscilar acima e abaixo de VBE. Portanto, existir uma variao de tenso ao redor do ponto quiescente (VBE), provocando variao de corrente de emissor (IE) e, em consequncia, variao de tenso entre coletor e emissor (VCE). Um amplificador de pequenos sinais se a amplitude do sinal for suficientemen te baixa para que sua operao ocorra na regio linear da curva IE VBE. A figura 5.5 mostra um sinal aplicado na base (VBE) e a resposta (IE). 114

5.3.1 Modelo simplificado do transistor em baixas frequncias


Esse modelo para pequenos sinais, pois despreza as capacitncias parasitrias das junes. Observe as simplificaes a seguir, usadas para representar um sinal (figura 5.6). ic = IC: variao da corrente de coletor ao redor do ponto Q; ib = IB: variao da corrente de base ao redor do ponto Q; vbe = VBE: variao da tenso baseemissor ao redor do ponto Q; vce = VCE: variao da tenso coletoremissor ao redor do ponto Q. 115

Figura 5.4

Ao acionarmos a chave que interliga o capacitor ao circuito (figura 5.4), notare mos que a tenso em R2 ter apenas a componente contnua e seu valor ser equivalente ao especificado pelo divisor de tenso. Ateno: essa observao vlida somente se o capacitor apresentar reatncia muito menor que R1//R2. No caso da componente alternada, o valor da tenso CA ser praticamente nulo, pois os terminais de R2 estaro em curtocircuito para CA.

VBE

ELETRNICA 2

CAPTULO 5

Figura 5.6
a) Sinais de corrente e tenso em um transistor e b) modelo simplificado para pequenos sinais.

(a)

IC

(b)
ic

abertos e as correntes e tenses presentes, contnuas (ponto quiescente). A an lise desse circuito consiste em determinar o ponto quiescente, como visto an teriormente. Figura 5.8

IB

B VBE E E

VCE

ib

B.ib
Vce Vbe

rbe

circuito equivalente cc do amplificador da figura 5.7.


Rc R1

5.4 Anlise de amplificadores


A anlise de amplificadores pode ser feita por parmetros CC, quando se leva em conta a polarizao, conforme explicado anteriormente, ou por parmetros CA, que considera a determinao do ganho, como veremos a seguir. A figura 5.7 mostra um estgio de um amplificador emissor comum (EC) com pleto com os capacitores de acoplamento (C1 e C2) e de desacoplamento ou bypass (CE). O smbolo Vg representa a fonte do sinal a ser amplificado e RS, sua resistncia interna ou de sada (pode representar a sada de um estgio amplifi cador). Os resistores R1, R2, RC e RE so de polarizao e RL a resistncia de carga ou a impedncia de entrada do estgio seguinte. Figura 5.7
estgio de um amplificador ec completo.
Rc R1 Rs C1 Ve R2 RE CE TR C2

Ve R2

TR

Vcc

RE

5.4.2 Circuito equivalente CA de um amplificador emissor comum para pequenos sinais


A figura 5.9 apresenta o circuito equivalente CA de um amplificador emissor comum para pequenos sinais. Para obter esse circuito, os capacitores e as fontes CC so considerados curtocircuito (V = 0) e as correntes e tenses so varia es: VBE, VCE, IB, IE e IC. Nesse circuito, preciso determinar as impe dncias de entrada e sada e os ganhos de tenso e corrente. Figura 5.9

Vs RL Vcc

circuito equivalente ca do amplificador da figura 5.7.


Rs Ve TR Rc Vs RL

Vg

+ Vg

R2 R1

A resposta global a superposio das respostas no circuito na anlise CC e no circuito na anlise CA.

5.4.1 Circuito equivalente CC de um amplificador emissor comum


A figura 5.8 apresenta o circuito equivalente CC de um amplificador emissor comum. Para obter esse circuito, os capacitores so considerados circuitos 116

Amplificador EC com resistncia de fonte nula e carga infinita


Para fazermos a anlise CA desse circuito, devemos considerar que o valor da resistncia da fonte (RS) do sinal nula e o valor da carga (RL) ligada na sada infinito. A figura 5.10 mostra o circuito nessas condies. 117

ELETRNICA 2

CAPTULO 5

Figura 5.10
amplificador ec com rS = 0 e rl infinita.

Note, na figura 5.11b, que o sinal de entrada do gerador de sinais (Vg) igual ao sinal aplicado na base (Ve). Para esse circuito, a impedncia de entrada (Ze) no gerador Vg : Ze = R1//R2//Ze(base)
Rc C1 + Vg R2 RE CE R1 Ve TR C2 Vs Vcc

em que:

Ze( base ) =

Ve rbe (ib + ib ) = = rbe (1 + ) rbe ib ib

O ganho de tenso entre a sada (Vs) e a entrada (Ve) na base calculado por:

AV =

R VS RC ic RC ib RC ib C = = = rbe Ve rbe (ib + ic ) rbe (ib + ib ) rbe (1 + ) ib

Observe que o circuito equivalente CC do circuito da figura 5.10 igual ao da figura 5.8 e o circuito equivalente CA est indicado na figura 5.11a. Figura 5.11
a) circuito equivalente ca do amplificador da figura 5.8 e b) transistor substitudo pelo modelo.
(a)
+

em que rbe a resistncia incremental da juno baseemissor definida ante riormente e b o ganho de corrente na configurao emissor comum. O sinal negativo na expresso do ganho indica defasagem de 180 entre os valores de entrada e de sada. O circuito equivalente da sada obtido aplicando Thvenin na sada do circuito da figura 5.11a. Desse modo, a resistncia vista com a fonte de corrente eliminada (aberta) RC e a tenso em vazio AV Ve. A impedncia de sada (Zs) calculada por: Zs = RC O circuito da figura 5.12 representa o circuito equivalente CA do amplificador da figura 5.10.

Vs V e TR Vg R2 Rc

R1

Transistor

ic Vs

Figura 5.12
Ve Av.Ve Vg Ze Zs Vs circuito equivalente ca do amplificador da figura 5.10.

V e

iz

B.iz B Rc

(b)

Vg Ze

R1

R2 Ze(base) ie E

rbe

Como RL infinita, ento Vs = AV Ve e, nesse caso, Vg = Ve. 118 119

ELETRNICA 2

CAPTULO 5

Exemplo Com base no amplificador da figura 5.13: a) determine o valor quiescente de VCE e IC; b) determine o valor da tenso na sada de pico a pico, considerando uma tenso no gerador (Vg) de 40 mV PP; c) desenhe as formas de onda da tenso nos pontos A, B, C e D. Dados: b = 300 e VBE = 0,7 V. Figura 5.13

VB =

2k 2 12 V = 1, 86 2k 2 2k 2 + 12 k

Em seguida, VE: VE = 1,86 0,7 = 1,16 V Portanto: IC = I E

IE =

116 V , 220

VRC = 0,82 k 5,2 mA = 4,26 V VCE = 12 (4,26 + 1,16) = 6,58 V e VC = 12 4,26 = 7,74 V
Rc
A D

R1 Rs C1
B

C2
C

b) O valor da resistncia incremental da juno baseemissor vale:


Vs RL Vcc

Ve

TR

rbe =

25 mV 25 mV = = 4, 8 IE 5, 2 mA

Vg

R2 RE CE

A impedncia olhando na base :


Ze( base ) rbe = 300 4, 8 = 1440

Soluo: a) Calculamos primeiro os valores quiescentes (figura 5.14): Figura 5.14


RC 820 R1 12K VB R2 2K2 Ve IC

Impedncia de entrada:

Ze = R1 //R2 //Ze( base ) = 12 k // 2k 2 / /1, 44 k = 811


Impedncia de sada: Zs=820

TR VE

VCE

Vcc 12 V

O ganho de tenso entre a base (Ve) e a sada (Vs) vale:


AV = RC 820 = = 170 rbe 4, 8

RE2 220 IE

O modelo para CA do amplificador o da figura 5.15: 120 121

ELETRNICA 2

CAPTULO 5

Figura 5.15
Rs 1K Vg 40 mVpp Ve Zs 0,82 K Vs

Amplificador EC com resistncia de fonte e carga


Para esse modelo, consideramos uma resistncia de fonte (RS) e uma resistncia de carga (RL), conforme ilustra a figura 5.17. A resistncia da fonte pode repre sentar tambm a resistncia de sada do estgio anterior e a de carga, a resistncia de entrada do estgio seguinte. Figura 5.17
amplificador ec com resistncia de fonte e carga.

Ze 0,81 K -170.Ve RL 1K

Podemos determinar a tenso Ve:


Ve = 0, 81 k 40 mVPP = 17, 8 mVPP 1 k + 0, 81 k
+ Vg R1 Rs C1 Ve

Rc C2 TR

Vs RL Vcc

Portanto, o valor do gerador : AV Ve = 170 17,8 mVPP = 3VPP A tenso na carga vale:
VL = 1k 3 VPP = 1, 77 VPP 1 k + 0, 82 k

R2 RE CE

c) As principais formas de onda no circuito, com base nos resultados anteriores, esto indicadas na figura 5.16: Figura 5.16
A 0 40 mVpp

Observe que o retngulo tracejado no circuito da figura 5.18 o mesmo circuito analisado anteriormente. Assim, podemos usar o modelo da figura 5.17 para representlo, adicionando a carga (RL) e a resistncia da fonte (RS).
(a) (a) Rs + Vg Vg + Rs R1 R1 Ve Ve R2 R2 Vs Vs TR TR Rc Rc RL RL

Figura 5.18
a) circuito equivalente ca do amplificador da figura 5.17 e b) transistor substitudo pelo modelo.

B 1,86V 0 17,8mVpp

(b)

C Transistor Transistor Ve Ve ib ib B .ib .ib C

ic ic Vs Vs RL Rc Rc RL

C 7,7V 3Vpp

(b)

0 D 0 1,77 V
Vg Vg Ze Ze R1 R1

R2 R2

B Ze(base) Ze(base) ie ie rbe r Ebe E

122

123

ELETRNICA 2

CAPTULO 5

A impedncia de entrada calculada da mesma forma que nos modelos apresen tados, mas a tenso na entrada (Ve) agora uma parcela da tenso do gerador (Vg) por causa do divisor de tenso existente constitudo por RS e Ze. Ze = R1//R2//Ze(base)

de trabalho, deixando o ganho altamente instvel. Para tornar o circuito estvel e reduzir a distoro, aplicase realimentao negativa em CA. A figura 5.20 mostra um amplificador EC com realimentao negativa em CA por meio do resistor RE1. Esse resistor no tem capacitor de desacoplamento em paralelo, o que causa a realimentao em CA. Tal realimentao (negativa) di minui a distoro e torna o ganho do circuito menos dependente do parmetro rbe. Do ponto de vista de CC, a resistncia do emissor RE1 + RE2. Figura 5.20
Rc R1 C2 Ve Vs TR Vcc

Ve =

Ze Vg Ze + Rs

O circuito da figura 5.19 representa o circuito equivalente CA do amplificador da figura 5.17. Figura 5.19
circuito equivalente ca do amplificador da figura 5.17. Rs Ve Av.Ve Ze Zs Vs
+ C1

amplificador ec com realimentao negativa resistncia de fonte nula e carga infinita.

Vg

RL

Vg

R2 RE1 RE2

CE

Na sada do circuito, em decorrncia da carga RL, tambm haver uma diviso de tenso. Portanto, o valor da tenso de sada ser dada por:
VS = RL A V Ve RL + R C

A figura 5.21 apresenta o circuito equivalente para pequenos sinais. Observe que o capacitor de CE deixa em curtocircuito o resistor RE2, e, portanto, esse resistor no aparece no circuito equivalente CA, somente RE1. Figura 5.21
(a) Ve Vs TR R2 Rc RE1

sendo:

R AV = C rbe

Vg

R1

a) circuito equivalente ca do amplificador com realimentao da figura 5.20 e b) circuito com modelo do transistor.

5.4.3 Amplificador EC com realimentao parcial


C

ic
Vs

Como visto anteriormente, o amplificador EC tem o ganho, entre a base e o coletor, dado por:

(b)

Transistor Ve ib

.ib
B Rc

AV =

VS R = C Ve rbe

Vg

R1

R2

Ze

Ze(base)

ie

rbe
E

RE1

Note que o ganho do amplificador depende do parmetro rbe, entre outros fato res. Esse parmetro influenciado pelo tipo de transistor e por sua temperatura 124 125

ELETRNICA 2

CAPTULO 5

Analisando o circuito da figura 5.21, podemos notar que o resistor RE1 aparece no circuito equivalente CA, fazendo a realimentao CA. Perceba que no existe capacitor de desacoplamento em paralelo com o resistor RE1. O ganho com a realimentao entre a base e a sada dado por: AV = VS VS RC = = rbe + RE1 Vg Ve

5.4.4 Mais sobre amplificador EC com resistncia de fonte e carga


O amplificador EC da figura 5.23 apresenta o mesmo circuito do amplificador da figura 5.20, com a adio das resistncias de fonte (RS) e carga (RL). Como j dito, a resistncia de fonte do sinal pode representar tambm a resistncia de sada do estgio anterior, e a de carga, a resistncia de entrada do estgio seguinte. Figura 5.23
amplificador ec com realimentao carga finita e resistncia de fonte no nula.
Vs RL Vcc

Se RE1 >>> rbe, o ganho tornase praticamente estvel. Nesse caso, o ganho determinado por:
Rc

AV =

VS VS R = C Vg Ve RE1
+ Vg -

R1 Rs C1 Ve TR

C2

Nessa configurao, o ganho no depende do transistor, mas somente da relao entre as resistncias RC e RE1. Nessas condies, dizemos que a realimentao estabilizou o ganho. Na prtica, o ganho varia quando substitumos o transistor, mas uma variao muito pequena. A anlise CA do circuito da figura 5.20 pode ser feita considerando o circuito equivalente CA da figura 5.21, resultando no circuito simplificado da figura 5.22. Figura 5.22
circuito equivalente ac do circuito da figura 5.20.
Vg Ve Av.Ve Ze Zs Vs

R2 RE1 RE2

CE

O modelo utilizado para calcular a tenso de sada para determinado valor de tenso de entrada o mesmo apresentado anteriormente, com exceo de que nesse modelo existe um divisor de tenso na entrada (RS e Ze) e na sada (Zs e RL). A figura 5.24 ilustra o circuito equivalente. Figura 5.24
Rs Ve Rc Vs

modelo ca do circuito da figura 5.23.

Para o circuito da figura 5.20, a impedncia que o gerador Vg percebe dada por: Ze = R1//R2//Ze(base) e a impedncia olhando na base: Ze(base) = b(rbe + RE1) Note que a impedncia de entrada olhando na base aumentou muito seu valor. A impedncia de sada dada por: Zs = RC. 126

Vg

Ze

Av.Ve

RL

As impedncias de entrada e de sada so dadas por: Ze = R1//R2//Ze(base), Ze(base) = b (rbe + RE1) e Zs = RC. O ganho de tenso entre a base e a sada calculado por:

AV =

Vs R C Ve RE1
127

ELETRNICA 2

CAPTULO 5

5.5 Amplificador coletor comum


Como vimos, ao ligarmos uma fonte de alta impedncia de sada a uma carga de baixo valor, a maior parte da tenso estar na resistncia interna da fonte. Para evitar que isso acontea, devemos intercalar um circuito com alta im pedncia de entrada e baixa impedncia de sada entre a sada da fonte e a carga, conforme ilustra a figura 5.25. Quando inserimos um transistor nesse circuito, ele passa a ser chamado de amplificador coletor comum, tambm co nhecido por seguidor de emissor ou buffer. As principais caractersticas desse circuito so: altssima impedncia de entrada, baixa impedncia de sada e ganho unitrio. Esses circuitos so usados em vrias aplicaes, como no estgio de sada de amplificadores, em que necessrio efetuar o casamento da impedncia do altofalante (em geral 4 a 8 ) com a impedncia de sada do amplifi cador. Essa configurao tambm utilizada para construir um regulador de tenso em srie. Figura 5.25
a) carga de baixo valor ligada na sada de circuito com alta impedncia de sada e b) buffer como interface.
(a) VL =1 V Vg 10V RL 1K
R2 10 K

Figura 5.26
amplificador coletor comum.
R1 C1 Ve R2 TR C2 VS Vcc

Vg

RE

A anlise CC do amplificador da figura 5.26 igual do amplificador emissor comum, ou seja, com os resistores R1 e R2 polarizando a base do transistor de tal forma que VCE seja aproximadamente a metade de VCC. Figura 5.27
R1 10 K VB TR 0,7 V RE 5K Vcc 12 V

amplificador coletor comum anlise cc.

Rs 10K

VE

(b)

Rs 10 K

VL=10 V

Vg 10 V

Bu er

RL 1K

Considerando o circuito da figura 5.27, podemos determinar alguns valores, como: tenso na base: VB = 10 k .12 V = 6 V ; 10 k + 10 k

tenso de emissor: VE = VB 0,7 = 5,3 V; corrente de emissor: IE = A figura 5.26 mostra o amplificador coletor comum, que um circuito com rea limentao negativa introduzida por RE. 128 5, 3 V = 1, 06 mA ; 5k

tenso coletoremissor: VCE = 12 VE = 12 5,3 = 6,7 V.

129

ELETRNICA 2

CAPTULO 5

A anlise CA feita usando o mesmo raciocnio utilizado para o amplificador emissor comum. A figura 5.28 mostra o circuito equivalente CA com o transistor substitudo pelo modelo de Ebers Moll, capacitores e fontes CC em curtocircuito. Figura 5.28
circuito equivalente ca do circuito da figura 5.26.
Ve ib B Vg R1/R2 rbe Vs RE ib ic C

5.6 Amplificadores de potncia


As principais caractersticas desejveis em um amplificador so: linearidade, efi cincia, potncia na sada e ganho de tenso. Dificilmente todas elas esto pre sentes ao mesmo tempo no amplificador, porque, em geral, uma caracterstica afeta outra (ou outras) melhorar a linearidade, por exemplo, pode comprome ter a eficincia. Assim, o que o projetista deve fazer definir quais caractersticas devem ser atendidas em detrimento de outras. Os amplificadores de potncia so usados no ltimo estgio de um amplificador; por isso, normalmente tm como carga um altofalante. Como esses circuitos trabalham com sinais elevados, sua anlise no ser feita usando os modelos utilizados. Os amplificadores de potncia se dividem em classes. As mais conhecidas so: Classe A Classe B Classe AB Classe C Classe D Os amplificadores classes A, B e AB operam de forma linear; os classe C, na ressonncia; e os classe D, no modo de chaveamento. Cada modelo indicado para uma aplicao especfica: classes A, B e AB em amplificadores de udio de equipamentos de grande porte, classe C em radiofrequncia (RF) e classe D em equipamentos portteis. As classes so caracterizadas pela localizao do ponto de operao e durao da conduo do transistor de sada em cada semiciclo. Um amplificador apresen ta linearidade se operar em uma regio linear das curvas caractersticas. Desse modo, a relao entre a sada e a entrada linear e, portanto, o sinal de sada ter a mesma forma do sinal de entrada, porm com sinal amplificado. Definese a eficincia () ou rendimento de um amplificador como a relao en tre a potncia obtida na carga e a potncia CC fornecida pela fonte ao circuito de sada. A eficincia ideal 1, valor impossvel de atingir, pois nesse caso nenhuma potncia seria dissipada no circuito amplificador. O rendimento calculado por:

Para esse circuito, o ganho entre a base e a sada calculado por: AV = Vs Ve

em que Vs = RE (1 + ) ib e Ve = rbe ib + (1 + ) ib Vs RE (1 + ) 1 = Ve re '+ (1 + ) RE

AV =

Impedncia de entrada
A impedncia de entrada do circuito vale: Ze = R2//R1//Ze(base) em que Ze(base) a impedncia olhando na base e pode ser calculada por: Ze( base ) =
' Ve (RE (1 + ) + re ) ib ' = = re + (1 + ) RE RE ib ib

P potncia do sinal entregue para a carga = CA i PCC potncia CC fornecida ao circuito de sada

que normalmente resulta um valor alto. Por exemplo: se b = 200 e RE = 5 k, ento Ze(base) = 200 5 k = 1 M. A impedncia de entrada ser limitada pelos valores das resistncias e po larizao dos resistores R1 e R 2. Por exemplo: se R1 = R 2 = 100 k, ento Ze = 100 k//100 k//1 M = 47,6 k. 130

em que PCA a potncia CA fornecida carga e PCC a potncia CC que a fonte fornece ao circuito amplificador. A figura 5.29 mostra, de maneira simplificada, o diagrama de blocos de um amplificador genrico. A carga, representada por RL, pode ser um altofalante ou um motor. 131

ELETRNICA 2

CAPTULO 5

+ Vcc

Note tambm que existe um intervalo em que os dois transistores esto cortados; nesse momento que a tenso de entrada menor que 0,6 V, e isso causa distoro.

Figura 5.31
a) amplificador classe B, b) formas de onda de entrada e sada e c) reta de carga e sinal de entrada e sada.

PCC

PCA
RL

Essa distoro chamada de distoro por cruzamento (crossover) e aparece por que o transistor s comea a conduzir quando a tenso VBE excede 0,6 V apro ximadamente. Quanto menor a amplitude do sinal, maior a distoro.

Pr amplificadores

Estgio de potncia

(a)
TR1 Vs TR2

-+
Figura 5.29
diagrama de blocos de um amplificador.

2V 1V

Ve Vs Cross over

5.6.1 Amplificador classe A


a classe de amplificadores com a maior linearidade (menor grau de distor o), porm com o menor rendimento, de aproximadamente 25% no mximo. Isso significa que, para obter 10 W de potncia na carga, a fonte deve ter po tncia de 40 W. A polarizao no circuito de um amplificador classe A feita de tal modo que o transistor fica conduzindo enquanto tiver sinal de entrada, portanto em 360 (figura 5.30). A polarizao igual dos transistores amplificadores de baixo sinal, estudados anteriormente.
+
Ic

Ve

RL

0V -1V -2V

Reta de carga

(b)

Figura 5.30
amplificador classe a: a) circuito e b) formas de onda e reta de carga.

sinal de entrada

0 distoro por crossover sinal de saida

Ic

(c)
Rc R1 C1 R2 RE
VCE

C2 TR RL Vcc

A figura 5.32 mostra um circuito que no necessita de fonte simtrica. Nesse caso, a fonte de alimentao para polarizar o transistor TR 2 o capacitor CL, que tem valor elevado (tipicamente 1 000 F) e consegue manter a carga. Figura 5.32
amplificador classe B com fonte simples.
TR1 CL + - Vs + TR2 RL

Ve

CE

(a)

(b)

5.6.2 Amplificador classe B


O amplificador classe B polarizado no corte (correntes quiescentes nulas); por tanto, a potncia em CC baixa e o rendimento alto. A figura 5.31 mostra um circuito classe B denominado pushpull com sada complementar e as formas de onda de entrada (Ve) e sada (Vs). No semiciclo positivo do sinal de entrada, a con duo feita pelo transistor TR1 (NPN) e, no semiciclo negativo, pelo TR2 (PNP). Observe que, para a configurao classe B, necessrio o uso de fonte simtrica e os transistores devem estar na configurao coletor comum (seguidor de emissor). 132
Ve

133

ELETRNICA 2

CAPTULO 5

5.6.3 Amplificador classe AB


Esse amplificador um intermedirio entre os classes A e B em termos de eficincia e distoro. Nessa classe, os transistores so polarizados um pou co acima do corte com uma tenso prxima de 0,6 V. A partir desse valor, quando a tenso de entrada (Ve) se torna positiva, o transistor TR1 conduz no semiciclo positivo e, quando a tenso de entrada fica negativa, TR 2 conduz no semiciclo negativo, eliminando o crossover. A figura 5.33a mostra esse conceito com as baterias B1 e B2 polarizando os transistores TR1 e TR2, respectivamente. Na prtica, as baterias so substitudas por tenses obtidas por meio do divisor de tenso ou por diodo. No circuito da figura 5.33b, a tenso em R2 representa a bateria B1, que polariza TR1, e a tenso em R3 representa a bateria B2, que polariza TR2. No circuito da figura 5.33c, a tenso de polarizao obtida nos diodos D1 e D2. A polarizao por diodos prefervel, pois a tenso no depender da alimentao VCC. Figura 5.33
amplificador classe aB: a) eliminando o crossover; b) polarizao com divisor de tenso e c) polarizao por diodos.

mos um par Darlington no lugar de cada um dos transistores de sada dos cir cuitos da figura 5.32. Observe a necessidade de colocar quatro diodos em vez de dois (figura 5.34). Figura 5.34 +Vcc TR1 TR2
aumento do ganho de corrente do estgio de sada.

Ve TR4

TR3

RL

(a)

+Vcc TR1

-Vcc

B1 Ve B2

TR2 -Vcc +Vcc

RL

5.6.4 Amplificador classe C


Os amplificadores classe C tm rendimento maior que os classes A, B e AB, pois o transistor conduz somente uma pequena parte do semiciclo positivo. A diferen a principal entre os classe C e os outros que o ganho mximo em uma nica frequncia, chamada de ressonncia. A figura 5.35 mostra o circuito e o compor tamento do ganho de acordo com a frequncia. Quando o sinal de entrada atinge a frequncia de ressonncia estabelecida, o transistor comea a conduzir e o cir cuito LC (chamado de circuito tanque) passa a oscilar no ganho mximo. Figura 5.35 RL
C C1 L C2 Vs

+Vcc (c) R1 D1 RL Ve R4 D2 TR2 TR1

(b)

R1 R2 TR1

Ve

R3 R4 TR2

Ganho

amplificador classe c: a) circuito e b) curva de resposta em frequncia.

Vcc

-Vcc

-Vcc

Ve

RB

RL f0 f

A fonte (VCC) que polariza o transistor TR2 tambm pode ser eliminada, adi cionando um capacitor de grande valor em srie com a carga, como foi feito no classe B. O ganho de corrente do estgio de sada pode ser aumentado se inserir 134

(a)

(b)

135

ELETRNICA 2

CAPTULO 5

O ganho mximo na frequncia de ressonncia (fo), que pode ser calculada por:
fo = 1 2 LC
+
+V

Figura 5.37
amplificador classe d bsico.
TR1 L

Observe que no existe polarizao de base; o sinal que providencia essa polari zao.

Comp

V S

VC
TR2 C

VS

C1
R1

5.6.5 Amplificador classe D


Nessa classe de amplificadores, os transistores operam como chave. No corte a corrente zero e na saturao a tenso zero. Desse modo, a potncia dissipada muito baixa, a eficincia aumenta e, portanto, a fonte de alimentao requer menor potncia. Esse tipo de amplificador largamente usado em equipamentos portteis. A ideia bsica consiste em converter o sinal de udio (Vs) em um sinal de onda quadrada modulado em PWM (modulao por largura de pulso) de frequncia muito maior que a de udio. Depois, efetuase a filtragem, recuperando o sinal de udio (figura 5.36).

-V

Os componentes representados por L e C compem o filtro passabaixa de rede, constituda por R1 e C1, compensando a reatncia indutiva da bobina do alto falante. Dessa maneira, o filtro enxerga uma carga resistiva em alta frequncia.

Figura 5.36
diagrama de blocos de um amplificador classe d.

onda triangular de alta frequncia

VT
VC Comparador Estgio de saida de potncia +V VS VS

FPB

Carga

entrada de udio

Vs
+V

-V

-V

A tenso de sada do comparador (VC) : VC = +V, se Vs > V T, e VC= V, se Vs < V T. Essa tenso (VC) aplicada na entrada de um amplificador fonte comum com um par complementar de transistores MOS, que operaro como chave (figura 5.37). Para VC = +V, o transistor TR1 corta e o TR2 conduz a sada VS = V, se a queda de tenso atravs de TR2 for desprezvel. Similarmente, se VC = V, TR1 conduz e TR2 corta a sada VS = +V. 136 137

Captulo 6

Transistor efeito de campo

ELETRNICA 2

CAPTULO 6

Figura 6.1
D (dreno)

D G (porta) N P+ P
+

D G

G S

a) estrutura fsica de JFet canal n, b) simbologia para JFet canal n e c) simbologia para JFet canal P.

transistor efeito de campo (FET, field effect transistor) um dis positivo que controla o fluxo de corrente por meio da tenso aplicada em um de seus terminais, diferentemente do transistor bipolar (BJT, bipolar junction transistor), em que o fluxo de corrente depende da corrente aplicada em seus terminais. O princpio de funcionamento desse dispo sitivo est baseado na modulao aplicada em seus elementos (portas), que vai controlar a corrente que circular em uma regio denominada canal.

D G S (fonte) S G S

(a)

(b)

(c)

Existem basicamente dois tipos de transistor efeito de campo: MOSFET (metal oxidesemiconductor FET ), tambm chamado de IGMOS (insulated gate MOS) ou transistor MOS, e JFET (junction FET ). Os MOSFETs so mais usados, principalmente em circuitos integrados e como dispositivos de potncia. Esses transistores podem ser encontrados com polaridades de canal N e canal P. Existem muitas diferenas entre o transistor efeito de campo e o transistor bipo lar; as principais so: Controle do fluxo da corrente: no FET por tenso e no BJT por corrente. Impedncia de entrada: no FET muito alta (> 1 M) e no BJT baixa (por causa da juno PN polarizada diretamente). Tipo de portador: no FET um eltron livre ou lacuna e no BJT so eltron e lacuna. Ganho de tenso: no FET menor que no BJT.

Para entendermos o funcionamento, vamos analisar o modelo JFET canal N. Para o modelo JFET canal P, basta inverter o sentido da corrente e das tenses. Consideremos inicialmente, na figura 6.2a, a tenso VDS = 0 e a tenso VGS polarizando reversamente a juno PN. Nessas condies, o canal entre o dreno e a fonte est totalmente aberto e com determinado valor de resistncia. Como a tenso aplicada nessa resistncia zero, a corrente tambm zero (ID = 0). Se elevarmos a tenso de porta, a polarizao reversa aumenta, o que faz a regio de carga espacial avanar no canal at fechlo totalmente (figura 6.2b). Observe que a regio de depleo avana mais no canal do que no lado da porta, porque a dopagem da porta maior. Figura 6.2

6.1 Transistor efeito de campo de juno


A figura 6.1a mostra, de maneira simplificada, a estrutura fsica de um transistor efeito de campo de juno canal N. As figuras 6.1b e 6.1c ilustram a simbologia para canal N e canal P, respectivamente. Observe que o dispositivo tem trs terminais: o dreno (D, drain em ingls), a fonte (S, source) e a porta (G, gate). A dopagem da regio da porta muito maior que a do canal; desse modo, a regio de depleo (regio de carga espacial) ser muito maior do lado do canal. Observe nas figuras 6.1b e 6.1c que a posio da seta no meio ou prxima fonte pode sugerir que possvel trocar o dreno pela fonte, o que permitido em alguns modelos, mas no em todos; a simbologia em que a seta est mais prxima fonte identifica os dispositivos que permitem essa troca. Na literatura sobre o tema, possvel encontrar as duas simbologias. O sentido da seta indica o sentido de conduo, como em um diodo comum de juno pontecanal (PN). 140

Regio de carga especial


D ID P N P G VGS ID D N VDS = 0 G VGS = VP

a) Polarizao da porta com tenso negativa e b) fechamento total do canal.

N S S

(a)

(b)

141

ELETRNICA 2

CAPTULO 6

O valor da tenso de porta (VP) que provoca o fechamento total do canal chamada de tenso de pinamento (pinchoff, em ingls), apresentando valor negativo para canal N e positivo para canal P. Agora, vamos considerar VGS = 0 e aplicar uma tenso entre o dreno e a fonte com a polaridade indicada na figura 6.3. O que acontece com a corrente quando VDS varia? Inicialmente, como o valor de VDS baixo, a regio do canal praticamente no se altera e, dentro de certos limites, o dispositivo se comporta como resistncia (figura 6.3a). medida que VDS aumenta (figura 6.3b), a corrente de dreno se eleva, causando queda de tenso ao longo do canal e seu afunilamento. A cor rente de dreno provoca entre o ponto A e a fonte uma tenso VA e entre o ponto B e a fonte uma tenso VB, ou seja, VA > VB. Essas tenses so aplicadas na juno de maneira reversa, e no ponto onde a tenso reversa maior a re gio de carga espacial avana mais no canal, isto , o estreitamento maior prximo ao dreno.

Figura 6.4
D N G VDS > |VP| ID = IDSS

aspecto do canal quando a tenso de dreno aumenta alm de VP .

N S

Figura 6.3
a) Polarizao do dreno com tenso pequena (0,1 V) e b) pinamento atingido (VP).

6.1.1 Curvas caractersticas de dreno


A figura 6.5 ilustra o grfico do comportamento do JFET canal N com VP = 2 V, VGS = 0 e tenso de dreno variando. Quando VDS = 0, a corrente de dreno ID tambm zero. Conforme VDS aumenta e se mantm com valor menor que VP, o comportamento o de um resistor, isto , se a tenso de dreno se eleva, o valor da corrente de dreno aumenta proporcionalmente. A regio de operao chamada de regio hmica. medida que a tenso de dreno se aproxima da tenso de pinamento, o canal se aproxima do estreitamento mximo e a curva comea a se inclinar. Se a tenso aumenta alm desse valor, a variao da corrente de dreno praticamente no existe. Dizse que o dispositivo entrou na regio de saturao ou de amplificao. Vamos considerar um exemplo em que a tenso de porta VGS = 1 V e a tenso de dreno est variando. Nesse caso, obtmse uma curva semelhante da figura 6.5, porm com valor de corrente na saturao menor que IDSS.

D ID

ID

D N A

ID = IDSS

P N

G VDS

P B

VA

G VDS = |VP|

VB N S S

O significado de saturao no FET oposto ao do transistor bipolar. O valor da tenso de dreno para a qual ocorre o pinamento mximo VDS = 2V = |VP|.

Figura 6.5
(a) (b)
5.000m

lDSS
4.000m 3.000m 2.000m 1.000m 0.000m

Regio ohmica

VGS =0 regio de saturao

curva caracterstica de dreno para VGS = 0 V para JFet com VP = 2 V.

O estreitamento mximo ocorre quando o valor da tenso de dreno igual (em mdulo) de pinamento. Se a tenso de dreno continua aumentando, o dispositivo passa a se comportar como fonte de corrente constante. Isso porque as regies de carga espacial no se unem e o estreitamento aumenta ao longo do canal (figura 6.4). Desse modo, a corrente de dreno se mantm aproximadamente constante em IDSS. Na prtica, existe pequeno aumento em ID quando VDS se eleva alm de VP. Se a tenso de dreno continuar au mentando, provocar a ruptura da juno, destruindo o dispositivo. Essa tenso designada por BVDSS. 142

lD (mA)

0.000

1.000

2.000

3.000

4.000

5.000

6.000

7.000

8.000

VDS (V)

143

ELETRNICA 2

CAPTULO 6

Figura 6.6
curva caracterstica de dreno para diversos valores de VGS.

A figura 6.6 mostra a curva caracterstica de dreno para alguns valores de VGS. Observe que elas no so equidistantes nem lineares.

Figura 6.7b
curva caracterstica de transferncia.
(b)
lD (MA) lDSS 5.0 4,6 4.0

5.000m

VGS = 0 V

4.000m

lD (MA)

3.000m

VGS = - 0,5 V

VDS = 4 V 3.0

2.000m VGS = - 1 V 1.000m VGS = - 1,5 V 0.000m


0.000 1.000

2,6 3.0

VGS = - 2 V
2.000 3.000 4.000 5.000 6.000 7.000 8.000

1,2 1.0

VDS (V)
2.0 VP -1.5 VGS (V) -1.0 -0,5 0.0

0,3 0.0

6.1.2 Curva caracterstica de transferncia


Figura 6.7a
curvas caractersticas de dreno.

Consideremos, para o grfico da figura 6.7a, um dispositivo com VDS = 4 V. Associado a cada valor de VGS existe um valor de ID. Se desenharmos o grfico de ID VGS, obteremos a curva caracterstica de transferncia, pois os valores de entrada so transferidos para a sada. A figura 6.7a mostra como obter nas curvas caractersticas de dreno os dados para desenhar o grfico da figura 6.7b.

A equao que relaciona corrente de dreno com tenso de porta dada aproxi madamente por:

(a)
5.000m
4,6 MA VGS = 0 V

ID = IDSS (1

VGS 2 ) (6.1) VP

4.000m

em que IDSS a corrente de dreno na saturao para VGS = 0 e VP a tenso de pinamento.


VGS = - 0,5 V

lD (MA)

3.000m
2,6 MA

6.1.3 Transcondutncia
Esse um importante parmetro de um FET, definido por:

2.000m
1,2 MA VGS = - 1 V

1.000m
0,3 MA VGS = - 1,5 V VGS = - 2 V

gm =
0.000 1.000 2.000 3.000 4.000 VDS (V) 5.000 6.000 7.000 8.000

IDS 2 IDSS V 2 IDSS = (1 GS ) = VGS VP VP VP

IDSS

ID

(6.2)

0.000m

Esse parmetro numericamente igual inclinao (derivada) em determi nado ponto da curva de transferncia. A figura 6.8 mostra o significado da transcondutncia. 145

144

ELETRNICA 2

CAPTULO 6

Figura 6.8
obteno da transcondutncia a partir da curva de transferncia.
lD(mA) lDSS
5.0 4,6 4.0 3.0 2,6 ID VGS -2.0 -1.5 -1.0 -0.5 0.0 2.0 1.0 0.0
3.0 2.0 1.0 0.0

Figura 6.9
RD 2K

(a)
G VGG = 0,5 V Ve 0,25 Vpp VGS D VDS S VDD 10 V

amplificador dreno comum: a) circuito, b) curvas de dreno com reta de carga e c) curva de transferncia mostrando a relao entre a entrada (VGS) e a sada (id ou VdS).

(b)

5.0 4.0

VGS = 0V VGS = 0,25V A Q B VGS = 0,5V VGS = 0,75V VGS = 1V VGS = 1,25V

VP

VGS(V)

0.000

2.000

4.000

6.000

8.000

10.00

Resistncia de sada
A resistncia de sada representa fisicamente a inclinao da curva na regio de saturao. Ela pode ser determinada por:
lD (MA) 5.0 4,6 4.0 B 3.0 2,6 2.0 A 1.0 id = ID

rO =

VDS (6.3) IDS


Q

Em um circuito ideal, o valor de rO deveria ser infinito, isto , na regio de sa turao, para determinada variao de tenso de dreno, a variao da corrente de dreno seria zero e, portanto, as curvas ficariam paralelas ao eixo horizontal.

6.1.4 O princpio de funcionamento como amplificador


-2.0 -1.5 VGS (V) -1.0 -0.5 0.0

0.0

Consideremos o circuito da figura 6.9, amplificador dreno comum. O JFET uti lizado nesse circuito apresenta as caractersticas indicadas na figura 6.7. Na entra da, a tenso da bateria polariza a porta em 0,5 V (ponto Q). Se a esse valor de tenso adicionada uma tenso senoidal de 0,25 V de pico (VGS = vgs = 0,25 V), a tenso de porta varia entre 0,25 V e 0,75 V, deslocando o ponto quies cente entre A e B na reta de carga. Consequentemente, a tenso entre o dreno e a fonte tambm varia. Como essa variao maior que a da tenso de porta, h ganho de tenso no dispositivo. Para no ocorrer distoro, a variao deve acon tecer em um trecho aproximadamente linear das curvas de dreno ou de transfe rncia. O ganho de tenso nos amplificadores com FET costuma ser menor que nos amplificadores com transistor bipolar (BJT). 146

Ve = Vgs = VGS

(c)

Outra maneira de mostrar o princpio de operao do FET como amplificador por meio da curva de transferncia (ID VGS). Na figura 6.9c, essa curva est re presentada com um sinal de 0,25 V de pico aplicado ao redor do ponto quiescen te VGSQ = 0,5 V. A variao da tenso de porta provoca alterao na corrente 147

ELETRNICA 2

CAPTULO 6

de dreno, que, ao passar pela resistncia de dreno, volta a ocasionar variao de tenso no dreno. O ganho de tenso ento calculado por:

Figura 6.11
10 VDSQ = 9,4 V 1,2 Vpp

V R ID (6.4) AV = S = D VGS Ve
As formas de onda da entrada e da sada esto representadas na figura 6.10. Para essas condies, o ganho de tenso pode ser determinado por: VDS 3, 32 V V AV = S = = = 6, 64 0, 5 V Ve VGS Nesse caso, a sada 6,64 vezes maior que a entrada e defasada de 180. Pode mos apresentar essa informao de outro modo, dizendo simplesmente que o ganho vale 6,64. Figura 6.10
Formas de onda do circuito da figura 6.9a para VGSQ = 0,5 V.
VDSQ

Formas de onda do circuito da figura 6.9a para VGSQ = 1,5 V.

8 0

VGSQ = 1,5 V
-2

0,5 Vpp

Note que houve reduo da amplitude do sinal e elevao do grau de distoro, ocasionando mudanas na localizao do ponto Q.

Polarizao fixa
6.5 6.0 5.0 4.0 3.0 2.5

-250 -350

0,5 Vpp

3,32 Vpp

VGSQ

Retorne ao circuito da figura 6.9a e veja como a polarizao est ocorrendo; falta um caminho para a corrente reversa da juno PN. No circuito da figura 6.12, tambm h polarizao, porm o caminho para a corrente reversa pela resistncia RG. Se durante a polarizao a corrente reversa desprezada, a queda de tenso na resistncia RG tende a zero e, portanto, VGS = VGG. Para que a re sistncia de entrada apresente o maior valor possvel, recomendase que o resistor RG tenha resistncia elevada. Como na prtica a corrente reversa no zero e depende da temperatura, a tenso efetivamente de polarizao diminuiria.
RD 2K C2 D C1 RG G VDS VS VDD 10 V ID

-450 -550 -650 -750

Figura 6.12
amplificador fonte comum com polarizao fixa.

6.1.5 Polarizao do JFET


Quando estudamos transistor bipolar, vimos que polarizar um transistor sig nifica localizar seu ponto quiescente (Q). Essa polarizao garante que, ao va riarmos a tenso de entrada, o ponto Q se desloca na reta de carga de tal modo que permanece na regio de amplificao ou regio ativa (regio do patamar das curvas de dreno). Se o ponto Q no for bem localizado, pode ocorrer aumento da distoro no sinal de sada. Vamos analisar o que ocorrer com o ponto Q representado na figura 6.10a se o sinal aplicado continuar tendo amplitude de 0,5 V PP, porm alterando VGSQ para 1,5 V. Observe na figura 6.11 como passam a ser as formas de onda. 148

Ve

1M VGG

VGS

A figura 6.13 ilustra a determinao do ponto Q de maneira direta, isto , com VGSQ = 0,5 V. Para isso, desenhase a reta de carga do dreno e observase onde ela intercepta a curva de VGS = 0,5. essa interseo que determina o ponto Q para os outros valores. Assim: IDQ = 2,6 mA e VDSQ = 10 2 K 2,6 mA = 4,8 V, que igual ao valor obtido diretamente no grfico da figura 6.13. 149

ELETRNICA 2

CAPTULO 6

Figura 6.13
determinao do ponto Q polarizao fixa.
ID (MA) 5.0 4.0 A Q VGS = - 0,5 V VGS = - 0,75 V B 1.0 VGS = - 1 V VGS = - 1,25 V VGS = 0 V

Na figura 6.15, com a determinao do ponto Q, podemos obter os seguintes valores: VGSQ = 0,52 V e IDQ = 2,57 mA.
VGS = - 0,25 V

3.0 2,6 2.0

Portanto: VDSQ = 10 (0,2 + 2) 2,57 mA = 4,35 V Figura 6.15


lD (MA) 5

0.0

0.000

2.000

4.000

4.8 VGS (V)

6.000

8.000

10.00

Reta de carga da fonte VGS = -RS.lD

curva de transferncia e reta de carga da fonte.

3 2,57

Autopolarizao
O circuito de polarizao fixa usa duas fontes: VDD e VGG. O circuito da figura 6.14, conhecido por autopolarizao, utiliza somente a fonte VDD para polarizar o dreno e a porta. Nesse caso, a polarizao ocorre por meio da tenso em RS, isto , VGS= RS ID, admitindo que a corrente reversa desprezvel; portanto, a queda de tenso em RGG tambm pode ser considerada igual a zero. Figura 6.14
amplificador fonte comum com autopolarizao.
D G VGS Ve RGG 1M S RS 200 CS VDS VDD 10 V RD 2K C2 C1 Vs ID

-2

-1.5

-1 VGS (V)

-0.5 -0,52

Um dos problemas que os transistores efeito de campo apresentam a variao de parmetros. Por exemplo, para um mesmo tipo de transistor, o valor de VP pode variar entre dois limites, alterando, consequentemente, o ponto de operao. A figura 6.16 mostra o que acontece com o ponto Q quando consideramos duas curvaslimite, uma para um transistor com VP = 2 V e outra com VP = 1,8 V para dois valores de resistncia de fonte: RS = 200 e RS = 1 000 . Observe que, quanto maior o valor de RS, menor a variao (ID), porm o ponto de operao se dar em uma regio menos linear e de menor ganho.

Figura 6.16
influncia da variao do ponto Q quando VP e idSS so diferentes e para diferentes valores de rS.
lD (mA) 5

RS = 200 Ohms

Para o circuito da figura 6.14, so vlidas as equaes: VGS = RS ID (6.5) e VDS = VDD (RS + RD) ID (6.6) No circuito de autopolarizao, ao desenhar a reta de carga no circuito de dre no, a determinao do ponto Q no to simples como no caso do circuito de polarizao fixa, pois o valor de VGSQ imposto por uma fonte separada (VGG). Para determinar o ponto Q no circuito de autopolarizao, aconselhvel usar a curva de transferncia. A interseo dessa curva com a reta de carga da fonte determina o ponto Q. 150
RS = 1 K VP = - 2 V VP = - 1,8 V lD

2 lD

-2

-1.5

-1 VGS (V)

-0.5

151

ELETRNICA 2

CAPTULO 6

Polarizao por divisor de tenso


Figura 6.17
reta de carga da fonte para 1) autopolarizao e 2) polarizao por divisor de tenso.

Como vimos no circuito de autopolarizao, o resistor RS deve ter o maior valor de resistncia possvel para que variaes nos parmetros do FET no causem mudanas no ponto Q. Isso, porm, leva o circuito a operar com baixos valores de corrente e, em consequncia, baixo ganho de tenso. Uma soluo para traba lhar com valores de RS maiores est indicada no grfico da figura 6.17.

Observe que aparentemente a fonte VGG polariza a porta de maneira direita, mas de fato isso no acontece, pois a tenso aplicada em RS alta o bastante para que VGS < 0. Desse modo, podemos obter:
VGG =

R R R1 VDD e RG = R1 //R2 = 1 2 (6.8) R1 + R2 R1 + R2

lD (mA) 4 RS = 1 K 2 3

Polarizao por corrente constante


Considere um circuito em que na fonte seja colocado um gerador de corrente constante de valor ISS; portanto, ID = ISS. Essa situao corresponde a ter um valor de RS extremamente elevado; a consequncia que se houver variao de parmetro a variao de corrente zero. Figura 6.19

0 -2 -1.5 -1 -0.5 0 VGS (V) 0.5 1 1.5 2

lD (mA)
5 4

circuito de polarizao por fonte de corrente constante.

Nesse grfico, podemos observar que a inclinao das duas retas a mesma (a inclinao depende do valor da resistncia). Observe que a reta 2 se estende para valores de VGS positivos. Os circuitos da figura 6.18 permitem obter o grfico da reta 2 da figura 6.17. A equao da reta 2 : VGG = VGS + RS ID ou VGS = VGG RS ID (6.7) Figura 6.18
a) Polarizao por divisor de tenso e b) circuito equivalente de porta.
lD RD
Ve ID C1 TR1

3
A B

2 1 0

lSS

-2.50

-2.00

-1.50

-1.00
RD VS

-0.50

0.0

C2

RL

R1

VDD

lD

RD

VDD

RG TR2 VGS2 RS Cs

VDS

R2

RG RS VGG

VGS RS.lD RS

VSS

(a)

(b)

152

153

ELETRNICA 2

CAPTULO 6

Na figura 6.19, o dispositivo TR1 um transistor amplificador e TR 2 um tran sistor que fonte de corrente constante. Para determinarmos RS, devemos im por um valor de ID por exemplo, 2 mA , consultar a curva de transferncia e determinar qual valor de VGS corresponde a esse valor em ID. Supondo que a curva usada seja a mxima (VP = 2 V), o valor determinado ser de aproxima damente 0,68 V. Ento, o valor estimado para RS ser de:
0, 68 V RS = = 0, 34 K = 340 (6.19) 2 mA

Symbol

Parameter

Test Condition Off Characteristics

Min.

Typ.

Max.

Units

V(BR)GSs VGS VGS(off) IGSS

Gate-Source Breakdown Voltage Gate-Source BF245A BF245AB BF245C

VDS = 0, IG = 1 A VDS = 15 V, ID = 200 A VDS = 15 V, ID = 10 nA VGS = 20 V, VGS = 0

30 0.4 1.6 3.2 -0.5 2.2 3.8 7.5 -8 5

V V V nA

Gate-Source Cut-off Voltage Gate Reverse Current

Exemplo de JFET comercial


Vamos considerar apenas um exemplo de JFET comercial, o BF245A. A figura 6.20 mostra a pinagem e o aspecto desse dispositivo; na tabela 6.1, encontramse os limites mximos; e a tabela 6.2 apresenta algumas caracte rsticas eltricas. Figura 6.20
aspecto fsico do JFet BF245a, com encapsulamento to-92.

On Characteristics
Zero-Gate Voltage Drain Current IDSS BF245A BF245AB BF245C Common Source Forward Transconductance VGS = 15 V, VGS = 0 2 6 12 6.5 15 25 mA

TO-92

gfs

VGS = 15 V, VGS = 0, f = 1 KHz

6.5

6.1.6 Amplificador de pequenos sinais


A figura 6.21 apresenta o circuito equivalente do FET para frequncias baixas (as capacitncias parasitas no so levadas em conta).
G S D
D G vgs S S id vds vgs S G gm . vgs D id vds

Tabela 6.2
algumas caractersticas fsicas do JFet BF245 (tc = 25 c).

Figura 6.21
a) Fet e b) modelo simplificado para pequenos sinais.

ro

Tabela 6.1
limites mximos do JFet BF245a (tc = 25 c).

(a)

(b)

Symbol
VDG VGS IGF PD TJ, TSTG

Parameter
Drain-Gate Voltage Gate-Source Voltage Forward Gate Current Total Device Dissipation @ TA = 25 C Derate above 25 C Operating and Storege Junction Temperature Range

Value
30 30 10 350 2.8 - 55 ~ 150

Units
V V mA mW mW/C C

O conceito de circuito equivalente para pequenos sinais semelhante ao apre sentado no estudo do transistor bipolar, possibilitando estimar o valor do ganho. Nesse circuito, a entrada representada por uma juno polarizada reversamente e o circuito equivalente, em consequncia, por um circuito aberto. J o circuito equivalente de sada representado por uma fonte de corrente cujo valor depende da tenso entre a porta (G) e a fonte (S) de tenso, em que o fator de propor cionalidade chamado de transcondutncia (gm), j definida na seo 6.1.3. A resistncia rO a resistncia de sada, que idealmente infinita, mas na prtica tem um valor. A figura 6.22a apresenta um amplificador fonte comum com auto polarizao e a figura 6.22b, o circuito equivalente. 155

154

ELETRNICA 2

CAPTULO 6

RD 2K C2 VDS VS

ID

do de silcio ultrapuro com espessura entre 3 nm e 20 nm depositada sobre a regio do substrato entre o dreno e a fonte. No incio da indstria eletrnica, aplicavase uma camada de metal (o M de MOSFET) sobre a camada de dixido. Atualmente, para atender s necessidades tecnolgicas, essa camada de silcio policristalino.
VDD 10 V G id D
Metal Fonte (S) Gate(G) Dreno(D) Metal xido de Si N+ N+ Substrato P P+ Substrato N P+ Fonte (S) Gate(G)

Figura 6.23
estrutura fsica de moSFets: a) canal n e b) canal P, com as respectivas simbologias.

D C1 G VGS RGG 1M

Dreno(D)

Ve

RS 200

CS

Ve

RG

gm . vgs

ro

RD

Vs

xido de Si

(a)

(b)
SB

SB

Figura 6.22
a) amplificador fonte comum e b) circuito equivalente.

importante recordar que, para obter o circuito equivalente, os capacitores e a fonte CC devem ser colocados em curtocircuito. As tenses e correntes repre sentadas na figura 6.22b so variaes. A determinao do ganho de tenso pode ser: Ganho = A V = VS gm v gs .(rO //RD ) = = gm .(rO //RD ) gm .RD (6.10) Ve v gs

D G S (a) G

D SB G

D G S (b)

D SB

6.2 Transistor MOSFET


Como visto no incio deste captulo, existe mais de um tipo de transistor efeito de campo. O transistor de juno (JFET) usa a tenso reversa aplicada em uma juno PN para variar a largura da regio de carga espacial na regio do canal, alterando, desse modo, sua condutividade. O outro tipo de transistor efeito de campo o MOSFET (metaloxidesemiconductor FET ) ou IGFET (insulated gate FET ). Esse dispositivo controla tambm a condutividade do canal condutor por meio da tenso aplicada entre o canal e a porta, criando um caminho que conec ta o dreno e a fonte com um isolante. Assim, mesmo invertendo a tenso, no haver corrente de porta. Existem basicamente dois tipos de MOSFET: depleo e intensificao; crescimen to ou acumulao (enhancement), cada um deles podendo ter canal N ou canal P. A figura 6.23 mostra a estrutura simplificada e a simbologia de dois MOSFETs tipo intensificao, um canal N e outro canal P. O MOSFET fabricado com uma base chamada substrato (no caso de MOS FET canal N, essa regio P). Duas regies fortemente dopadas tipo N so cria das no substrato, originando o dreno e a fonte. Uma camada isolante de dixi 156

Na maior parte das aplicaes, o substrato ligado fonte (S), o que no altera o funcionamento do circuito. Existem casos em que o substrato pode funcionar como uma segunda porta, fazendo com que uma tenso aplicada no substrato altere a corrente de dreno. Em nossas anlises, consideraremos o substrato sem pre ligado fonte.

6.2.1 Funcionamento do MOSFET tipo crescimento


Para entendermos a operao desse dispositivo, vamos considerar o MOSFET tipo crescimento canal N da figura 6.24, que mostra a polaridade das tenses (VGS e VDS) e o sentido da corrente de dreno (ID). Com a aplicao de uma tenso positiva na porta, os eltrons (minoritrios) do substrato so atrados para a regio abaixo do xido de porta e as lacunas livres do substrato se movem para baixo. Na regio de silcio abaixo da porta, quando a densidade de cargas livres negativas for maior que a de positivas, ser induzido um canal condutor, ligando a regio da fonte do dreno. Nessa condio, o valor da tenso de porta resultante chamado de tenso de limiar (threshold voltage, V T). O valor de V T controlado durante a fabricao do dispositivo, podendo variar de 1 V a 5 V. Quanto maior a diferena de tenso entre os valores de VGS e de V T, maior ser a induo de cargas negativas no canal, o que, consequente mente, aumentar a condutividade do canal, ou seja, a condutividade do canal proporcional a VGS V T. Portanto, a corrente de dreno controlada pelo valor da tenso de porta. 157

ELETRNICA 2

CAPTULO 6

Figura 6.24
moSFet tipo crescimento com tenses de polarizao. VDS > VGS - VT
VGS > VT G ID D

Figura 6.26
moSFet tipo crescimento com VGS > Vt e VdS > VGS Vt.

VGS > VT G

ID D

S
N+ canal induzido Substrato P SB N+

N+ canal induzido Substrato P SB

N+

Se levarmos em conta o aumento da tenso VDS, a corrente de dreno se elevar, e, inicialmente para pequenos valores de VDS, a corrente de dreno ser proporcional tenso de dreno. O transistor, ento, se comportar como resistncia controlada por tenso. Aumentando o valor de VDS, para VDS = VGS V T = VDSsat (tenso de saturao), o canal prximo ao dreno ficar muito estreito (figura 6.25). Figura 6.25
moSFet tipo crescimento com VGS Vt e VdS = VGS Vt = VdSsat. VDS = VGS - VT VGS > VT G

A figura 6.27 mostra a curva de dreno para um valor de VGS e as trs regies de operao (triodo, saturao e corte). Figura 6.27
regies de operao do moSFet.
ID Saturao Triodo

ID D

N+ canal induzido Substrato P SB

N+
Corte VGS < VT VDSsat = VGS - VT VDS

Continuando a anlise, vamos considerar a tenso de dreno aumentando alm da tenso de saturao. Nesse caso, observaremos o estreitamento aumentando no sentido da fonte (figura 6.26), e, a partir desse valor, a corrente de dreno ficar praticamente constante. 158

A figura 6.28a apresenta as curvas de dreno para um transistor com V T = 1 V, e a figura 6.28b, a operao com baixo VDS, demonstrando que possvel utili zar esse dispositivo como resistncia controlada por tenso. 159

ELETRNICA 2

CAPTULO 6

6.2.2 Funcionamento do MOSFET tipo depleo


ID VGS = +5 V VGS = +4 V VGS = +3 V ID VGS = +5 V

Quando estudamos o JFET, vimos que a condutividade do canal pode ser al terada aumentando a polarizao reversa, isto , fazendo com que a regio de depleo (regio desprovida de portadores de cargas livres) avance sobre o canal. A figura 6.30 mostra a estrutura simplificada e a simbologia de dois MOSFETs tipo depleo, um canal N e outro canal P. Observe que eles possuem um ca nal ligando o dreno fonte, isto , mesmo sem tenso de porta haver corren te de dreno.
VDS(mV)
Metal Fonte (S) Gate(G) Dreno(D) Metal Fonte (S) Gate(G)

Figura 6.30
estrutura fsica de moSFets tipo depleo: a) canal n e b) canal P, com as respectivas simbologias.

VGS = +4 V

VGS = +3 V VGS = +2 V VGS = VT = +1 V

VGS = +2 V

a)

VDS

b)

50

100

150

200

Dreno(D)

Figura 6.28
a) curvas caractersticas de dreno moSFet tipo crescimento canal n e b) operao do moSFet como resistncia controlada por tenso.

A figura 6.29 mostra a curva de transferncia ou de transcondutncia. A parte ini cial da curva representa o momento em que VGS = VT. Quando VGS menor que VT, a corrente de dreno praticamente nula. Quando maior, o dispositivo entra em conduo e a corrente de dreno passa a ser controlada pela tenso de porta. A corrente para VGS 0 muito pequena, da ordem de alguns nA. Quando VGS > 0, a corrente de dreno se eleva devagar e depois acentuadamente com o aumento de VGS. O fabricante indica um valor de tenso de porta para o qual a corrente de dreno atinge determinado valor por exemplo, 20 A. A corrente ID (on) representa o valor mximo da corrente de dreno e VGS (on), o valor de tenso de porta correspondente. A relao entre a corrente de dreno e a tenso de dreno aproximadamente quadrtica, isto :

xido de Si N+ N N+ P+ P P+ canal difundido Substrato P SB canal difundido Substrato N SB

xido de Si

D SB

D SB

G S

G S

G S

G S

(a)

(b)

ID = K ( VGS VT )2 (6.11)
em que a constante K est relacionada com parmetros fsicos. Figura 6.29
curva caracterstica de transferncia.
ID

Figura 6.31
moSFet tipo depleo canal n operando com: a) VGS = 0, b) VGS > 0 e c) VGS < 0.

A figura 6.31 ilustra a operao de acordo com VGS no modo depleo.

ID(on)
VDS VGS = 0 ID VGS > 0 VDS ID VGS < 0 VDS ID

N+

N Substrato P

N+

N+ Substrato P

N+

N+ Substrato P

N+

IDSS

SB

SB

SB

VT

VGS(on)

VGS

(a)

(b)

(c)

160

161

ELETRNICA 2

CAPTULO 6

Quando a porta positiva em relao ao canal, os eltrons so atrados do subs trato, aumentando a condutividade do canal (figura 6.31). Quando a porta negativa, os eltrons so repelidos para fora do canal, diminuindo a condutivi dade deste. Se a tenso de porta suficientemente negativa, o estreitamento do canal pode atingir o valor mximo, anulando a corrente de dreno. A figura 6.32 apresenta as curvas caractersticas de dreno. Analisandoas, possvel verificar como ocorre a variao de tenso nos modos depleo e crescimento. Figura 6.32
curvas caractersticas de dreno moSFet tipo depleo canal n.

6.2.3 Polarizao e amplificador


O conceito de polarizao e a anlise dos circuitos so os mesmos abordados no estudo do JFET (seo 6.1.5).

6.2.4 Inversor CMOS


Em qualquer circuito lgico digital, o elemento bsico o inversor CMOS (complementary metaloxidesemiconductor). Esse dispositivo consiste em dois transistores tipo crescimento, um canal N (TR1) e outro canal P (TR2), como mostra a figura 6.34. Figura 6.34

ID VGS = +4 V Modo Crescimento

inversor cmoS.

VGS = +2 V VGS = 0 VGS = 2 V VGS = VT = 4 V VDS

TR2 Vs
Modo Depleo

TR1 Ve

VDD

A figura 6.33 mostra a curva de transferncia ou de transcondutncia. Figura 6.33


curva caracterstica de transferncia.
ID

Na figura 6.35a, em que Ve = VDD, podese admitir que o transistor TR1 (canal N) conduz, pois a tenso aplicada entre a porta e a fonte maior que V T, e o tran sistor TR2 (canal P) est cortado, uma vez que a tenso entre a porta e a fonte zero, portanto menor que V T. Observe que a fonte de TR2 est conectada em VDD. A figura 6.35b ilustra a condio em que TR 2 substitudo por uma chave aberta e TR1 representa uma resistncia de baixo valor RDS. Figura 6.35
a) inversor cmoS com entrada alta (Ve = Vdd) e b) circuito equivalente.
TR2

Modo Depleo

Modo Crescimento

IDSS

Vs = 0 TR1 Ve = VDD VDD RDS

Vs = 0 VDD

VT

VGS

(a)

(b)

162

163

ELETRNICA 2

CAPTULO 6

Se a entrada for nvel lgico 0 ou 0 V, TR1 cortar, pois a tenso entre a porta e a fonte ser menor que V T, enquanto a tenso aplicada entre a porta e a fonte do transistor TR2 ser negativa (VDD), induzindo um canal P; desse modo, TR 2 conduzir e a sada ser alta, ou seja, VDD (figura 6.36). Figura 6.36
a) inversor cmoS com entrada baixa (Ve = 0) e b) circuito equivalente.

A figura 6.37 mostra a pinagem, o aspecto e algumas caractersticas eltricas do MOSFET de potncia IRF2804S7P, para uso automotivo, e a tabea 6.3, os limites mximos. Figura 6.37
D

VDSS = 40 V
G

aspecto fsico e algumas caractersticas eltricas do irF2804S-7P.


D

RDS(on) = 1.6 m
S

TR2 Vs = VDD TR1 Ve = 0 VDD

RDS Vs = VDD VDD

S (Pin 2, 3 ,5,6,7) G (Pin1)

ID = 160 A

SS

Tabela 6.3
limites mximos do irF2804S-7P.

(a)

(b)

Parameter
ID @ TC = 25 C ID @ TC = 100 C ID @ TC = 25 C Continuous Drain Current, VGS @ 10 V (Silicon Limited) Continuous Drain Current, VGS @ 10 V (See Fig. 9) Continuous Drain Current, VGS @ 10 V (Package Limited) Pulsed Drain Current j Maximum Power Dissipation Linear Derating Factor VGS EAS EAS (tested) IAR EAR TJ TSTG Gate-to-Source Voltage Single Pulse Avalanche Energy (Thermally Limited) k Single Pulse Avalanche Energy Tested Value o Avalanche Current j Repetitive Avalanche Energy n Operating Jusction anda Storage Temperature Range Soldering Temperature, for 10 seconds

Max.
320 230

Units

A 160 1360 330 2.2 20 630 mJ 1050 See Fig. 12a, 12b, 15, 16 -55 to + 175 300 (1.6 mm from case) 10 lbfin (1.1Nm) C A mJ W W/C V

A principal vantagem dessa tecnologia em relao s outras seu baixo consumo de energia, o que tem permitido a fabricao de aparelhos portteis como cal culadoras, relgios digitais e outros dispositivos alimentados, por exemplo, com uma nica pilha.

IDM PD @ TC = 25 C

6.2.5 MOSFET de potncia


A inveno do MOSFET de potncia veio suprir a deficincia dos transistores bi polares de potncia utilizados em eletrnica (transistores de potncia so aqueles que suportam correntes de no mnimo 1 A). Os transistores bipolares de potncia so controlados por corrente. Assim, para controlar uma corrente de valor elevado, necessria uma corrente de base rela tivamente alta. Para cortar o transistor com rapidez, a corrente reversa de base deve ter valor elevado, porm, por possuir lacunas como portadores de carga, o tempo para mudana de estado tambm aumenta. Os MOSFETs podem ope rar com grandes velocidades de comutao quando ligados em tenses abaixo de 200 V. Os MOSFETs de potncia tm aparncia diferente dos outros transistores e, por isso, so chamados de MOSFETs verticais (VMOS, do ingls vertical MOS FET ). H vrios tipos de MOSFETs, projetados para diversas aplicaes. Um deles, por exemplo, de estrutura similar do transistor tradicional, usado espe cificamente nos estgios de sada de amplificadores de udio. 164

Mounting torque, 6-32 or M3 screw

165

Captulo 7

Amplificadores diferenciais e operacionais

ELETRNICA 2

CAPTULO 7

7.1 Amplificador diferencial


O amplificador diferencial (AD) um circuito com duas entradas nas quais so aplicadas tenses V1 e V2 e uma sada VS. importante conhecer o amplifica dor diferencial, pois ele o primeiro estgio de um amplificador operacional, que ser estudado na seo 7.2; assim, o AD estabelece algumas das principais caractersticas do circuito. Vamos considerar uma condio ideal (figura 7.1), em que as tenses de entrada apresentam os mesmos valores, ou seja, V1 = V2. Nesse caso, a tenso de sada ser nula. Isso acontece porque o AD um circuito que apresenta uma tenso de sada proporcional diferena entre os dois terminais de entrada, rejeitando os sinais de entrada quando estes forem iguais. Figura 7.1
amplificador diferencial.

possvel medir a qualidade de um amplificador diferencial utilizando a figura de mrito conhecida por razo de rejeio em modo comum (RRMC), defini da como:

RRMC =

Ad AC

Figura de mrito um parmetro usado para avaliar o desempenho de um dispositivo ou procedimento em relao a outros de mesma finalidade.

ou, em decibis (dB): RRMC (dB) = 20 log Ad AC

V1 V2

Ampli cador Diferencial Ideal


VS

Pelo exposto anteriormente, podemos concluir que, no caso de um amplificador diferencial ideal, o valor de AC deve ser zero, mas, na prtica, os valores de Ad e AC dependem dos componentes usados na fabricao do AD, como veremos a seguir. Nos circuitos da figura 7.2, vamos admitir que os transistores so idnticos e a fonte de corrente ideal (IE1 + IE2 = IO = constante). Figura 7.2
IC1 VS1 RC V Q1 VBE1 V1 IE1 IE2 Io
S

IC2

RC VS2 Q2 VBE2 V2

VCC

dois exemplos de amplificador diferencial discreto.

No caso ideal:
VS = A d Vd = A d ( V1 V2 ) (7.1)

em que Ad o ganho diferencial de tenso e Vd = V1 V2 o sinal diferena ou sinal erro. Ento, se V1 = V2, Vd = 0 e, portanto, VS = 0. Na prtica, sempre existir uma pequena tenso na sada mesmo quando V1=V2 (situao chamada de modo comum). No caso de um AD real, a expresso da tenso de sada em relao s entradas dada por: VS = Ad Vd + AC VC (7.2) em que VC = comum. 168

(a) (b)
RC V1 VBE1 VM1.senwt E IE1 Io IE2

IC1 Vs TR1

IC2 TR2

RC V2 VBE2 E

VCC

( V1 + V2 ) o sinal em modo comum e AC o ganho em modo 2

No circuito da figura 7.2b, vamos considerar a tenso na entrada 2 constante (V2 = E) e a tenso na entrada 1 como V1 = VM1sent+E, isto , uma ten so alternada senoidal com nvel mdio E. 169

ELETRNICA 2

CAPTULO 7

Quando V1 = V2 = E, os dois transistores conduziro a mesma corrente (IE1 = IE2 = IO/2), pois admitimos inicialmente transistores idnticos. Nessas condies, a tenso entre o coletor e o terra de cada transistor ser:

Analisando os grficos, podemos notar que o sinal na sada 1 (VS1) est defasado de 180 em relao entrada 1 (V1) e o sinal na sada 2 (VS2) est em fase com a entrada 1. Com base nessa anlise, considerando a sada no coletor de TR2, a entrada 1 ser chamada de no inversora (+) e a entrada 2, de inversora ().

VS1 = VS 2 = VCC RC

IO 2

7.1.1 Amplificador diferencial com fonte de corrente simples


Na prtica, nunca encontraremos dois transistores idnticos (VBE e b diferentes) e a fonte de corrente nunca ser ideal. A figura 7.4 ilustra o circuito de um AD prtico, em que a fonte VCC funciona como a fonte de corrente. Figura 7.4
amplificador diferencial real.
RC VS1 V1 VBE1 TR1 TR2 VBE2 VS RC VS2 VCC V2

Portanto, a tenso entre os coletores valer: VS = VS2 VS1 = 0 Quando VS1 > VS2, o transistor TR1 conduzir mais corrente que TR2; ento, IC1 aumentar, diminuindo VS1 (lembre que VS1 = VCC RC1 IC1). No mesmo instante a corrente IC2 diminuir e VS2 aumentar (lembre que IO = IE1 + IE2 = constante; se IE1 aumentar, IE2 deve diminuir). Levando em conta a anlise feita na figura 7.2 e adotando transistores idnticos e fonte de corrente ideal, podemos admitir que para essas condies o ganho diferencial de tenso, considerando a sada nos coletores, : Ad = VS1( pico ) VM1 = VS 2( pico ) VM1 em que VS1( pico ) = VS 2( pico )

RE VCC

Nesse caso, a sada foi considerada na entrada 1; se a sada for considerada entre os coletores, o ganho ser o dobro. A figura 7.3 mostra as principais formas de onda para diferentes valores de tenso. Figura 7.3
Formas de onda amplificador diferencial discreto.
VM1 0 -VM1 V1 E 0 VS2 VCC - RC . IO 2 0 VS1 VCC - RC . IO 2 0

O valor da fonte de corrente calculado admitindo V1 = V2 = 0 (condies quiescentes). Assim:

IO =

( VCC 0, 7) VCC RE RE

Para esse circuito, o ganho diferencial, considerando a sada nos coletores, pode ser calculado por: Ad = Ad = VS1 VS1 RC = = Vd ( V2 V1 ) 2 rbe RC 2 rbe

em que rbe a resistncia incremental da juno baseemissor. 170 171

ELETRNICA 2

CAPTULO 7

Seu valor pode ser estimado por:


rbe = 25 mV a 25 C, IE

7.1.2 Amplificador diferencial com realimentao


O circuito da figura 7.4 tem ganho instvel, pois rbe apresenta valores diferentes para um mesmo tipo de transistor, alm de suas caractersticas tcnicas variarem de acordo com a temperatura de trabalho. Uma forma de contornar esses proble mas aplicar realimentao no circuito. Na figura 7.6, a realimentao aplica da em RE1, e, consequentemente, RE2 diminui o ganho, mantendo o circuito estvel. Em tal configurao, se os transistores forem substitudos ou ocorrer variao de temperatura, o valor do ganho no se altera. Os resistores de reali mentao costumam ter valores equivalentes: RE1 = RE2 = REX . Figura 7.6
RC VS1 RC VS2 TR1 VBE1 RE1 RE VCC RE2 TR2 VBE2 VCC V2

em que IE a corrente quiescente de emissor. O ganho diferencial pode ser estimado tambm por meio da funo dos par metros h (hbridos):

Ad =

hfe RC R = C 2 hie 2 rbe


VS

amplificador diferencial com realimentao.

h em que rbe = ie , considerando hfe = b. hfe


O ganho em modo comum do circuito calculado por: A C =

RC 2RE

V1

Levando em conta que sempre desejvel um ganho em modo comum com menor valor possvel, uma alternativa seria aumentar o valor da resistncia RE o mximo possvel (observe, na equao anterior, que RE inversamente pro porcional a AC). No entanto, essa soluo provocaria diminuio nas correntes de polarizao, reduzindo o ganho. Para manter o mesmo valor de corrente, se RE aumentar, devese aumentar proporcionalmente VCC, o que na prtica no possvel. Uma soluo mais correta seria substituir RE por um transistor TR3, pois esse dispositivo simula alta resistncia sem que seja necessrio um valor de VCC alto. Assim, obtmse um valor de AC muito baixo. O circuito da figura 7.5, chamado de amplificador diferencial com polarizao por espelho de corrente, muito usado em circuitos integrados. Figura 7.5
esquema de amplificador diferencial com polarizao por espelho de corrente.
RC VS1 TR1 VBE1 V1 TR3 VBE3 D VS TR2 VBE2 V2 RC VS2 VCC

Para determinar o ganho de tenso considerando a sada nos coletores, podese utilizar: Ad = RC 2 (rbe + REX )

, Se REX >> rbe as variaes em re provocadas pela troca de transistor ou variao na temperatura sero compensadas por REX . Assim, o ganho ser estvel, poden do ser determinado por:

Ad =

RC 2 REX

ou segundo os parmetros hie e hfe:


Ad = RC hie 2( + REX ) hfe

VCC

172

173

ELETRNICA 2

CAPTULO 7

Exemplos 1. Para o amplificador diferencial da figura 7.7, pedese: a) a corrente de polarizao (IO); b) as correntes IE1 e IE2 e as tenses VS1, VS2 e VS em condies quiescentes (V1 = V2 = 0); c) o ganho diferencial (Ad); d) o grfico de VS1 t e de VS2 t para V1 = 20 mVp, senoidal, e V2 = 0. Figura 7.7
2k2 VS1 TR1 VS TR2 2k2 VS2 12 V

d) Se V1 = 20 mVp e V2 = 0, ento Vd = V2 V1 = V1. Como: VS1 = Ad (V2 V1) = 113 (0 20 mV) = 2,27 Vp, isto , defasado de 180 em relao entrada V1, e VS2 tem a mesma amplitude, porm em fase com V1. Figura 7.8
20 mV

V1

0 - 20 mV

VS1

8,61 V 6,34 V 4,07 V 0

V1

2k2 12 V

VS2

8,61 V 6,34 V 4,07 V 0

2. Para o amplificador diferencial da figura 7.9, pedese: Soluo: a) com V1 = V2 = 0, a) IO, IE1, IE2, IC1, IC2, VS1 e VS2 em condies quiescentes; b) o ganho diferencial, considerando a sada em um dos coletores; c) as sadas VC1 e VC2 para V1 = 100 mVp, senoidal. Figura 7.9
2k2 VS1 TR1 100 100 VS TR2 2k2 VS2 12 V

IO =

(12 0, 7) = 5,14 mA
2k 2
IO = 2,57 mA 2

b) IC1 = IC2 = IE1= IE2 =

VS1Q = VCC RC IC1 = 12 2k2 2,57 mA = 6,34 V = VS2Q = tenses quies centes de coletor. Portanto, em condies quiescentes: VS = VS2 VS1 = 0 c) A d =

RC 25 mV 25 mV ; rbe = = = 9, 7 IE 2, 57 mA rbe

V1

2k2 12 V

Portanto:

Ad =
174

2 200 = 113 2 9, 7
175

ELETRNICA 2

CAPTULO 7

Soluo: a) IO = (VCC 0,7)/(REX /2 + RE) = (12 0,7)/(50 + 2 200) = 5 mA IC1 = IC2 = IE1 = IE2 = 2,5 mA VS1 = VS2 = 12 2k2 2,5 mA = 6,5 V (em condies quiescentes) b) Ad = RC/2(re + REX); re=25mV/2,5mA=10 Ad = 2 200/2 (10 + 100 ) = 10 c) V1 = 100 mV; V2 = 0; V1 V2 = 100 mV = 0,1 V. Portanto: VS1 = Ad (V1 V2) = 10 0,1 = 1 V, defasado de 180 em relao a V1.

Reguladores Podem ser utilizados para a montagem de reguladores de tenso em srie ou paralelo, com sada positiva ou negativa, com proteo contra curtocircuito etc. Circuitos de amostragem e reteno Esses circuitos so usados na con verso de analgico para digital, e, por causa da impedncia de entrada mui to alta, os amplificadores operacionais so adequados, principalmente os que tm entrada com FET. O amplificador operacional tem alto ganho de acoplamento direto (no possui capacitor de acoplamento interestgios), alta resistncia de entrada e baixa resis tncia de sada. A figura 7.10 apresenta os vrios estgios amplificadores transistorizados, sua simbologia e o circuito equivalente.

Figura 7.10
a) diagrama de blocos de um ao, b) simbologia e c) circuito equivalente.

7.2 Amplificador operacional integrado


O amplificador operacional (AO) foi desenvolvido na decada de 1960. De incio montado em uma placa com componentes discretos (transistores, resistores e capacitores), hoje, com o avano da indstria eletrnica e o desenvolvimento de dispositivos minsculos, construdo em circuitos integrados, conhecidos por chips (pastilhas de silcio), com dezenas de transistores e outros componentes de pequenas dimenses. Os amplificadores operacionais tm diferentes aplicaes em eletrnica, como: Amplificadores lineares Tratase de sua principal aplicao, nos casos em que necessrio obter ganho estvel independentemente da temperatura, tempo e mudanas no ganho de tenso em malha aberta. Amplificadores no lineares Amplificam o sinal de uma polaridade e no da outra por exemplo, em retificadores de preciso. Comparadores Por apresentarem altssimo ganho, possibilitam que a sa da seja alterada de nvel alto para baixo ou viceversa, quando as tenses de entrada esto em valores prximos a dcimos de mV. Filtros Permitem maior seletividade do filtro, pois possvel obter atenua es maiores que 20 dB/decada, impedncia de entrada muito alta e de sada muito baixa, no havendo, portanto, necessidade de efetuar casamentos de impedncia. Possibilidade de ganho de tenso. Amplificadores logartmicos Usados quando na malha de realimentao h dispositivos no lineares, como diodos e transistores, proporcionando rela o logartmica entre a sada e a entrada. Esses circuitos so chamados muitas vezes de compressores e expansores (comuns em circuitos de udio ou vdeo). Multivibradores So basicamente os circuitos biestvel, monoestvel e es tvel. A grande vantagem em relao aos circuitos digitais que a alimentao pode ser maior, oferecendo, portanto, a possibilidade de adicionar potncia. Geradores de forma de onda Geram diferentes formas de onda: senoi dais, quadradas (tempos alto e baixo variveis) e triangulares (inclinaes positiva e negativa variveis). 176
entradas

amplificador diferencial de entrada

segundo amplificador diferencial

amplificador deslocador de nvel

amplificador de potncia

(a)

+VCC
V2

Vd

+ V1 -VCC

VS

(b)

+
V2

Ro Ri

VS

Vd V1

Av . Vd

(c)

177

ELETRNICA 2

CAPTULO 7

Como o circuito interno extremamente complexo, as anlises sero feitas com base no circuito equivalente indicado na figura 7.10c. Observandoo, possvel definir os seguintes parmetros de um amplificador operacional modelo LM741: Resistncia de entrada sem realimentao (Ri) a resistncia equiva lente entre as duas entradas, uma das principais caractersticas de um AO. Idealmente, deveria ser infinita; no caso do LM741, da ordem de 2 M. Resistncia de sada sem realimentao (RO) a resistncia do equiva lente Thvenin que uma carga (RL) enxerga quando ligada sada. Ideal mente, deveria valer 0 ; na prtica e no caso do LM741, da ordem de 75 . Ganho de tenso em malha aberta (AV) o ganho de tenso em CC em malha aberta. Idealmente, deveria ser infinito; para o LM741, da ordem de 200000 V. Outros parmetros que no aparecem na figura 7.10c, ainda considerando o LM741, so: Largura de faixa a faixa de frequncias para as quais o ganho constan te. Idealmente, deveria ser infinita; no caso do LM741, da ordem de 10 Hz. Slew rate Especificado em V/s, esse parmetro d uma medida de quan to a sada responde a um degrau de tenso na entrada. Idealmente, deveria ter valor infinito; no caso do LM741, de cerca de 0,5 V/s. Tenso de offset de entrada a diferena entre as VBE dos transistores do primeiro par diferencial. Idealmente, essa diferena deveria ser zero; no caso do LM741, da ordem de 2 mV. No circuito da figura 7.10c, definese o sinal diferena ou sinal erro como Vd=V2 V1. A principal forma de alimentar um AO usando fonte simtrica ou fonte dupla (+VCC e VCC), que pode ser obtida com circuitos integrados especficos das fa mlias 78XX para a fonte positiva e 79XX para a negativa. A tenso de saturao (mxima tenso de sada), determinada pelo valor da fonte, , na prtica, cerca de 10% menor que a alimentao. A entrada positiva (+) chamada de no inversora, porque a tenso nela aplicada apresenta resposta na sada sem alterar sua fase (figura 7.11). A entrada negativa () recebe o nome de inversora, porque a tenso nela aplicada tem resposta na sada defasada de 180 (figura 7.12). Figura 7.11
ao em malha aberta com entrada inversora aterrada: a) entrada no inversora positiva e sada positiva e b) entrada no inversora negativa e sada negativa.
VCC + 1,5 V -Vcc + Vs = +VSAT 1,5 V -Vcc VCC VS = -VSAT

Figura 7.12
+ 1,5 V VCC + VS = -VSAT -Vcc + 1,5 V VCC + VS = +VSAT -Vcc

ao em malha aberta com entrada no inversora aterrada: a) entrada inversora positiva e sada negativa e b) entrada inversora negativa e sada positiva.

(a)

(b)

Em relao s figuras 7.11 e 7.12, poderamos generalizar escrevendo que: Se V+ > V, a sada satura positivamente Se V+ < V, a sada satura negativamente. Se V+ = V, a sada deveria ser nula, o que na prtica no acontece por causa dos erros de offset. Quando o AO configurado em malha aberta, como nas figuras 7.11 e 7.12, ele est sem realimentao (a sada no est ligada entrada) e, como a sada tende a saturar facilmente porque o ganho extremamente elevado, no pode ser usado como amplificador. Para obter um amplificador com o ganho estabilizado, deve se aplicar realimentao negativa no AO, e isso feito ligando a sada entrada inversora com uma rede de resistncias.

7.2.1 Amplificadores bsicos


Esses circuitos servem de base para todas as outras aplicaes lineares, sempre com realimentao negativa (sada conectada com a entrada inversora).

Amplificador no inversor
A figura 7.13 mostra o circuito bsico do amplificador no inversor com rea limentao negativa. Para determinar a expresso do ganho desse circuito, preciso considerar: Ganho em malha aberta infinito.

AV =

VS V V = ou Vd = S = S = 0 Vd AV

No h diferena de potencial entre as duas entradas. Resistncia de entrada infinita.

(a)

(b)

Se Ri = 0, ento a corrente nas entradas zero: I+ = I = 0. 179

178

ELETRNICA 2

CAPTULO 7

Figura 7.13
amplificador no inversor.
I+ + Vd Ve I- VCC R2 V1 I2 V2 Vs + VCC

Exemplos 1. Determine a tenso na sada do circuito e a corrente na sada do AO no esque ma da figura 7.14.
+ VCC + 2V - VCC 4k Vs

Figura 7.14

R1

I1

1k

Soluo:

Ganho de tenso em malha fechada


O ganho de tenso em malha fechada (Av) ou com realimentao calculado por:

O ganho do circuito vale: A Vf = VS R 4k = 1+ 2 = 1+ =5 Ve R1 1k

A Vf =

VS Ve

Portanto: VS = 5 2 V = 10 V Outra forma de resolver pela anlise do circuito, considerando que o AO ideal.
+ VCC + 2V - VCC 4k

Podemos admitir que: Como a tenso em R1 igual tenso de entrada, as duas entradas esto curtocircuito: Ve = V1 = R1 I1 A resistncia de entrada infinita est com valor infinito, pois I1 = I2, portanto: VS = (R1 I1 + R2 I2) Substituindo essas duas condies na expresso anterior, temos:

Figura 7.15

Vs

2V

1k

(a)
+ VCC + - VCC Vs 4k I2 2V + VCC + - VCC 4k I2 V2 Vs

A Vf

V R I + R2I2 (R1 + R2 ) I1 R1 + R2 R = S = 1 1 = = = 1+ 2 Ve R1.I1 R1.I1 R1 R1

2V

Como I+ zero, a impedncia de entrada desse circuito infinita (na prtica, como I+ no zero, e sim da ordem de nA, a impedncia da ordem de centenas de M). Essa configurao, por causa de sua alta resistncia de entrada, muito utilizada em circuitos em que se deseja obter sinal de sensores. 180

2V

1k

I1

2V 1k

I1

(b)

(c)

181

ELETRNICA 2

CAPTULO 7

Podemos admitir que a tenso no resistor de 1 k igual ao valor de entrada, pois as duas entradas tm o mesmo potencial. Devemos, ento, calcular a cor rente nesse resistor, que igual corrente no resistor de 4 k. I1 = 2V = 2 mA = I2 1k

A figura 7.17 mostra como os grficos das tenses de entrada e de sada so cons trudos. Observe que a tenso de sada dez vezes maior que a de entrada e os valores esto em fase.
2,0 1,2

Figura 7.17

A seguir, calculamos a tenso em R 2: V2 = 4 k 2 mA = 8 V Assim: VS = V1 + V2 = 2 V + 8 V = 10 V Observe que o mesmo resultado obtido usando a expresso do ganho. 2. Construa os grficos das tenses de entrada e de sada do circuito da figura 7.16, considerando que a tenso senoidal de entrada de 2 V de pico. Figura 7.16
+ VCC + Ve 2.senw.t(V) - VCC 4k Vs

Ve(V)

0,4 -0,4 -1,2 -2,0

10,0 6,0

Vs(V)

2,0 -2,0 -6,0 10,0

Saturao da sada curva de transferncia


Como vimos, a mxima tenso que se pode obter na sada de um AO chamada de tenso de saturao (Vsat). Esse valor depende do valor da tenso de alimenta o. Na prtica, a tenso de saturao inferior de alimentao e assimtrica, ou seja, se a alimentao for +12 V/12 V, a saturao positiva aproximada mente 11 V e a negativa, 10,5 V. Para facilitar a resoluo do exerccio a seguir, vamos considerlas iguais, em mdulo, com o mesmo valor da tenso da fonte. A curva caracterstica de transferncia representa a relao entre as variveis de sada e de entrada de um sistema, isto , representado graficamente por VS Ve. No caso de um amplificador, tal relao dada pelo ganho VS = AVf Ve, vlida dentro da regio linear. Exemplo Dado o circuito da figura 7.18, desenhe a curva de transferncia, considerando Vsat(+) = +12 V e Vsat() = 12 V. Soluo: O circuito tem os mesmos valores do circuito do exemplo 1, portanto o ganho vale 5. A sada ser: VS=52sent(V)=10sent(V) Isso significa que a sada ser uma senoide de 10 V de pico e em fase com a entrada.
1k + -12 V 4k Vs +12 V

1k

Figura 7.18

Ve

182

183

ELETRNICA 2

CAPTULO 7

Soluo: A equao que relaciona a sada com a entrada : VS = 5 Ve Ela vlida para qualquer valor de entrada? No, somente para os da regio linear, cujos limites so: Ve(m x) = VS(m x) A Vf = 12 V = 2, 4 V , 5

O ganho de tenso pode ser obtido pela anlise do circuito ou pela expresso do ganho do amplificador no inversor para essa condio. AVf = 1; o ganho , portanto, igual a 1 (tenso de sada igual de entrada). Alm disso, tal circuito tem outras duas caractersticas: a resistncia de entrada altssima (centenas de megaohms) e a de sada praticamente nula (dcimos de ohms). Em que situaes se usa um circuito desse tipo? Basicamente, ele pode ser utilizado como interface entre um circuito com alta resistncia de sada e uma car ga de valor pequeno ou como reforador de corrente. Observe o exemplo a seguir. Desejase transferir para a carga de 2 k a maior tenso possvel de um gerador de 12 V e resistncia interna de 10 k. Veja o que acontece se o gerador for liga do diretamente carga (figura 7.21). A tenso na carga (VL) ser: VL = 2k 12 V = 2 V 10 k + 2 k Figura 7.21
RG 10 k VG 12 V RL 2k

para valores positivos e negativos, j que a saturao simtrica. Portanto, para a primeira equao, temos: VS = 5 Ve, para Ve 2,4V e Ve -2,4 V Graficamente: Figura 7.19
12 V 6V Ve(V) Vs(V)

(a)

VL

a) Gerador ligado diretamente carga e b) buffer utilizado como interface entre gerador e carga.

-1 V

-2 V -6 V

1V

2V

+ VCC

-12 V

(b)

RG 10 k VG 12 V

+ -V 12 V
CC

Buffer ou seguidor de tenso


O circuito buffer ou seguidor de tenso um amplificador no inversor em uma condio especial, R2 = 0 e R1 = infinito, como mostra a figura 7.20. Figura 7.20
Seguidor de tenso.
+ Ve - VCC Vs + VCC

RL 2k

VL = 12 V

Como o buffer tem resistncia de entrada muito alta, a tenso na entrada no inversora 12 V (lembre que a corrente atravs do 10 k nula). Uma vez que as duas entradas tm o mesmo potencial e a entrada inversora est ligada sada, a tenso de sada ser de 12 V. Agora, vejamos um exemplo de aplicao do buffer como reforador de corrente. Uma carga consome 20 mA, alimentada pelo terminal de sada de um micro

184

185

ELETRNICA 2

CAPTULO 7

Figura 7.22
Buffer como reforador de corrente.

controlador, que fornece a corrente mxima de 1 mA. Est claro que a carga no pode ser ligada diretamente sada do microcontrolador. O que devemos fazer? Inserir um buffer entre a carga e a sada do microcontrolador (figura 7.22).

A expresso mostra que o ganho estvel, ou seja, no depende do AO, mas apenas da relao entre as resistncias R2 e R1. O sinal negativo significa que a tenso de sada est defasada de 180 em relao de entrada. A resistncia de entrada desse circuito R1, por causa do terra virtual na entrada inversora, isto , a fonte de sinal Ve enxerga a resistncia R1 ligada entre seus terminais.

Microcontrolador Imx = 1 mA

IL = 20 mA Microcontrolador

+V CC Imx = 1 mA + - VCC

Exemplos
IL = 20 mA

1. Qual a indicao do voltmetro na figura 7.24?


carga

carga

(a)

(b)

R2 4 k7 R1 1k + Vs + VCC
DCV

Figura 7.24

Nessa configurao, a corrente fornecida carga pelo buffer e no pelo micro controlador.

1,5 V

- VCC

Amplificador inversor
O amplificador inversor (figura 7.23) tem realimentao negativa como o no inversor, porm o sinal a ser amplificado aplicado na entrada inversora. Figura 7.23
amplificador inversor.
R2 I2 I1 Ve Vd = 0 + - VCC 5k + VCC Vs

Soluo: O ganho do circuito vale: A Vf = 4k 7 = 4, 7 1k

R1

Isso significa um valor de tenso de sada 4,7 vezes maior que a de entrada e defasada de 180; portanto, a sada vale 4,7 V. 2. Determine, na figura 7.25, a intensidade e o sentido da corrente na sada do AO. Figura 7.25

1k -

+ VCC Vs 500 - VCC

A obteno da expresso do ganho (VS/VE) feita considerando resistncia de entrada e ganho em malha aberta infinitos:

2V

A Vf =

VS R = 2 Ve R1
187

186

ELETRNICA 2

CAPTULO 7

Soluo: O ganho do circuito : A Vf = R2 5k = = 5 R1 1k

Soluo: Em um amplificador operacional, todas as correntes e a tenso invertem de sen tido na sada. Portanto, a corrente na sada do amplificador operacional valer 21 mA, entrando; se convencionarmos que saindo positivo, entrando ser ne gativo. 4. Considerando que a entrada senoidal, qual a mxima amplitude que pode ter a tenso de entrada no circuito da figura 7.27 para que a sada no sature, distorcendo a senoide de sada?

Como a tenso de entrada vale Ve = 2 V, a tenso de sada : VS = (5) (2 V) = 10 V Figura 7.26

Figura 7.27

+ VCC

5k I2 1k I1 2V + - VCC 10 V -+ VCC IAO Ve Vs + 500 IL 1k

AO1
+ - VCC

VS1 1k
-

5k
+ VCC

4k
+

AO2
- VCC

Vs 500

Agora vamos calcular as correntes no circuito: 2V = 2 mA = I2 (lembre que as duas entradas esto ligadas virtualmente). I1 = 1k A corrente na carga vale: IL = 10 V = 20 mA 0, 5 k

Soluo: O circuito da figura 7.27 constitudo de dois amplificadores ligados em casca ta: o primeiro estgio um amplificador no inversor de ganho 5 e o segundo, um amplificador inversor de ganho 5. O ganho total o produto dos ganhos individuais, isto : A VT = VS VS VS1 = = ( 5) 5 = 25 Ve VS1 Ve

Como na sada do AO existe um n, aplicando a primeira lei de Kirchhoff, podese determinar a corrente na sada do AO (que est fornecendo corrente): IAO = I2 + IL = 1 mA + 20 mA = 21 mA 3. O que acontece com a corrente na sada do AO da questo anterior se for invertida a polaridade da tenso de entrada (Ve = 2 V)? 188

Quando a sada for a mxima possvel, a entrada ser a mxima permitida, isto : Ve( mx ) = VS( mx ) A VT = 10 V = 0, 4 V 25

A figura 7.28 mostra as trs formas de onda na condiolimite, ou seja, Ve=0,4sent(V). 189

ELETRNICA 2

CAPTULO 7

Figura 7.28
400 200 +18 V

Figura 7.29
a) corrente em excesso na sada do ao e b) sada com reforo de corrente.
50

Ve(mV)

0 -200 -400 2 1

t(s)
2V

+ 741 -18 V

202 mA
200 mA

Vs

4k

2 mA

VS1 (V)

0 -1 -2 10 5

t(s)

1k

(a)

VS(V)

0 -5 -10

t(s)
+

+18 V 741 2V -18 V 4k 2 mA 10,7 V 0,7 V

+18 V

Sada de potncia
A mxima corrente na sada (entrando ou saindo) de um AO da ordem de mA (por exemplo, para o LM741, de 25 mA). Como vimos, caso seja necessrio alimentar uma carga com uma corrente maior, preciso colocar entre o AO e a carga um transistor de potncia na configurao coletor (buffer). No circuito da figura 7.29a, a corrente na sada do AO de 202 mA (veja o exemplo 2 desta seo), valor que o circuito integrado no tem condies de fornecer (no caso do LM741, quando a corrente ultrapassar aproximadamente 25 mA, a sada vai a zero enquanto permanecer a condio de corrente elevada). A soluo colocar um transistor de potncia entre a carga e o AO, conforme ilustrado na figura 7.29b. Tomando o exemplo da figura 7.29b, vamos considerar que o transistor utilizado apresenta b = 100 e calcular os valores de corrente do AO. Como a tenso no re sistor de 1 k vale 2 V (os dois terminais tm mesmo potencial), a corrente de 2 mA. Esse valor o mesmo no resistor de 4 k, no qual, portanto, a tenso vale 8 V. A tenso na carga a soma das duas tenses; logo, 2 + 8 = 10 V. Sabendo que a corrente na carga de 50 de 10 V, podemos determinar a corrente na carga: IL = 10 V = 0, 2 A = 200 mA = IE = IC 50
+ Ve +
1k

Vs = 10 V 200 mA 50

(b)

O circuito da figura 7.30 permite que a entrada seja alternada. TR1 conduz no semiciclo positivo do sinal de entrada e TR2, no semiciclo negativo. Figura 7.30
5k +12 V +12 V -

amplificador inversor classe B.

2k

TR1 Vs

-12 V

TR2 -12 V

A corrente de base igual corrente na sada do AO, portanto: IAO = IB = IC 200 mA = = 2 mA , que um valor compatvel com o AO. 100

RL 50

190

191

ELETRNICA 2

CAPTULO 7

Tabela 7.2

7.2.2 Caractersticas de um amplificador operacional real


Na prtica, um AO apresenta limitaes tcnicas e fsicas que devem ser obser vadas para que os circuitos funcionem adequadamente. Comearemos mostran do a pinagem e os tipos de encapsulamento mais usados. A figura 7.31 ilustra os dois tipos de encapsulamento mais conhecidos: o TO99 e o DIP8. Figura 7.31
encapsulamentos (a) to-99 e (b) diP 8.
Metal can Package
NC OFFSET NULL 1 INVERTING INPUT 2 OFFSET NULL 1 NON-INVERTING INPUT 3 INVERTING INPUT 2 NON-INVERTING INPUT 3 4 8 Metal can Package V 7 + 4 + 5 OFFSET NULL NC 8 7 6 OUTPUT V

caractersticas eltricas da srie lm741. Electrical Characteristics (Note 5)

Paramater

Conditions
Min
TA = 25C RS 10 k RS 50 TAMIN TA TAMAX RS 50 RS 10 k

LM741A
Typ Max Min

LM741
Typ Max Min

LM741C
Typ Max

Units

0.8

0.3

1.0

5.0

2.0

6.0

mV mV mV mV

(a) (a)

Input Offset Voltage

4.0

6.0

7.5

5 OFFSET NULL 6 OUTPUT

Average Input Offset Voltage Drift Input Offset Voltage Adjustment Range Input Offset Current Average Input Offset Current Drift Input Bias Current
TA = 25C TAMIN TA TAMAX TA = 25C, VS = 20 V

15

mV/C

Dual-In-Line or S.O. Package


OFFSET NULL 1 Dual-In-Line INVERTING INPUT OFFSET NULL NON-INVERTING INVERTING INPUT INPUT V NON-INVERTING INPUT V
2 1 3 2 4 3

NC 8 or S.O. Package
7 8 6 7 5 6

TA = 25C, VS = 20 V

10

15

15

mV

V NC OUTPUT V OFFSET NULL OUTPUT OFFSET NULL

(b) (b)

TA = 25C TAMIN TA TAMAX

3.0

30 70

20 85

200 500

20

200 300

nA nA

0.5

nA/C

Tabela 7.1
limites mximos da srie lm741.

Em um datasheet, obtmse os limites mximos e as caractersticas eltricas de um AO, como mostram as tabelas 7.1 e 7.2.

30

80 0.210

80

500 1.5

80

500 0.8

nA mA M M

Absolute Maximum Ratings If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/ Distributors for availability and specifications.

1.0 0.5

6.0

0.3

2.0

0.3

2.0

LM741A
Supply Voltage Power Dissipation (Note 3) Differential Input Voltage Input Voltage (Note 4) Output Short Circuit Duration Operating Temperature Range Storage Temperature Range 22 V 500 mW 30 V 15 V Continuous -55C to + 125C -65C to + 150C

LM741
22 V 500 mW 30 V 15 V Continuous -55C to + 125C -65C to + 150C

LM741C
18 V 500 mW 30 V 15 V Continuous -0C to + 70C -65C to + 150C

Input Resistence

TAMIN TA TAMAX , VS = 20 V TA = 25C TAMIN TA TAMAX TA = 25C, RL 2 k VS = 20 V, VO = 15 V VS = 15 V, VO = 10 V

Input Voltage Range

12 12 13

13

V V V/mV V/mV

50

50

200

20

200

Large Signal Voltage Gain

TAMIN TA TAMAX , RL 2 k, VS = 20 V, VO = 15 V VS = 15 V, VO = 10 V VS = 5 V, VO = 2 V

35 10

25

15

V/mV V/mV V/mV

192

193

ELETRNICA 2

CAPTULO 7

Tabela 7.2
caractersticas eltricas da srie lm741. Electrical Characteristics (Note 5)

Paramater

Conditions
Min
VS = 20 V RL 10 k RL 2 k VS = 15 V RL 10 k RL 2 k

LM741A
Typ Max Min

LM741
Typ Max Min

LM741C
Typ Max

Units

Output Voltage Swing

16 15

V V V V

Qual o significado de tudo isso? Observe a escala de ganho e considere 10 e 100 e a marca entre eles. Qual o valor correspondente a essa marca? Lembre que a escala no linear. Para encontrarmos o valor que corresponde marca entre 10 e 100, devemos determinar o valor em dB. Como a escala em decibis linear, podemos fazer uma interpolao linear, isto , 100 corresponde a 40 dB; logo, 10 corresponde a 20 dB e a marca entre 20 e 40 dB, a 30 dB. O valor da relao entre VS e Ve pode, ento, ser determinado: 30 dB = 20 log( VS V ) log( S ) = 1, 5 Ve Ve

12 10

14 13

12 10

14 13

Output Short Circuit Current CommonMode Rejection Ratio Supply Voltage Rejection Ratio Transient Response Rise Time Overshoot Bandwidth (Note 6) Slew Rate

TA = 25C TAMIN TA TAMAX

10 10

25

35 40

25

25

mA mA

fcil determinar a marca entre 10 e 100 em uma calculadora cientfica. Faa a seguinte operao: digite 1,5 e clique em 10X; o valor resultante ser 31,6. Por tanto, a marca entre 10 e 100 vale 31,6.

TAMIN TA TAMAX RS 10 k,VCM = 12 V RS 50 k,VCM = 12 V TAMIN TA TAMAX , VS = 20 V to VS = 5 V RS 50 k RS 10 k,

80

95

70

90

70

90

dB dB

Vs/Ve 105 100

20.log(Vs/Ve) (dB)

86

96

77

96

77

96

dB dB

104

80

Curva em malha aberta Inclinao: -20dB/decada

TA = 25C, Unity Gain

0.25 6.0

0.8 20

0.3 5

0.3 5

ms %

103

60

102

40

TA = 25C

0.437

1.5

MHz

10

20

curva em malha fechada

TA = 25C, Unity Gain

0.3

0.7

0.5

0.5

V/ms

0 1 curva real 10 aproximao por trecho de retas 100 1k 10k 100k 1M

Ganho de tenso e largura de faixa


Esses dois parmetros esto interligados, como veremos a seguir. No caso ideal, o ganho de tenso e a largura de faixa so infinitos. Na prtica, o ganho varia com a frequncia e a temperatura. A figura 7.32 apresenta um exemplo de curva de resposta em frequncia de um amplificador operacional de ganho em malha aberta 100 000. Note que a escala de frequncia utilizada no grfico logartmica, possibilitando que sejam representados valores distantes, como 1 Hz e 1 MHz. O eixo vertical, em que est indicado o ganho, pode apresentar o valor em logaritmo ou em de cibis. Se o ganho dado pela relao entre a tenso de sada e a de entrada (VS/ VE), a escala logartmica, com valores de 1 a 100 000. Na escala em decibis, que linear, os limites so 0 dB e 100 dB. 194

Figura 7.32 Um parmetro que aparece como frequncia de ganho unitrio (fU) ou band width.
curva de resposta em frequncia em malha aberta e em malha fechada.

Slew rate
Slew rate (SR) a taxa de variao da tenso de sada de acordo com o tempo em resposta a um degrau de tenso na entrada. Para entender essa definio, observe a figura 7.33, em que um pulso aplicado na entrada de um seguidor de tenso. 195

ELETRNICA 2

CAPTULO 7

7.2.3 Erros de offset


Em razo dos descasamentos no primeiro estgio diferencial, quando as entra das so nulas, surge na sada uma tenso CC (positiva ou negativa). Em alguns circuitos, como amplificadores de udio, basta colocar um capacitor de acopla mento que esse problema eliminado. No entanto, quando se deseja amplificar pequenas tenses contnuas, como as obtidas em alguns sensores, importante efetuar o ajuste de offset. As principais causas dos erros de offset so apresentadas a seguir. Tenso de offset de entrada A tenso de offset de entrada (Vio) gerada no primeiro estgio do AO (figura 7.34). Ela pode ser calculada por Vio = VBE2 VBE1, em que VBE2 e VBE1 so os valores de tenso baseemissor dos transistores do primeiro par diferencial. No datasheet apresentado no quadro 7.2, podemos encontrar o valor de tenso offset de 2 mV. Figura 7.34 A taxa de variao ou slew rate da tenso na sada do AO determinada pela relao: SR = V 5 V = = 1 V/ms t 5 s
+ VCC + VCC

+ VCC 15 s

5 s

5V

5V +
- VCC

Vs
0

Ve

Figura 7.33
resposta de um seguidor de tenso a um pulso de entrada.
+

Vs = 0

Vs = 0

a) tenso de offset de sada decorrente da tenso de offset de entrada e b) anulao da tenso de offset de sada.

- VCC

Vio

- VCC

Isso significa que a tenso de sada no pode ser mais rpida que 1 V/s. Caso contrrio, a sada no responder, resultando em um sinal com distoro. A distoro decorrente do slew rate ser tanto maior quanto maior for a fre quncia e/ou a amplitude do sinal. Para que um sinal de sada senoidal no seja distorcido, necessrio que o AO tenha slew rate maior que 2 p f Vmx, em que f a frequncia do sinal e Vmx seu valor de pico. Exemplo Suponha um amplificador que amplifica um sinal de at 20 kHz. Determine a amplitude mxima do sinal de entrada para que o sinal de sada no tenha dis toro. Considere um AO com SR = 0,5 V/ms. Soluo: Para no haver distoro, SR > 2 p 20 103 Vmx ou Vmx < 0,5 105 = 4V . 2 p 20 103

(a)

(b)

Corrente de polarizao de entrada A corrente de polarizao de entrada (IP) definida como o valor mdio das duas correntes de entrada, ou seja:

IP =

IB1 + IB 2 2

Ela pode ampliar a tenso aplicada na entrada inversora, pois, ao passar pela re sistncia equivalente que existe nessa entrada, desenvolve uma tenso em relao entrada aterrada, ampliando a diferena de tenso. Para eliminar ou minimizar tal problema, colocada na outra entrada uma resistncia de valor igual ao da resistncia equivalente, cujo valor igual a R = R1//R2 (figura 7.35). Na prtica, a colocao da resistncia na entrada no inversora no elimina to talmente a tenso de offset na sada; a correo deve ser efetuada por meio de circuitos adequados. 197

196

ELETRNICA 2

CAPTULO 7

Figura 7.35
a) erro de offset causado pela corrente de polarizao de entrada em mV e b) correo do erro.
+15 V
R1 IB1 IB2 + -Vcc R2 +Vcc

Figura 7.36
Ve R2
DCV

+ -15 V R2

Vs

circuitos de ajuste da tenso de offset de sada.

+15 V 3k

Ve

R1 + 100

+15 V Vs -15 V -15 V +15 V 33 k 100 k V_ R1 - 100

100 k V+

(a)
R1 IB1 IB2 R2 +Vcc + -Vcc DCV

-15 V

100

(a)
+Vcc 3 + 741 2 4 5 -Vcc 7 6

(b)

Rp = R1//R2

(b)

10 k

Corrente de offset de entrada Definese a corrente de offset de entrada (Iio) como a diferena entre as duas cor rentes de entrada do AO. Segundo o datasheet da tabela 7.2, tipicamente o valor de 20 nA. A equao que determina esse valor : Iio = IB2 IB1. Correo da tenso de offset de sada Como as correntes de polarizao nas entradas no so iguais, a correo do erro de offset na sada feita aplicando uma pequena tenso CC em uma das entradas. A figura 7.36 mostra trs maneiras de fazer o ajuste; a da figura 7.36c s pode ser realizada se o AO tiver terminais para ajuste de offset. O circuito da figura 7.36a usado quando o sinal aplicado na entrada inverso ra. A tenso CC (V+) utilizada para efetuar o ajuste de offset na sada obtida do divisor de tenso constitudo pelos resistores de 100 k e 100 e pelo potenci metro de 33 k. A tenso CC pode variar entre +15 mV e 15 mV e aplicada na entrada no inversora. O circuito da figura 7.36b usado quando se aplica o sinal na entrada no inversora. Portanto, a tenso CC de correo aplicada na entrada inversora, podendo variar entre +15 mV e 15 mV. Se as duas entradas forem utilizadas para aplicar o sinal, necessrio que o AO tenha terminais adequados para fazer o ajuste de offset. Para o modelo LM741, o ajuste realizado com um milivoltmetro conectado na sada at obter Ve = 0, o que feito por meio do potencimetro. 198

(c)

Curva caracterstica de transferncia A curva de transferncia em malha aberta o grfico que relaciona a tenso de sada (VS) com a tenso diferencial de entrada (Vd = V+ V). A figura 7.37 ilus tra o grfico de um AO com ganho em malha aberta de 100 000.
+ VCC

Figura 7.37
Vs(V)

curva caracterstica de transferncia.

V+

Vd
-

V-

- VCC

Vs

10

-0,1 0,1
Vd(V+ - V-) (mV)

-10

199

ELETRNICA 2

CAPTULO 7

Razo de rejeio em modo comum (RRMC) Esse parmetro informa a medida da rejeio do sinal em modo comum, isto , quando as entradas apresentam valores idnticos.

Observe que a tenso de sada do circuito da figura 7.38a est relacionada com as tenses de entrada pela expresso: VS = ( Rf R R Ve1 + f Ve 2 + f Ve 3 ) R1 R2 R3

RRMC = 20.log

Ad VS V ; Ad = e AC = S AC V2 V1 VC

Quanto maior o valor da RRMC, melhor o ganho do AO. O valor ideal para esse parmetro tende a ser infinito.

Porm, se as resistncias de entrada forem todas iguais, como ilustrado na figura 7.38b, a expresso passa a ser:

7.2.4 Aplicaes lineares


Os circuitos aqui apresentados so baseados nos estudados na seo Amplifica dores bsicos.

VS =

Rf ( Ve1 + Ve 2 + Ve3 ) R

Note que, nesse caso, a tenso de sada passa a ser proporcional soma das ten ses de entrada. Agora, se todas as resistncias forem iguais, como apresentado na figura 7.38c, a expresso da sada :
VS = ( Ve1 + Ve 2 + Ve 3 )

Amplificador somador inversor


Esse circuito utilizado para somar algebricamente as tenses. Entre suas apli caes esto a converso de analgico para digital e viceversa, a construo de misturadores de sinais (mixers) e sistemas de controle PID (proporcional, integral e derivativo). Derivado do amplificador inversor, ele tem mais de uma entrada. O nmero de entradas limitado mxima corrente de sada. A figura 7.38 mostra um amplificador inversor com trs entradas. Figura 7.38
amplificador somador inversor: a) todas as resistncias diferentes, b) resistncias de entrada iguais e c) todas as resistncias iguais.
Rf R1
Ve1 Ve2 Ve3 +V
CC

Nesse caso, a sada ser igual soma das tenses de entrada, ou seja, invertida. O nome operacional vem de certas aplicaes como essa, que efetua aplicaes matemticas. Exemplos 1. Determine a tenso de sada (VS) do circuito da figura 7.39.

Rf R
Ve1 + VCC

R2 R3

+ - VCC

R
Ve2 Ve3

Vs

+ - VCC

Vs

Figura 7.39
If

1k
+ VCC -

(a) R R
Ve1 Ve2 Ve3 + VCC

(b)

I1

1k I2

5V 5V

2k I3 4k

+ - VCC Vs

R R

+ - VCC

Vs

5V

(c)

200

201

ELETRNICA 2

CAPTULO 7

Soluo: Consideremos primeiramente a soluo direta que usa a expresso: VS = ( Rf R R Ve1 + f Ve 2 + f Ve 3 ) R1 R2 R3

Com os valores obtidos da tenso de acordo com o tempo, possvel representar graficamente essa funo. Outra maneira de representar seria somando ponto a ponto, o que, na prtica, impossvel, pois existem infinitos pontos (basta con siderar alguns deles). Os grficos das entradas esto representados na figura 7.41. Figura 7.41
5 4 3 2 1 0 2 1

em que Rf = 1 k, R1=1k,R2=2k,R3=4ke Ve1 = Ve2 = Ve3 = 5 V. Ento: VS = ( 1k 1k 1k .5 + .5 + .5) = 8, 75 V 1k 2k 4k


Ve2(V) Ve1(V)

Por anlise de circuito: I1 = 5V 5V 5V = 5 mA , I2 = = 2, 5 mA e I3 = = 1, 25 mA 1k 2k 4k

0 -1 -2 0

A corrente no resistor de realimentao If = 5 + 2,5 + 1,25 = 8,75 mA e, portanto, a tenso em Rf vale VRf=1k8,75mA=8,75V; a tenso de sada est relacionada com a tenso em Rf por VS = VRf, VS = 8,75 V. 2. Desenhe as formas de onda nas entradas (Ve1, Ve2) e na sada (VS) do circuito da figura 7.40. Figura 7.40
1k 1k + VCC Vs

Vs(V)

-2 -4 -6

t1

t2

t3

t4

Amplificador somador no inversor


Uma alternativa ao circuito inversor o da figura 7.42, que derivado do ampli ficador no inversor. Para simplificar a anlise desse circuito, vamos considerar somente o caso em que as resistncias de entrada so iguais e a de realimentao regulvel, possibilitando um valor de sada igual soma das entradas.
R

Figura 7.42
amplificador somador no inversor: a) circuito genrico e b) circuito para trs entradas (n = 3).

Ve1
4V

1k

Ve2
2.sen(w.t)(V)

+ - VCC

(N-1).R
+ VCC R 2.R
+VCC -

Soluo: Observe que uma das entradas alternada (senoidal) e a outra contnua, porm isso no atrapalha o funcionamento, pois o circuito soma instantaneamente uma entrada com a outra e depois inverte o resultado (todas as resistncias so iguais). A representao matemtica pode ser expressa por: VS = Ve1 + Ve2=4+2sent 202

Ve1 Ve2 VeN

- VCC

Vs
Ve1 Ve2

R R

+ -VCC

Vs

R Ve3

(a)

(b)

203

ELETRNICA 2

CAPTULO 7

Para o circuito da figura 7.42, a tenso de sada em relao s entradas dada por: VS = Ve1 + Ve2 + Ve3 Nesse caso, a resistncia de realimentao vale 2R e todas as outras, R. Exemplo Determine a tenso na sada do circuito da figura 7.43. Figura 7.43
1k 1k

O valor da tenso na entrada no inversora decorrente apenas de Ve1 vale: V+ Ve1 = 1k 2 V = 1V 1k + 1k

O valor da tenso na entrada no inversora decorrente apenas de Ve2 vale: V+ Ve 2 = 1k 1 V = 0, 5 V 1k + 1k

Portanto, a tenso na entrada no inversora de 1,5 V e, como o ganho do am plificador no inversor vale 2, a tenso de sada de 3 V, mesmo valor obtido usando a expresso.
Vs

1k Ve1 2V 1k Ve2 1V +

Amplificador diferencial
uma combinao dos circuitos inversor e no inversor, muito usado em ins trumentos de medida de grandezas fsicas (temperatura, presso, deslocamento etc.). A figura 7.45 ilustra um circuito bsico.
R1 R2 +VCC R1 + -VCC Ve2 R2
Vs

Figura 7.45
amplificador diferencial.

Ve1

Soluo: Podemos usar a expresso da sada em relao s entradas, isto : VS = Ve1 + Ve2 = 2 + 1 = 3 V Outra maneira de resolver por anlise de circuito. Para isso, vamos aplicar o Teorema da Superposio. Primeiro, determinamos a tenso na entrada no in versora aplicada por Ve1 (figura 7.44a). Com isso, o circuito resultante passa a ser o ilustrado na figura 7.44b. Figura 7.44
1k 1k +VCC 1k Ve1 2V V+(Ve1) 1k + -VCC Ve2 1V V+(Ve2) 1k 1k + -VCC 1k 1k +VCC

A expresso da tenso de sada em relao s entradas : VS = R2 ( Ve 2 Ve1 ) R1


R2 o ganho diferencial de tenso (Ad). R1

em que

No entanto, se R2 = R1, a expresso passa a ser:


(b)

(a)

VS = Ve 2 Ve1

ou seja, o circuito realiza a diferena entre as duas tenses de entrada. 204 205

ELETRNICA 2

CAPTULO 7

Em qualquer um dos casos, se Ve1 = Ve2 (modo comum), a tenso na sada valer zero (VS = 0). Na prtica, existir uma pequena tenso na sada em decorrncia dos erros de offset e do descasamento entre os dois resistores R2 (que deveriam ser iguais) e os dois resistores R1. Uma forma de minimizar os erros de offset utilizar resistores com tolerncia perto de 1%. Outro problema consiste na baixa resistncia de entrada determinada por R1 e R2. Se, por exemplo, uma fonte de sinais (Ve1 e Ve2) apresenta determinado valor de resistncia interna, ao ser conectada em um circuito, esse valor passa a ser somado s resistncias que esto em srie com a fonte. Uma possvel soluo colocar em cada entrada um circuito buffer, que, por causa de sua altssima resistncia de entrada, isola a fonte de sinal do amplificador (figura 7.46). Figura 7.46
amplificador diferencial com circuito offset em cada entrada.
Buffer isolador

Soluo: O ganho diferencial vale: Ad = 10 k = 10 1k

e o sinal diferena: Vd = 1,5 1 = 0,5 V Portanto, a tenso de sada pode ser calculada por: VS = 10 0, 5 V = 5 V

+ Ve1

Buffer isolador

b)
R1 R2

Figura 7.48
Vs

+ Ve2 R1

Fonte de sinal com resistncia interna de 50 Fonte de sinal com resistncia interna de 100 50 Ve1 1V 1k 10 k +VCC 100 Ve2 1,5 V 1k + - VCC 10 k Vs

R2

Exemplos 1. Determine a tenso de sada em cada um dos circuitos das figuras a seguir. a) Figura 7.47
1k Ve1 1V 1k Ve2 1,5 V 10 k +VCC + -VCC 10 k Vs

Soluo: O amplificador diferencial o mesmo do exerccio anterior, porm nessa con figurao as fontes de sinais possuem resistncia interna que deve ser somada s resistncias em srie de 1 k, modificando o ganho. Por anlise de circuito, obtemos a tenso de sada: 4,7 V. 207

206

ELETRNICA 2

CAPTULO 7

c) Figura 7.49

em um mesmo encapsulamento, exceto o resistor RG, que posicionado exter namente, permitindo o ajuste do ganho. Figura 7.50
50 Ve1 1V + Vcc
3

R +Vcc 10 k + Vs Ve1 RG - Vcc R +Vcc + Ve2 - Vcc VREF 10 k 10 k + 10 k - Vcc VS + Vcc

amplificador de instrumentao.

AO1 +
1

1k +Vcc AO2 +
2

10 k + Vcc 1k AO3 + - Vcc 10 k

- Vcc

100 Ve2 1,5 V

- Vcc

Soluo: Nessa configurao, entre cada fonte de sinal e entrada do amplificador diferen cial foi inserido um buffer, porm, por causa da altssima resistncia de entrada, as tenses de entrada nos pontos indicados passam a valer: ponto 1: 1 V; ponto 2: 1,5 V; ponto 3: 1 V; ponto 4: 1,5 V. Portanto, independentemente das resistncias internas das fontes, o valor da ten so sempre aparece nas entradas do diferencial (pontos 3 e 4). Assim, o valor na sada : VS = 10 k (1, 5 1) = 5 V 1k Para o circuito da figura 7.50, considere VREF = 0. Nessa condio, a tenso de sada em relao s entradas dada por: VS = (1 + 2R ) ( Ve 2 Ve1 ) RG 2R o ganho diferencial (Ad). RG

em que 1 +

Se VREF for diferente de zero, esse valor ser adicionado a VS. Um exemplo de amplificador de instrumentao o AD620, da Analog Devi ces. Esse modelo permite variar o ganho com um resistor externo. A figura 7.51 mostra o encapsulamento. Figura 7.51
amplificador de instrumentao ad620, da analog devices.

Amplificador de instrumentao
um amplificador diferencial utilizado em circuitos de instrumentos de me didas de grandezas fsicas (temperatura, massa, deslocamento, fora etc.) e tambm em instrumentao mdica (por exemplo, aparelhos de presso ar terial e ECG). O circuito da figura 7.45 (visto anteriormente) pode ser considerado um am plificador de instrumentao por causa de sua altssima resistncia de entra da, porm, quando h necessidade de mudar seu ganho, as duas resistncias devem ser alteradas ao mesmo tempo, o que torna sua operao um tanto complicada. O circuito da figura 7.50 mais prtico, pois nesse caso utilizase um nico re sistor para mudar o ganho (RG). Alm disso, seus componentes esto integrados 208

RG -IN +IN -VS

1 2 3 4

RG +VS OUTPUT REF

+ AD620
TOP VIEW

7 6 5

209

ELETRNICA 2

CAPTULO 7

IN (2) e +IN (3): terminais de entrada em que se aplicam os sinais externos. VS (4) e +VS (7): terminais de alimentao simtrica. REF (5): terminal de entrada em que se aplica uma tenso para adicionar a VS; se esse terminal estiver aterrado (caso mais comum), a sada ser dada pela ex presso: VS = (1 + 49, 4 k ) ( Ve 2 Ve1 ) RG

Soluo: No circuito, Ve1 = 6 V e Ve2 = O ganho do circuito vale: G = 1+ 22k =4 1k R 12 . R+5k

OUTPUT (6): terminal de sada. RG (1 e 8): entre esses terminais, deve ser colocado o resistor RG, que permitir determinar o ganho, calculador por: G = 1+ 49, 4 k 49, 4 k ou RG = RG G 1

Como o ganho do estgio de sada 1, a tenso de sada pode ser calculada por:
VS = 4 ( Ve 2 Ve1 ) = 4 ( R 12 6) R+5

A tabela 7.3 mostra a resistncia de acordo com a temperatura, a tenso em R e a tenso de sada. T (C)
0 10 20 30 40 50

Exemplos 1. Considere no circuito da figura 7.52 um voltmetro analgico (V) de 10 V de fim de escala e uma resistncia (R) que varia com a temperatura conforme a equao R = 5 000 + 100 T, em que T a temperatura em graus Celsius e R a resistncia em ohms. Com base nessas informaes, construa uma escala de temperatura que varie de 0 C at o valor mximo que pode ser medido, com intervalos de 10 C.

R ()
5 000 6 000 7 000 8 000 9 000 10 000

Ve2 (V)
6,0 6,5 7,0 7,4 7,7 8,0

VS (V)
0 2,7 5 6,9 8,5 10

Tabela 7.3

Figura 7.52

2k 5k Ve2 5k 12 V Ve1 1k 5k + - Vcc 2k + Vcc + -Vcc Ve2 10 k 10 k 10 k + -Vcc 0 0 2 10 4 20 6 30 8 40 50 oC 10 V + Vcc Ve1 10 k +Vcc VS

Com base nos dados da tabela, possvel elaborar uma escala que relaciona tenso com temperatura, assim como inferir outros valores intermedirios de temperatura (5, 15, 25, 35 e 45 C).

210

211

ELETRNICA 2

CAPTULO 7

2. Qual a expresso da tenso na sada do circuito da figura 7.53 em relao s entradas VS = f (V1, V2, V3)? Figura 7.53
2R R + - Vcc Vy R +Vcc
A

principal diferena a necessidade de polarizar a sada em metade do valor de VCC. Para isso, recomendase o uso do divisor de tenso constitudo pelas duas resistncias R. Figura 7.54

R 2R R R Vz 2R + -Vcc
Ve

amplificador inversor com fonte nica.


R2

Vx

R +

+Vcc

+Vcc

VS

1
C1 R1 R +Vcc + RL

2
C2

- Vcc

Soluo: Para encontrarmos essa expresso, devemos iniciar a anlise pela entrada que estiver mais afastada da sada e ir avanando para as sadas que estiverem mais prximas. Por exemplo, iniciamos com a entrada V X e a sada no ponto A. O ganho entre o ponto A e V X 2, logo: VA = 2 VX, que uma das entradas do circuito somador; a outra V Y. A sada desse somador inversor dada por: VB = [V Y + (2 VX)] = V Y 2 VX A tenso de sada VS est relacionada com as entradas por: VS = 4 ( VZ VB ) = 4 [ VZ ( VY 2 VX )] = 4 VZ + 4 VY + 8 VX

Observe que os capacitores devem se comportar como curtocircuito na menor frequncia de operao e ser dimensionados de acordo com a resistncia que esto enxergando em srie. As expresses que apresentam esses valores so: C1 1 1 e C2 em que fCi a frequncia de corte 2 fci R1 2 fCi RL

inferior do circuito. Figura 7.55


amplificador inversor com fonte nica em condies quiescentes (Ve = 0).
R2

Amplificadores com fonte nica


1 2
C1 R1 R Vcc

O amplificador operacional pode operar com uma nica fonte, em geral a positi va. No entanto, existem aplicaes em que o AO no tem a entrada para a fonte negativa. A seguir, veremos como deve ser usado o AO polarizado com fonte simples em aplicaes como amplificador inversor e no inversor. Tais aplica es so similares ao uso do transistor em classe A, implicando que a sada seja polarizada com metade de VCC, o que otimiza a mxima sada de pico a pico. Amplificador inversor com fonte nica O circuito muito semelhante ao circuito com fonte simtrica, pois o ganho tambm especificado pela relao entre as resistncias R1 e R2 (figura 7.54). A 212

+Vcc

4
C2

RL

213

ELETRNICA 2

CAPTULO 7

Em condies quiescentes (Ve = 0), as tenses, contnuas, nos pontos indicados na figura 7.55 sero: Ponto 3: por causa do divisor de tenso e do valor da resistncia de entrada do AO ser muito alta, V3 = V+ =

Observando as formas de onda da figura 7.56, conclumos que: O circuito defasa de 180 os sinais de entrada e sada. A amplitude de pico a pico do sinal na sada do AO de 4 Vpp, portanto 10 vezes maior que a de entrada. Na sada do AO a tenso varia ao redor de metade de VCC, isto , 6 V. Na carga o valor da tenso de 4 Vpp, mas variando ao redor de zero, ou seja, o capacitor retira o nvel CC de 6 V. Amplificador no inversor com fonte nica O circuito de um amplificador no inversor com fonte nica est indicado na fi gura 7.57. Note que so necessrios trs capacitores para que a polarizao ocorra em metade de VCC. Figura 7.57
amplificador no inversor com fonte nica.

VCC 2 VCC 2

Ponto 2: pelo fato de as entradas estarem no mesmo potencial, V2 = V = V+ =

Ponto 4: como a corrente que circula em R2 nula, seus terminais esto no mesmo potencial; portanto, a tenso no ponto 4 igual a V2 e metade do valor de VCC. Ponto 5: nesse ponto a tenso vale zero, pois o capacitor C2 isola a carga da sada do AO. Quando um sinal aplicado, as tenses variam prximas a valores quies centes. Vamos considerar um circuito em que a alimentao seja de 12 V, R1=1k e R 2 = RL=10k. Alm disso, a tenso de entrada senoidal de 0,4 V de pico a pico com frequncia suficiente para fazer os capacitores se comportarem como se estivessem em curtocircuito. A figura 7.56 mostra as formas de onda de entrada, sada e carga do AO em um circuito com essas caractersticas. Figura 7.56
Formas de onda de entrada, sada e carga do ao. Ve(mV)
200 100 0 -100 -200

Vcc C1

2
+Vcc + -

4
C3

1
Ve

3
R1 C2

RL R2

8 6

V2 (V)

4 2 0

A figura 7.58 mostra o circuito em repouso (condies quiescentes), isto , Ve = 0. A tenso em cada um dos pontos indicados vale: Ponto 1: zero por imposio (condies quiescentes). Ponto 2: metade de VCC, por causa do divisor de tenso com resistncias de valores iguais. Ponto 3: metade de VCC, pois as entradas do AO apresentam mesmo poten cial (ligadas virtualmente). Ponto 4: metade de VCC, pois no circula corrente nos resistores R2 e R1, uma vez que o capacitor C2 est aberto. Ponto 5: zero, pois nesse ponto h ausncia de sinal. 215

2 1

V3(V)

0 -1 -2

214

ELETRNICA 2

CAPTULO 7

Figura 7.58
amplificador no inversor com fonte nica em condies quiescentes (Ve = 0).

Observando as formas de onda da figura 7.59, conclumos que: As tenses de entrada e sada esto em fase. A amplitude de pico a pico do sinal na sada do AO de 4 Vpp, portanto 10 vezes maior que a de entrada. Na sada do AO a tenso varia ao redor de metade de VCC, isto , 6 V. Na carga o valor da tenso de 4 Vpp, porm variando ao redor de zero, ou seja, o capacitor retira o nvel CC de 6 V.

Vcc C1

2
+Vcc +

4
C3

3
R1 C2

Integrador
R2 RL

O circuito conhecido por integrador capaz de efetuar a integrao de um sinal. O operador matemtico usado para calcular a rea abaixo de uma funo entre dois intervalos chamase integral. Esse circuito utilizado em sistemas de controle PID (proporcional, integral e derivativo) para modificar a forma de onda por exemplo, para transformar uma onda quadrada em triangular. A figura 7. 60a mostra o circuito bsico e a figura 7.60b, o circuito prtico. Figura 7.60
C Rp C R Ve + -Vcc +Vcc R Ve + -Vcc +Vcc

Vamos considerar agora um circuito em que a alimentao seja de 12 V, R1 = 1 k e R2 = RL = 9 k. Alm disso, a tenso de entrada senoidal de 0,4 V de pico a pico com frequncia suficiente para fazer os capacitores se comportarem como se estivessem em curtocircuito. A figura 7.59 mostra as formas de onda de entrada, sada e carga do AO em um circuito com essas caractersticas. Figura 7.59
Formas de onda de entrada, sada e carga do ao. Ve(V)
200 100 0 -100 -200

integrador: (a) circuito bsico e (b) circuito prtico.

Vs

Vs

(a)

(b)

A expresso matemtica da sada em relao entrada :


VS = 1 Ve dt RC

V4 (V)

6 4 2 0

em que o smbolo do operador matemtico integral. Em matemtica, empregase a integral para calcular a rea abaixo de uma fun o. Veja, na figura 7.61, o grfico da funo y = x2 e considere dois valores de x, x1 = 2 e x2 = 4, para os quais y vale respectivamente y1 = 4 e y2 = 16. Como calcular a rea hachurada? Uma vez que essa rea no representa nenhu ma forma conhecida (tringulo, quadrado, crculo etc.), a soluo somente pode ser encontrada usando o operador integral. 217

V5(V)

1 0 -1 -2

216

ELETRNICA 2

CAPTULO 7

Figura 7.61
uso do operador integral para clculo de rea.
y 16

A frequncia de corte do circuito vale: fC = 1 1 = = 156 Hz 2 RP C 2 10 103 0,1 106 Figura 7.62
4 2 4 x
Rp 10 k C 0.1

circuito integrador.

F
+Vcc

R 1k

Voc lembra por que o dispositivo se chama amplificador operacional? Porque ele realiza inmeras operaes, entre elas a integrao. Vamos conhecer outras caractersticas desse circuito. O circuito da figura 7.60a no usado por causa das limitaes do AO, porque entra em saturao facilmente. Podemos observar que o capacitor um circuito aberto em CC e, nessas condies, o ganho muito elevado. Dessa maneira, qualquer tenso CC, por menor que seja, leva o AO a saturar. Entretanto, na prtica, para o circuito da figura 7.60b, colocamos um resistor em paralelo ao capacitor, o que resulta em uma realimentao em CC, limitando o ganho a:

+ Ve -Vcc

Vs

Soluo: O ganho em CC vale 10 (20 dB). Se a frequncia aumenta, o ganho diminui, por causa da reduo da reatncia do capacitor. Por exemplo, na frequncia de corte, de 17 dB, ou seja, 3 dB abaixo do ganho no patamar. A figura 7.63 apresenta a curva de resposta em frequncia do ganho do circuito.

RP R

Figura 7.63
curva de resposta em frequncia do ganho do circuito da figura 7.62.

Em consequncia, o circuito que efetuava a integrao para qualquer frequncia do sinal de entrada agora realiza para determinadas frequncias. O circuito se comporta como integrador, porm somente para frequncias maiores que a fre quncia de corte (fC), que dada por:
1 fC = 2 RP C

30.000

20.000

17 Ganho( dB)
10.000

Reforando o que foi dito, o circuito somente se comportar como integrador para frequncias muito maiores que a frequncia de corte e como amplificador inversor para frequncias muito menores. Observe que o circuito pode se comportar como um filtro passabaixa, j que, acima da frequncia de corte, o sinal atenuado. Exemplo Considere o circuito integrador da figura 7.62. Qual a forma de onda da sada se a entrada for uma onda quadrada? 218

-20dB/decada
0.000

-10.000

-20.000

-30.000

10

100

156

1k

10k

100k

f(Hz )

219

ELETRNICA 2

CAPTULO 7

Observe que o grfico mostra a variao da amplitude quando a frequncia aumenta. A taxa de atenuao de 20 dB/decada. Esse valor maior que a frequncia de corte, pois o ganho diminui 10 vezes em razo de a frequncia aumentar 10 vezes. O que acontece com a forma de onda da tenso na sada (VS) se a entrada for uma onda quadrada? A resposta vai depender da frequncia de operao. Se a frequncia da onda quadrada for bem menor que 10 Hz, a sada ser como indicado na figura 7.64. Figura 7.64
resposta a uma onda quadrada de frequncia 10 Hz e amplitude 1 VP. Ve (V)

Figura 7.65
1.5 1.0 0.5 0.0 -0.5 -1.0 -1.5

resposta a uma onda quadrada de frequncia 2 kHz e amplitude 1 VP.

0.25

0.50

0.75

2.0 1.0

1.500 1.000 0.500

Vs(V)
t(ms)

0.0 -1.0 -2.0

0.25

0.50

0.75

Ve(V)

0.000 -0.500 -1.000 -1.500 0.000 50.000 100.000

150.000

12.000 8.000 4.000

Figura 7.66
t(ms)
2

Vs(V)

0.000 -4.000 -8.000 12.000 0.000 50.000 100.000

circuito integrador como filtro passa-baixa: a) entrada e b) sada.

150.000

Ve (V)

Note que a sada uma onda quadrada (com uma pequena distoro) invertida e amplificada 10 vezes. O que acontece se a frequncia for muito maior que a de corte? O circuito se comportar como integrador e a forma de onda da sada ser semelhante da figura 7.65. A sada ser uma onda triangular e invertida, reforando o conceito de integral. Outra anlise possvel imaginarmos o circuito como um filtro passabaixa. Considere que a entrada obtida somando uma tenso senoidal de 50 Hz e 1 V de pico a uma tenso senoidal de 2 kHz e 0,2 V de pico que funciona como rudo indesejvel. A figura 7.66a mostra o sinal de entrada e a figura 7.66b, a sada aps a filtragem. 220

-2

(a)
12

Vs(V)

12

(b)

221

ELETRNICA 2

CAPTULO 7

Diferenciador
R

Figura 7.68
R +Vcc Vs Ve + -Vcc
(b)

O diferenciador oposto ao integrador, ou seja, apresenta na sada uma tenso proporcional derivada da tenso de entrada. Esse circuito usado em sistemas de controle, na gerao de pulsos e como filtro. A derivada tambm um operador matemtico, igual inclinao ou tangente em determinado ponto de um grfico. O grfico da figura 7.67a representa a funo y = 5x e o da figura 7.67b, a funo y = x 2. A derivada da funo para x = 2 uma tangente. Figura 7.67
conceito de derivada.
y y
Ve

C +

+Vcc

diferenciador: a) circuito bsico e b) circuito prtico.

Rs

-Vcc
(a)

Vs

Na prtica, no se usa o circuito da figura 7.68a, pois o capacitor (C) instalado na entrada suscetvel a rudo ( XC =
A 2 4 x

10 4 A 2 5 x

16

1 ), 2f C

ocasionando alta frequncia, o que levaria a sada saturao. Utilizase, ento, o circuito da figura 7.68b. O resistor (R) limita o ganho em frequncias altas, mas o circuito s opera como diferenciador para frequncias muito maiores que a frequncia de corte, definida por:
fC = 1 2 RS C

a)

b)

Nos dois grficos, a derivada (inclinao) no ponto A numericamente igual tangente passando pelo ponto A. Est claro que a derivada constante no caso da figura 7.67a e depende do ponto escolhido no caso da 7.67b. No circuito da figura 7.68a, a tenso de sada ser proporcional derivada da tenso de entrada, podendo ser representada por: dV VS = R C e dt em que d significa variao muito pequena (infinitesimal). Por vezes isso vem escrito da seguinte forma: Ve VS = R C t em que (delta) representa variao finita. Portanto, 222

Para frequncias maiores que a frequncia de corte, o circuito se comportar como amplificador inversor de ganho:
R RS

Exemplo Considere o circuito da figura 7.69. Qual a forma de onda da tenso na sada se o sinal de entrada for uma onda triangular? E se for uma onda quadrada?
R 10 k Rs C 1 k 0.01uF Ve + -Vcc Vs + Vcc

Figura 7.69
circuito diferenciador.

Ve a variao da tenso de entrada de acordo com o tempo. t


223

ELETRNICA 2

CAPTULO 7

Soluo: A forma de onda da sada depende da frequncia do sinal em relao frequncia de corte, que, nesse caso, vale: fC = 1 = 16 000 Hz 2 10 0, 01 106
3

O diferenciador pode se comportar como filtro passaalta, conforme ilustra a figura 7.72, em que a frequncia de corte vale 16 kHz.
30

17
Ganho( dB)

20

10

Se o sinal de entrada for uma onda triangular de frequncia bem menor que a de corte, o circuito ser diferenciador e a onda de sada ser quadrada, pois a derivada de uma rampa uma constante. A figura 7.70 apresenta as formas de onda de entrada e sada nessas condies. Figura 7.70
resposta de um diferenciador a uma entrada triangular.
1.5

-10

-20

-30

Ve(V)

0.0 -1.5

-40

100

1k

10k

f(Hz )

16

70k

2.0

Filtros ativos
Filtros so circuitos que deixam passar sinais de determinadas frequncias, atenu ando as outras e de acordo com essas caractersticas. Existem os seguintes filtros: Filtro passaalta (FPA). Filtro passabaixa (FPB). Filtro passafaixa (FPF). Filtro rejeitafaixa (FRF). Os filtros podem ser construdos apenas com elementos passivos (resistores, ca pacitores e indutores) ou com elementos passivos e ativos, como os com amplifi cador operacional, que permitem obter uma sada amplificada e com muito mais seletividade. Outra vantagem dos filtros com AO em relao aos filtros passivos a resistncia de entrada muito elevada e a resistncia de sada muito baixa, o que possibilita ligar o filtro a uma carga sem modificar a frequncia de corte. Em razo da grande diversidade de circuitos, consideraremos aqui somente o filtro passabaixa e o filtro passaalta, de primeira e de segunda ordens. Os filtros de primeira ordem tm atenuao de 20 dB/decada e os de segunda ordem, de 40 dB/decada. Filtro passa-baixa de primeira ordem A figura 7.73 mostra o circuito e a curva de resposta em frequncia de um FPB de primeira ordem. A frequncia de corte dada por:
fC = 1 2 R C

Figura 7.72
curva de resposta em frequncia do circuito da figura 7.69.

Vs(V)

0.0 2.0

Outra aplicao do diferenciador obter pulsos a partir de uma onda quadrada (figura 7.71). Figura 7.71
resposta de um diferenciador a uma entrada quadrada.
Ve(V)
1.5 1.0 0.5 0.0 -0.5 -1.0 -1.5

10 5

Vs(V)

0 -5 -10

224

225

ELETRNICA 2

CAPTULO 7

Acima da frequncia de corte, o ganho atenuado de 20 dB/decada. (a)


R 1k + Ve C 0.01uF -Vcc Vs + Vcc

O mdulo do ganho calculado por: Ganho = A Vf f 1+ fC


2

e, em decibis: Ganho = 20 log A Vf 2 1+ f f C

R1 1k

R2 9k

Para o circuito da figura 7.73a, a expresso do mdulo do ganho em relao frequncia : Ganho = 10 f 1+ 1600
2

(b)
curva real
30

aproximao por trechos de retas

17
Ganho (dB)

20

Se f = 1 600 Hz, o ganho vale: Ganho = 10 1600 1+ 1600


2

10

-20dB/decada
0

10 1 + (1)2

= 7, 07

-10

e, em decibis:
10 100 1k

-20

1,6

10k

60k

Ganho = 20 log 7, 07 = 17 dB Filtro passa-alta de primeira ordem

f(Hz )

Figura 7.73
Filtro passa-baixa de primeira ordem: (a) circuito e (b) curva de resposta.

A expresso da tenso de sada (VS) em relao entrada (Ve) dada por:


Ganho = VS = Ve A Vf 1 + j(

Essa configurao obtida invertendo as posies de R e C, como no circuito da figura 7.74a. Para obter a frequncia de corte, utilizase a expresso vista anteriormente: fC = 1 2 R C

f ) fC

O ganho um nmero complexo, ou seja, tem mdulo e fase. Nesse caso, AVf o ganho de malha fechada determinado pelos resistores R1 e R2 por exemplo, AVf = 10 ou 20 dB e fC a frequncia de corte, dada por: 1 1 fC = = = 1600 Hz 3 2 R C 2 10 0,1 106 226

Nesse caso, o mdulo do ganho vale: Ganho = A Vf f 1+ C f


2

A Vf e Ganho = 20 log 2 1 + fC f 227

ELETRNICA 2

CAPTULO 7

Figura 7.74
Filtro passa-alta de primeira ordem: a) circuito e b) curva de resposta.

C 0.1u + Ve R 1k

+Vcc Vs -Vcc

Esse valor equivalente ao obtido no grfico da figura 7.74b. Para finalizar, o valor de tenso : VS = 0,31 Ve = 0,31 5 = 1,55 VP Filtro passa-baixa de segunda ordem O filtro passabaixa de segunda ordem (figura 7.75) usa dois capacitores e dois resistores para impor a frequncia de corte. Para obter uma resposta mais pla na possvel, o ganho de malha fechada do amplificador no inversor deve ser aproximadamente 1,58. Portanto, a relao entre os resistores : R2 = 0,58 R1. Assim, a frequncia de corte determinada por: fC = 1 2 R C Figura 7.75
Filtro passa-baixa de segunda ordem: a) circuito e b) curva de resposta.

R1 1k

R2 9k

(a)
Ganho (dB)
30

curva real

aproximao por trechos de retas

17

20

-20dB/decada

10

Por exemplo, se R1 = 1 k, R2 = 0,58 k e C =0,1F, a frequncia de corte ser: fC = 1 1600 Hz 2 10 0,1 106
3

-10

-20

-30

10

100

f(Hz)

1k

1,6

10k

(b)

C 0,1 F R 1k R 1k

+Vcc + C
0,1 F

Vs R2 0.58 k R1 1k

Exemplo Considere que no circuito da figura 7.74a a entrada senoidal, de frequncia 50Hz e amplitude 5 VP. Qual a amplitude da tenso na sada? Soluo: Para calcularmos a amplitude da sada, precisamos determinar o ganho nessa frequncia. Podemos, ento, utilizar a expresso do mdulo do ganho. fC = 1 = 1600 Hz 2 10 0,1 106
3

+ -

Ve

-Vcc

(a)

Ganho(dB) 20 10 4 1 0 -10 -20 -30

curva real

aproximao por trechos de retas

-40dB/dcada

Para f = 50 Hz: Ganho = 10 1600 1+ 50


2

10 1 + 1024

= 0, 31

-40 -50

10

100

f(Hz)

1k

1,6k

10k

e, em decibis: |Ganho| = 20 log0,31 = 10,1 dB 228

(b)

229

ELETRNICA 2

CAPTULO 7

Filtro passa-alta de segunda ordem O filtro passaalta de segunda ordem obtido invertendo as posies de R e C no filtro passabaixa de segunda ordem da figura 7.75a. A relao entre os resistores a mesma, ou seja, R2 = 0,58 R1, e a frequncia de corte tambm calculada por:

7.2.5 Aplicaes no lineares


As aplicaes no lineares ocorrem pelo fato de o AO ter ganho muito elevado e, consequentemente, qualquer diferena de tenso aplicada nos terminais de entrada suficiente para levar a sada a saturar.

Figura 7.76
Filtro passa-alta de segunda ordem: a) circuito e b) curva de resposta.

Comparador de zero no inversor


fC = 1 2 R C
No circuito comparador de zero no inversor (figura 7.77a), a tenso aplicada na entrada inversora, que simultaneamente comparada com 0 V. A figura 7.77b mostra a curva de transferncia para valores de tenso de entrada maiores ou menores que 0 V. Observe que a sada satura positivamente se Ve > 0 e negati vamente se Ve < 0. Figura 7.77
C 0,1 F C 0,1 F + _ Ve R 1k -Vcc +Vcc Vs R2 0.58 k R1 1k
(a)
+ -

R 1k

+Vcc Vs -Vcc

Vs +Vsat

comparador de zero no inversor: a) circuito e b) curva de transferncia.

Ve

Ve -Vsat
(b)

(a)
Ganho (dB) 20 10 4 1 0 -10 -20 -30 -40 -50 -60 -70 -80 10 100 f(Hz) 1k 1,6k 10k -40dB/decada curva real aproximao por trechos de retas

Outra caracterstica desse circuito a forma de onda na sada: se a entrada for senoidal, a sada ser uma onda quadrada em fase com a senoidal e de mesma frequncia (figura 7.78). Figura 7.78
1.0 0.5

Formas de onda: a) entrada e b) sada.

Ve(V) 0.0
-0.5 -1.0
(a)

(b)

Observe no grfico da figura 7.76a a atenuao de 40 dB/decada abaixo da fre quncia de corte. Isso significa que, se a frequncia diminuir 10 vezes, o ganho ser atenuado em 100 vezes. Por exemplo, se o sinal de entrada for senoidal e de frequncia 700 Hz, o ganho valer 10 dB ou 0,31. Se a frequncia diminuir para 70 Hz, o ganho ser de 50 dB ou 0,0031. Todos esses valores de ganho foram obtidos da curva de resposta em frequncia. 230

+Vsat 15 10 5 Vs(V) 0 -5 -Vsat 10 15

(b)

231

ELETRNICA 2

CAPTULO 7

Comparador de zero inversor


No circuito comparador de zero inversor (7.79a), a tenso deve ser aplicada na entrada inversora, e a entrada no inversora, conectada ao terra. A figura 7.79b apresenta a curva de transferncia (VS Ve). Note que a sada satura negativa mente se Ve > 0 e positivamente se Ve < 0. Figura 7.79
comparador de zero inversor: a) circuito e b) curva de transferncia.
Ve + -Vcc
(a)

Comparador de zero inversor com histerese Os dois circuitos comparadores apresentados, por causa dos altssimos ganhos, so suscetveis a rudos para valores de tenso de entrada prximos a zero. Se a tenso de entrada estiver passando por zero (ou fixarse em 0 V) e aparecer um rudo de sinal na entrada, a tenso da sada oscilar entre +Vsat e Vsat at que a amplitude de uma das entradas supere a amplitude do rudo. Para amenizar esse problema, aplicase histerese para valores de tenso prximos a 0 V. A histerese, alm de proteger a entrada do circuito contra rudos, acelera a mudana de esta do. Veja o circuito e a curva de transferncia na figura 7.81. Figura 7.81
Ve
+Vcc + Vs +Vsat Histerese R2 V2 R1 -Vsat Vs

Vs +Vcc Vs +Vsat

comparador de zero inversor com histerese: a) circuito e b) curva de transferncia.

-Vsat
(b)

Ve

-Vcc 0

V1

Ve

Outra caracterstica desse circuito a forma de onda na sada: se a entrada for senoidal, a sada ser uma onda quadrada defasada de 180 em relao entrada e de mesma frequncia (figura 7.80). Figura 7.80
Formas de onda: a) entrada e b) sada.
1.0 0.5 Ve(V) 0.0 -0.5 -1.0 (a)

(a)

(b)

A transio de +Vsat para Vsat ocorre quando Ve > V1 e a de Vsat para +Vsat, quando na entrada V3 < V2. As tenses de limiar podem ser calculadas por: V1 = R1 R1 Vsat ( + ) e V2 = Vsat ( ) R1 + R2 R1 + R2

Um exemplo de aplicao dessa configurao no primeiro circuito de frequen cmetros digitais. A amplitude da histerese depende do nvel de rudo do local em que o circuito est instalado: em locais com alto nvel de rudo, o circuito requer histerese maior; em locais com baixo nvel do rudo, histerese menor. O valor da histerese definido como: H = V1 V2.

+Vsat

Vs(V)

(b)

Comparador de nvel
-Vsat

Em um circuito comparador de nvel, so aplicadas tenso (Ve) em uma das en tradas e tenso de referncia (VR) na outra. A figura 7.82 mostra um comparador de nvel e sua curva de transferncia. 233

232

ELETRNICA 2

CAPTULO 7

Figura 7.82
comparador de nvel inversor: a) circuito e b) curva de transferncia.

Em que situaes esse circuito utilizado? Em qualquer uma em que seja neces srio comprovar se uma condio verdadeira ou no. Por exemplo, queremos saber se a gua de um reservatrio atingiu determinado nvel ou no. Se no atingiu, a sada do comparador mantm a bomba ligada. Quando a gua do reservatrio atinge o nvel estimado, a sada do AO se altera e a bomba desli gada. Note que, para essas condies, o nvel mximo do reservatrio deve ser associado aplicao de tenso em uma das entradas e de tenso de referncia na outra. O mesmo raciocnio vale para situaes com outras grandezas; em vez de nvel, a tenso pode estar associada a temperatura, posio etc.

V+ =

R 10 2 k 10 V = 4 V ; V = v Rv + 9 2k +3k

Logo, para que o LED acenda, V+ > V- ou: 4> R v 10 Rv < 6 K Rv + 9

Monoestvel
Vs +Vcc + Ve VR - Vcc -Vsat (a) (b) Vs VR Ve +Vsat

Um monoestvel tem dois estados: um estvel e um instvel. O circuito muda do estado estvel para o instvel quando recebe uma ao externa (pulso). O circuito se mantm instvel por um tempo determinado, que depende de um resistor e um capacitor. Depois desse tempo, o circuito volta automaticamente para o estado estvel. Existem vrias maneiras de construir um monoestvel. A figura 7.84 mostra um circuito monoestvel com AO e as formas de onda obtidas na sada. Figura 7.84
R

a) circuito monoestvel disparado manualmente e b) formas de onda.


+Vcc

Exemplo No circuito da figura 7.83, para quais valores de Rv o LED acende? Figura 7.83
+10 V - Vcc 9k 3k + Rv 2k - Vcc
0,7 V 0

D C CH + - Vcc R2

Vs

R1 (a)

+Vcc

1k

+Vsat

+Vsat

Soluo: Para que o LED acenda, a tenso na sada deve ser alta e, consequentemente, a tenso na entrada no inversora tem de ser maior que a tenso na entrada inver sora, isto : 234

.V

sat

-Vsat

-Vsat Ti (b)

235

ELETRNICA 2

CAPTULO 7

O circuito monoestvel inicia a operao no estado estvel, com a sada em +Vsat e o diodo D conduzindo com tenso em C, limitada em 0,7 V. Por meio do di visor de tenso, parte da tenso de sada (b Vsat) realimentada para a entrada no inversora quando b Vsat > 0,7 V. Nessas condies, a sada permanece em +Vsat, caracterizando o estado estvel. Quando se aciona momentaneamente a chave CH, uma tenso negativa im posta na entrada no inversora, ocasionando saturao negativa (Vsat) na sada. Nessas condies, parte da tenso realimentada segue para a entrada no inver sora, mantendo a sada em nvel baixo mesmo que a chave seja desacionada. A partir desse instante, o capacitor comea a se carregar, reduzindo a tenso para Vsat (observe que o diodo corta). Quando a tenso no capacitor atinge b Vsat, a sada aumenta para +Vsat e o circuito retorna ao estado estvel. Apesar de se encontrar no estado estvel, o circuito no permite novo disparo, pois isso faria com que a durao do estado instvel fosse menor. Outro dispa ro pode ser aplicado apenas quando o circuito se recuperar totalmente (chave fechada momentaneamente). A durao do estado instvel dada por: Ti = R C ln 1 1

Astvel
O astvel um oscilador de onda quadrada que funciona por meio da carga de um capacitor. A figura 7.86 mostra o circuito bsico. Nele, a sada oscila entre +Vsat e Vsat quando as tenses de entrada so comparadas entre si. A tenso na entrada inversora igual tenso no capacitor e a tenso na entrada no inver sora uma parcela da tenso de sada. Se VC = V > V+, a sada ser Vsat; do contrrio, +Vsat. Considerando, por convenincia, que a saturao positiva igual negativa, ento: V+ = R1 Vsat = Vsat R1 + R2

O perodo das oscilaes calculado por: T = 2 R C In 1+ R1 , em que = . 1 R1 + R2 Figura 7.86


R

R1 em que = , que determina qual parcela da sada realimentada para R1 + R2 a entrada no inversora. A recuperao pode ser mais rpida se for feita com um resistor de valor bem menor que R (figura 7.85). Figura 7.85
monoestvel de recuperao rpida.
R
C VC

+Vcc + - Vcc R2 Vs

astvel simtrico: a) circuito e b) formas de onda.

R1

D2

Rrec + Vcc

(a)

D1 C CH - Vcc + - Vcc R2

Vs

Vs

+Vsat

Vc 0

R1

-Vsat TL TH T

Quando a sada muda para Vsat e o circuito entra no estado instvel, o capa citor passa a se carregar por R. Quando o circuito retorna ao estado estvel, o capacitor se carrega por Rrec, que tem valor de resistncia muito menor que R. 236

(b)

237

ELETRNICA 2

CAPTULO 7

Como o circuito simtrico, os tempos alto (TH) e baixo (TL) so iguais, ou seja:
TH = TL = R C In 1+ 1

Nesse circuito, quando a sada alta, o diodo D1 conduz e o capacitor passa a se carregar por R4 (10 k), determinando o tempo alto. Quando a sada baixa, o diodo D2 conduz e o capacitor passa a se carregar por R3, determinando o tempo baixo. Os tempos alto e baixo so calculados, respectivamente, por: TH = R 4 C In 1+ 1+ e TL = R3 C In 1 1

Quando necessrio que o tempo alto seja diferente do baixo, podese usar o circuito da figura 7.87. Figura 7.87
astvel assimtrico: a) circuito e b) formas de onda. D1 D2 R3 20 k R4 10 k +Vcc + - Vcc

Comparador de janela
Esse circuito detecta quando o valor de uma tenso est compreendido entre dois limites (figura 7.88). Na prtica, como a cada valor de tenso est associado o valor de uma varivel fsica, o circuito pode ser usado para detectar um inter valo de temperatura, de intensidade luminosa ou sonora etc. Figura 7.88
+ Vcc D2

VC C 0,1uF

VS R2 10 k

VR2 4V

comparador de janela: a) circuito e b) curva de transferncia.

+ Vs D1 RL 1k

Ve

+ Vcc +

R1 10 k
(a)

VR1 2V

(a)
Vs +Vsat

15 Vsat

10

Vs(V)
5 0 0

+ .Vsat

Vc

- .Vsat

2 Ve(V)

(b)

-Vsat TH TL

(b)

As tenses de referncia VR1 e VR2 so obtidas de divisores de tenso, e a tenso de entrada Ve, de um divisor de tenso em que uma das resistncias um sensor que converte a variao de uma grandeza fsica em variao de resistncia. 239

238

ELETRNICA 2

CAPTULO 7

Retificador de meia onda


No circuito da figura 7.88, para Ve < 0, a sada do AO positiva, polarizando o diodo D2 de maneira direta e o diodo D1 reversamente. O fluxo da corrente por R3 e o circuito opera como um amplificador inversor de ganho

Uma caracterstica interessante desse circuito que ele consegue retificar sinais com amplitude bem menores que 0,6 V. Isso porque a tenso de conduo do diodo reduzida a 0, 7 V , em que AV o ganho em malha aberta. AV

R3 . R1
A tenso na sada desse circuito pode ser determinada por: VS = R3 Ve R2

Retificador de onda completa


Existem vrios circuitos que executam essa funo, mas vamos considerar o da figura 7.90, pois ele permite variar o ganho por R1. Figura 7.90
circuito retificador de onda completa.

Analisando o circuito da figura 7.89a, possvel notar que, mantendo a entrada positiva, o diodo D2 corta e o diodo D1 conduz, e a corrente circula por R2. A tenso de sada obtida de R3 e do anodo de D1, que est ligado entrada inver sora, e, por estar ligada virtualmente ao terra, a sada Vs nula. Como R3 = R1, a amplitude da tenso de sada a mesma da de entrada. Figura 7.89
retificador de meia onda: a) circuito e b) formas de onda de entrada e sada.
R1 1k B D1 R1 1k + Ve + - Vcc (a)
Ve Vs

R 2k

C D1

R 2k

R 2k

+Vcc D +

+Vcc Vs F - Vcc

Ve R3 1k Vs

+ - Vcc R 2k (a) D2

+Vcc -

R2 1k

D2

2 1 1 0 0 -0 -1 -1 -2

A figura 7.91a mostra o circuito no semiciclo positivo. Nessas condies, D1 conduz e D2 corta. A corrente, ao entrar em R1, calculada por: Ve V , e a tenso no primeiro resistor R, por: U1 = e R R R1 1 O ponto D tem mesmo potencial que o E, e, como no entra corrente por E, os pontos E e B tem mesmo potencial. Alm disso, por causa do curtocircuito vir tual, o ponto B tem mesmo potencial que o A (terra). Assim, U1 = U2. A corrente no ponto F determinada por
(b)

R Ve , e a tenso, por U3 = VS = Ve . R1 R1

240

241

ELETRNICA 2

CAPTULO 7

Figura 7.91
retificador de onda completa: a) semiciclo positivo e b) semiciclo negativo.
Ve R1 + Ve A R1 1k Ve R1 R 2k C R 2k U3 U1 B + Vcc + - Vcc R 2k E U2 D + - Vcc F Vs +Vcc R 2k

Assim, a tenso de sada : VS = V + ( Ve V R )R = Ve R1 R R1

Podemos, ento, concluir que o mdulo do ganho o mesmo para entrada po sitiva ou negativa.

(a)

R 2k Ve Ve R1 + Ve A + - Vcc V R R1 1k R1 B V R +Vcc

R 2k Ve D1 R1 +Vcc D + D2 E V - Vcc

R 2k V R

Vs F

R 2k (b)

No semiciclo negativo (figura 7.91b), a corrente segue por R1. Nessas condies, D2 conduz e D1 corta. Assim, passa a existir uma corrente circulando por D2. Considerando que a tenso no ponto E V, a corrente em D2 determinada por V/R. Portanto, a corrente no ponto C a diferena entre a corrente de entrada e a corrente em D2: Ve V R1 R Esse valor o mesmo encontrado no ponto F; logo, a tenso na resistncia de realimentao vale: ( 242 Ve V )R R1 R 243

Captulo 8

Temporizador 555

ELETRNICA 2

CAPTULO 8

Figura 8.2
(8) 5k R1 1 + 5k R2 3 R Q 2 + S (3) 4 (4)

diagrama de blocos do ci 555.

(6) (5)

O
Figura 8.1
circuito interno do ci 555.
Vcc 8

(2) 5k R3

5 TR (7)

circuito integrado (CI) 555 utilizado basicamente como tem porizador, astvel e biestvel em diversas aplicaes industriais e em projetos simples com finalidades educativas. Esse disposi tivo foi desenvolvido inicialmente como NE5555 pela Signetics na decada de 1970. Hoje fabricado por mais empresas, como a Fairchild (NE555), a Natio nal Semiconductor (LM555), a Motorola (MC1555), a Philips (NE555), a RCA (CA555) e a Sanyo (LC7555). Dentro do envoltrio que condiciona esse dispositivo, h 23 transistores, dois diodos e 16 resistores (figura 8.1).

(1)

Os pinos do dispositivo 555 so representados pelos terminais numerados de 1 a 8 na figura 8.2 e apresentam as seguintes finalidades: 1. GND (terra). 2. Trigger (disparo). 3. Sada. 4. Reset. 5. Control (controle de tenso). 6. Threshold (limiar). 7. Descarga. 8. VCC. Entre os vrios tipos de encapsulamento para esse dispositivo, o mais utilizado o DIP (dual in line package) de quatro pares de pinos (figura 8.3a.) Figura 8.3

Control voltage 5

4K7

830

R1

R2

4K7

R3

R4 Q9 5K R7 Q19

6K8

R12

Q5

Q6 Q7

Q8

1K

Q21 Q22 3K9 R13

7K

Threshold

Q1 Q2 Q3

Q4

R10

5K

10K

R8 R5 Q10 Q11 Q12 Q13

4K7 Q16 Q15

Q20 R14 220 Q24

Trigger Reset Discharge Gnd.

2 4 7 1

Output

GND

+Vcc

esquema de encapsulamento diP de oito pinos.

Q25 100K R6 5K R9

TRIGGER
4K7 R15

DISCHARGE

Q14

R16 100

OUTPUT

THRESHOLD CONTROL VOLTAGE

RESET

Para entendermos o funcionamento desse circuito, vamos usar o diagrama de blocos da figura 8.2, uma vez que quase impossvel fazer uma anlise pelo esquema do circuito interno. 246

Existe um dispositivo, denominado 556, que armazena no encapsulamento dois circuitos integrados 555 (figura 8.4). Essa verso tem 16 pinos. 247

ELETRNICA 2

CAPTULO 8

Figura 8.4
AR OL OU TP UT RE SH GE R

dispositivo 556, com dois circuitos integrados 555.


DI S V
cc

CH

TR

4: Buffer de sada o estgio de potncia do 555, responsvel pela razovel capacidade de corrente que esse dispositivo pode fornecer ou consumir (aproxi madamente 200 mA). Figura 8.7
Buffer de sada.
Q (3)

GE

OL

VO RE SE T

LT AG E

14

13

12 COMP

CO N

TH

11

10

FILP-FLOP

COMP

COMP 1 2 3

FILP-FLOP

COMP 5 6 7

TR IG
8

CO N

5: Transistor de descarga Opera como chave nas seguintes situaes: quando Q = 1, satura descarregando o capacitor externo; quando Q = 0, atua como chave aberta. Figura 8.8

GE R

OU TP UT

GE

LT AG E

RE SE

AR

RE SH

CH

DI S

TH

TR

OL

VO

TR IG

GN

OL

Retomando a figura 8.2, podemos observar o divisor constitudo por trs resisto res de 5 k. Foram esses componentes que deram origem ao nome 555. Os blocos indicados nessa figura so: 1 e 2: Comparadores So elementos que promovem uma resposta na sada pela comparao das entradas: se V+ > V, a sada ser alta; se V+ < V, ser zero (figura 8.5). Figura 8.5
comparador.

(8) 5k R1

(4) 5k R1

(8)

(4)

(6) (5)

+ R S + 1 0

(6) (5)

+ R S + 0 1

transistor de descarga: a) saturado e b) cortado.


Q

5k R2 (2) 5k R3

5k R2 (2)
(7)

5k R3

(7)

(1)

(1)

(a)
Vs V+ V-

(b)

8.1 Circuito integrado 555 como monoestvel


Como vimos no captulo 7, um circuito monoestvel tem dois estados: um est vel e um instvel; tratase do primeiro modo de operao. A figura 8.9a mostra o circuito bsico e a figura 8.9b, os componentes internos desse circuito.

3: Flip-flop RS (FF RS) um biestvel (figura 8.6a) que muda de estado de acordo com o nvel das entradas e com a tabela verdade (TV) da figura 8.6b. Figura 8.6
a) Flip-flop rS e b) tabela verdade. Reset
R S Q Q
R1 8 Ve CH 5 0,01uF 1 2 4 7 R

Figura 8.9a
+Vcc

ci 555 como monoestvel: circuito bsico.

R 0 0 1 1

QF

QF QA 0 1 ?

0 QA 1 1 0 0 1 ?

555

6 3

C Vs

(a)

(b)

248

249

ELETRNICA 2

CAPTULO 8

Figura 8.9b
ci 555 como monoestvel: circuito com diagrama de blocos interno.
RD (6) (5) 0,01uF 2V cc 3 R2 5k Vcc 3 R3 5k + 5 TR C (7)

Figura 8.10
Pino 2
(8) R1 5k + 3 R Q 2 S 4 (3) (4) 1

Formas de onda no monoestvel.

Pino 3 (sada)

Pino 6 (pino 7, capacitor)


R

(2)

2 VCC 3

CH

Ti

(1)

A durao do estado instvel determinada por: Observe, na figura 8.9b, as tenses de referncia nas entradas dos comparadores. A tenso de valor 2/3 VCC est aplicada na entrada inversora (pino 5) do com parador 1 e comparada com a tenso no inversora (pino 6), que a tenso no capacitor. A tenso de referncia de valor VCC /3 est aplicada na entrada no inversora do comparador 2 e comparada com a tenso no pino 2. Para o circuito em anlise, a condio estvel ocorre quando VS = 0, pois nesse caso a base do transistor TR est com nvel alto e o transistor saturado; portanto, o capacitor C no consegue se carregar. Se a chave CH est aberta, a tenso no pino 2 passa a valer VCC, maior que VCC /3; logo, S = 0. Como estamos admitindo que a sada zero, podemos concluir que o transistor interno est saturado, e, assim, a tenso nos pinos 6 e 7 vale zero, apresentando valor menor que 2/3 VCC; portanto, R = 0. Como as entradas do FF so iguais a zero, o estado mantido (ver, na figura 8.6b, a TV do FF RS), e a sada perma nece em zero indefinidamente. Se a chave CH pressionada momentaneamente, o pino 2 passa a valer zero, o que faz com que a sada do comparador 2 e, portanto, a entrada S sejam 1. Essas condies (S = 1 e R = 0) levam FF a ter valor 1 e, logo, Q = 0, cortando TR e impondo 1 (VCC) na sada. Observe que, mesmo quando a chave aberta, S=R = 0, o que mantm o estado atual. A partir da, o capacitor comea a se carregar com constante de tempo R C, o que leva a tenso a tender para +VCC. Quando a tenso no capacitor, que a mes ma do pino 6, superior a 2/3 VCC, temos R = 1 e S = 0, o que impe Q= 0 e, portanto, Q = 0. Como consequncia, TR satura, descarregando de modo instantneo o capacitor e fazendo a sada reduzir a zero. A figura 8.10 mostra graficamente a operao do monoestvel. 250 Ti = 1,1 R C Observaes 1. O fabricante recomenda que o valor do resistor de temporizao (R) no seja baixo R 1 k, por questes de segurana), para evitar a saturao do transistor, pois quando o TR est saturado, a corrente que circula por ele determinada por: ICsat = VCC R

2. A durao do pulso de disparo (tempo que o pino 2 fica em zero) deve ser menor que a durao da temporizao (Ti).

8.1.1 Aplicaes do monoestvel


Existem inmeras aplicaes do circuito monoestvel. Vamos analisar duas de las: como temporizador e como divisor de frequncias.

Temporizador
Quando usado como temporizador (timmer), o circuito permite ligar e desligar automaticamente uma carga (lmpada, motor, alarme etc.) durante um interva lo que pode ser alterado por meio de ajuste do tempo. 251

ELETRNICA 2

CAPTULO 8

Observe a figura 8.11, que mostra o circuito bsico para acionamento de um rel. A chave CH1 dispara o circuito e inicia a contagem do tempo, e a chave CH2 interrompe a contagem e zera o tempo. A resistncia de temporizao a soma de R e RV. Desse modo, possvel variar o tempo do contador. O diodo D1 no funcional; ele protege a sada do dispositivo quando a sada est em zero. Figura 8.11
temporizador.
+Vcc R1 R2 4 CH2 2 CH1 5 0,01uF 1 D1 8 7 R RV +

Figura 8.12
+Vcc Vcc 0 2 8 4 7 R

divisor de frequncias.

555
5 0,01uF 1

6 3

Vs

(a)
2.Te Ve Vcc 0 Ts Vcc 0
3.Te Ve Vcc 0 Vs Vcc 0 Ts Ti (c)

555

6 3

(b)

C Vs

Vs

Ti

Divisor de frequncias
possvel ajustar o tempo de temporizao (Ti) no circuito bsico da figura 8.9a, de maneira que ele passe a operar como divisor de frequncias. Nessas condies, o sinal de entrada tem frequncia f e o sinal de sada, f , em que n um nmero inteiro (2, 3, 4...). n 1 No circuito da figura 8.12a, o sinal de entrada tem frequncia fe Te = . fe Assim, Ti deve ser calculado prevendo que, no instante em que a sada estiver em zero, a entrada tem de estar em alta. As figuras 8.12b e 8.12c mostram dois casos, como divisor por 2 e como divisor por 3, respectivamente. Exemplo Considere, na figura 8.12a, que o sinal de entrada tem frequncia de 1 kHz (Te = 1 ms). Calcule R para que a sada tenha frequncia de 500 Hz (Ts = 2 ms). Dado: C = 100 nF. 252 253 Soluo: Existem diferentes valores de R que podem resultar em um divisor por 2. A figura 8.13 apresenta o sinal de entrada e o de sada. Figura 8.13
Ts=1ms 0,25ms 0,5ms Ts=2ms 0,5ms Ti 0,5ms

exemplo de divisor por 2 com entrada de frequncia 1 kHz.

Ts=2ms

ELETRNICA 2

CAPTULO 8

Nessa figura, vamos admitir que Ti = 1,75 ms (existem outros valores que satis fazem a soluo). Nessas condies, R pode ser calculado. Como Ti = 1,1 R C, ento: R= 1, 75 103 16 k 11 100 109 ,
V2 Vcc CH pressionada momentaneamente

Figura 8.15
disparo pela borda no circuito do monoestvel.

8.1.2 Cadeia de monoestveis


Essa configurao chamada de cadeia porque vrios monoestveis esto in terligados em sequncia, de maneira que um monoestvel dispara o seguinte, enquanto est ocorrendo a descida do pulso. A finalidade principal permitir que sejam ligadas atividades sequenciais com durao determinada de tempo (figura 8.14). Figura 8.14
cadeia de monoestveis: a) diagrama de blocos e b) diagrama de tempos.
Incio

VS Vcc

t1

M1
Ti=10s

M2
Ti=20s

M3
Ti=15s
R2 C1 R1 8 4 7 2 R

+Vcc

555

M4
Ti=25s

CH 5 0,01uF 1

6 3

C Vs

(a)

Incio

M1

10s

8.2 Circuito integrado 555 como astvel


20s

M2

M3

O circuito bsico apresentado na figura 8.16a, e seu diagrama de blocos inter nos, na figura 8.16b.
15s

O disparo pela borda acontece quando a tenso no pino 2 (trigger) muda de +VCC para zero, e essa variao transformada em um pulso por meio de um circuito diferenciador (R1 e C1 na figura 8.15). Tal procedimento usado para que a sada de um monoestvel dispare o monoestvel subsequente (cadeia de monoestveis).

M4

25s

(b)

Como o circuito da figura 8.16 um oscilador, devemos considerar uma sada em cada instante e analisar o circuito a partir desse ponto. Nessa anlise, vamos levar em conta as seguintes informaes: sada alta (Q = 1); capacitor carregandose (Q = 0); transistor interno cortado com tenso tendendo a +VCC (figura 8.17a). Quando h tenso em C, existe tenso em VC = V2 = V6. Nesse momento, se a tenso em C maior que 2 VCC , ento R = 1 e S = 0, o que impe: Q = 0 (reset) e Q = 1. 3 255

Quando desejamos que ocorra disparo pela borda do pulso, basta colocarmos um diferenciador na entrada R1 e no capacitor C1 (figura 8.15). A chave CH, ao ser pressionada, liga o capacitor ao terra, fazendo com que no pino 2 momenta neamente seja aplicado 0 V, o que dispara o monoestvel, iniciando a temporiza o. C1, ento, comea a se carregar por R1.

254

ELETRNICA 2

CAPTULO 8

Figura 8.16
astvel: a) circuito bsico e b) circuito com diagrama de blocos interno.
8 4 7
+Vcc (4) +Vcc (4) RA

+Vcc RA

RA

R Q S

0V

Vcc

Icarga

R Q S

Vcc

0V

555
5 0,01uF 1

6 2 3 Vs

RA C

Icarga (7)

Idescarga RB Idescarga (7) C C RB

Figura 8.17
capacitor: a) carga e b) descarga.

(a)

(a)
(8) (6) (5) 0,01uF 2V cc 3 R2 5k Vcc 3 R3 5k (1) + 5 (7) TR C RB R1 5k + R Q S (3) (4) RA

(b)

Figura 8.18
12 Vs(V) TH 8 Vc(V) 4 TL

Formas de onda da tenso na sada (VS) e no capacitor (Vc) do circuito da figura 8.16a.

(2)

(b)

0 T

Com isso, a sada (pino 3) vai a zero e o transistor TR satura, fazendo com que o capacitor se descarregue por meio de RB e do transistor interno (figura 8.17b).
Um transistor levado condio de corte (ou cortado) quando torna todas as correntes nulas e tenta aplicar novamente tenso no circuito.

O perodo das oscilaes dado por: T = TH + T L em que TH o tempo alto e TL o tempo baixo. Assim: TH = 0,69 (R A + RB) C e TL = 0,69 R A C. 257

V Quando a tenso em C fica abaixo de CC , ento R = 0 e S = 1, o que impe: 3 Q = 1 e Q = 0. Desse modo, o transistor interno levado condio de corte e o capacitor volta a se carregar (a partir de VCC /3), e o ciclo se repete. A figura 8.18 mostra as formas de onda no capacitor e na sada do circuito da figura 8.16a.

256

ELETRNICA 2

CAPTULO 8

Se RB >> RA, os tempos alto e baixo sero aproximadamente iguais, sempre. Lem bre que a resistncia R A deve ser maior que 1 k para proteger o transistor interno. Genericamente, o tempo pode ser determinado pelas expresses:
8 4 7 R1 1k R2 33 k +Vcc(12 V) R3 5k
D

Figura 8.20
a) circuito com tempo alto muito menor que o baixo e b) formas de onda.

TH = 0,69 Rcarga C e TL = 0,69 Rdescarga C.


555

Rcarga a resistncia que o capacitor enxerga durante a carga e Rdescarga a resis tncia que o capacitor enxerga na descarga. Observe que, se os caminhos da carga e da descarga puderem ser controlados, possvel administrar os tempos alto e baixo. Por exemplo, no circuito da figura 8.19a, a carga do capacitor feita por R1 + R2 (34 k) e a descarga, por R 2//R3 (33 k//5 k), resultando nas formas de onda da figura 8.19b.
12

5 0,01uF 1

6 2 3 V s

C
100nF

(a)

Vs(V)

Figura 8.19
a) circuito com tempo alto muito maior que o baixo e b) formas de onda.
8 4 7 R1 1k

+Vcc(12V) R3 5k
D

8 Vc(V) 4

555
5 0,01uF 1

6 2 3 V s

R2 33 k

C
100nF

0 (b)

(a)

12

Vs(V)

8.3 Circuito integrado 555 como biestvel


Vc(V)

O circuito integrado 555 pode ser usado como biestvel controlado por tenso. Nessa configurao, ele chamado de Schmitt Trigger. Observe, na figura 8.21, que o sinal de entrada aplicado nos pinos 2 e 6, por meio de um capacitor C1. Os resistores R1 e R2 polarizam as entradas 2 e 6 com a tenso:
V2 = V6 =
(b)

R2 Vcc R1 + R2

No entanto, se o diodo for invertido, o tempo alto ser muito menor que o baixo, como mostra a figura 8.20a. O diodo D conduz na carga do capacitor, que feita por R1 + (R 2//R3), ou seja, 1 k + (33 k//5 k). Na descarga, o diodo corta e o capacitor descarrega por R 2 (33 k), resultando nas formas de onda da figura 8.20b. 258

Quando R1 = R 2 = R, a tenso de polarizao Vcc /2. Vimos que, se a tenso no pino 6 for maior que 2/3 Vcc, R = 1; se maior que 1/3 Vcc , S = 0 e, portanto, VS = 0. Quando a tenso nos pinos 6 e 2 fica menor que 1/3 Vcc , temos R = 0 e S = 1, o que impe na sada a tenso VCC. 259

ELETRNICA 2

Figura 8.21
Schmitt trigger: a) circuito e b) formas de onda.
R1
Ve

+Vcc 8 6 2 R2 5 C2 0,01uF 1 4 7

Captulo 9

C1

V2

555

3 V s

(a)

Ve (V)

2 0 -2 -4
12

V2 (V)

8 4 0
12

VS (V)

8 4 0

(b)

Transistor unijuno

260

ELETRNICA 2

CAPTULO 9

2. Se entre as bases for aplicada uma tenso VBB, com o emissor aberto entre as resistncias RB1 e RB2, aparecer uma tenso, chamada de razo intrnseca de disparo, dada por:

VRB1 =

RB1 VBB = VBB RB1 + RB 2 RB1 , com valendo entre 0,6 e 0,8. RB1 + RB 2

C
Figura 9.1
uJt: a) estrutura fsica, b) smbolo e c) circuito equivalente.
E

em que =

omo o nome diz, o transistor unijuno (UJT) tem somente uma juno. Sua estrutura fsica se constitui de uma barra de material N levemente dopada, na qual so difundidas impurezas tipo P com maior concentrao que o material N. Existe tambm o UJT complemen tar, em que a barra de material P e a base de material N. A figura 9.1 mostra a estrutura fsica, o smbolo e o circuito equivalente.
B2

3. Se for aplicada uma tenso Ve a partir de zero, quando a tenso for igual a Vd + VBB, o diodo ficar polarizado e comear a conduzir. A partir desse momento, a ao de regenerao (realimentao positiva) far com que a corrente de emissor se eleve, sendo limitada unicamente por RB1. Dizemos, ento, que o UJT disparou. O UJT voltar ao corte se a tenso de emissor ficar abaixo de uma tenso denominada tenso de vale (V V). A figura 9.2a mostra a curva caracterstica com a indicao dos principais pontos e a figura 9.2b, a famlia de curvas do dispositivo 2N2646. Figura 9.2

UJT B2 E P+ N Ve E B1 B2 RB2

(a)

VE

regio de resistncia negativa

regio de corte VP
Vbb

a) curva caracterstica de um uJt e b) curvas do uJt 2n2646.

regio de saturao

Vd RB1 n Vbb

Vv
B1 B1

(a)

(b)

(c)

Iv

IE

(b)

VE (V) 20 18
16

Observe na figura 9.1a que E o terminal de emissor, B1 o terminal de base 1 e B2 o terminal de base 2. A barra de uma extremidade outra tem uma resistncia chamada de resistncia interbases (RBB), igual a RB1 + RB2, em que RB1 representa a resistncia da jun o at a base 1 e RB2, a resistncia da juno at a base 2. O valor da resistncia interbases est entre 5 e 10 k. No circuito equivalente da figura 9.1c, o diodo representa a juno, e os resisto res em srie RB1 e RB2, a resistncia interbases entre B1 e B2. O funcionamento do UJT pode ser descrito em trs etapas: 1. Quando, inicialmente, no h tenso aplicada no UJT, se for colocado um ohmmetro entre B1 e B2, a resistncia medida ser RBB. 262

Pontos de pico

14 12 10
8

VBB = 30 V VBB = 20 V VBB = 10 V VBB = 5 V

6 4 2 2 4 6
8

IB2=0 10 12

14

16

18

20

IE (mA)

263

ELETRNICA 2

CAPTULO 9

9.1 Oscilador de relaxao


As principais aplicaes do UJT so como oscilador e temporizador. A figura 9.3 ilustra o circuito bsico do oscilador de relaxao. Figura 9.3
circuito bsico do oscilador de relaxao.
R RB2

O perodo das oscilaes calculado por: T = R C ln 1 1

Vc

E VR

B2 B1 RB1

Vcc

B1

Ao realizar a configurao do circuito descrito na figura 9.3, o resistor RB1 deve, em geral, ser menor que 100 , e o resistor R, maior que 3 k e menor que 3 M. O limite inferior do resistor R definido para que o UJT no sature, isto , se R ficar abaixo desse valor, o UJT pode disparar, entrando na regio de saturao e impossibilitando que o dispositivo oscile. J o limite superior do resistor R estabelecido para que a corrente de emissor seja maior que a corrente no ponto de pico (IP). A faixa da tenso de alimentao costuma ser de 10 a 35V. Essa faixa determinada levando em considerao que o sinal deve ter amplitude aceitvel e que o valor mximo limitado pela mxima potncia que o UJT pode dissipar. O resistor RB2 usado para compensar a variao em VP segundo a temperatura, pois VP diminui com a temperatura e RB2 aumenta.

Para entendermos o funcionamento do oscilador de relaxao, vamos considerar que, ao ligarmos o circuito, o capacitor est descarregado. Como, nessas con dies, Ve = 0, o UJT est cortado, e o capacitor C comea a se carregar com constante de tempo R C. Quando a tenso em C atinge a tenso de disparo VP, o UJT conduz bruscamente e o capacitor passa a se descarregar pelo UJT e pela resistncia RB1 (com valor entre 27 e 47 ). Quando a tenso no capacitor fica abaixo da tenso de vale, o UJT corta e a carga do capacitor recomea. No entanto, a partir do valor de tenso V V, o ciclo se repete. A figura 9.4 mostra as formas de onda no capacitor e em RB1. Figura 9.4
Formas de onda do oscilador de relaxao: a) capacitor e b) rB1.
VC VP T

9.2 Gerador de dente de serra


Uma onda da tenso dente de serra tem a forma indicada na figura 9.5. A eleva o da tenso linear e com tempo de subida (Ts), normalmente chamado de tempo de trao (tem a ver com o dente de serra do osciloscpio), muito maior que o tempo de descida (Td), em geral denominado tempo de retrao. Figura 9.5
Forma de onda da tenso dente de serra.

VV

Ts

Td

(a)
VP

(b)

Podese obter uma forma de onda dente de serra de vrios modos, todos eles baseados na maneira como o capacitor se comporta enquanto est se carre gando. Se o capacitor se carrega por meio de uma resistncia, a tenso cresce exponencialmente, pois a corrente de carga sobre o capacitor no constante. Se a carga feita por uma corrente constante, a tenso varia linearmente com o tempo, como ilustrado na figura 9.6. 265

264

ELETRNICA 2

CAPTULO 9

Figura 9.6
(a) carga de um capacitor por uma corrente constante e (b) tenso de acordo com o tempo.
Vc I C t Vc ( I ) C 2 ( I I ) > ( ) C 2 C 1 ( I ) C 1

Figura 9.8
+Vcc R1 RE IE = I TR1 IC = IE R2 C

circuito prtico do gerador de dente de serra.

RB2

B2 TR2 B1 RB1

(a)

(b)

A tenso no capacitor de acordo com o tempo quando um capacitor carregado por uma corrente constante I dada por: I t C I a inclinao da reta. C Exemplo No circuito da figura 9.8, considere: R1 = 2 k, R 2 = 10 k, RE = 500 , C = = 200 nF, RB1 = 33 , RB2 = 1 k, VCC = 12 V, UJT com = 0,8 e V V = 2 V e VBE = VD = 0,7 V. Desenhe o grfico da tenso no capacitor indicando os principais valores de tempo e tenso. Soluo: Para calcularmos o perodo, devemos admitir I = IE = IC. No circuito da figura 9.9:
VC I RB2 Vcc VP T

VC =

Essa expresso representa uma reta, em que

Logo, a carga ser rpida se a corrente for alta e/ou o capacitor tiver valor baixo. No circuito da figura 9.7a, a resistncia R do circuito 9.3 foi substituda pela fonte de corrente I. A figura 9.7b apresenta o grfico da tenso no capacitor. Figura 9.7
oscilador dente de serra: (a) circuito e (b) forma de onda no capacitor.
VC C

VR1 =

2k 12 = 2 V 2 k + 10 k Figura 9.9

E VR
B1

B2 B1 RB1

VV

+12 V

(a)

(b)

R1 2k

RE 500 0,7 V

IE = I TR1 Ic = IE

RB2 1k B2 TR2 B1 RB1 33

Podese determinar o perodo das oscilaes pela expresso:

( V VV ) C T= P I
A figura 9.7a mostra o smbolo de uma fonte de corrente, porm esse compo nente no existe na prtica. Portanto, necessrio montar uma fonte de corrente utilizando alguns dispositivos eletrnicos. A figura 9.8 ilustra o gerador de dente de serra com uma fonte de corrente prtica. 266

R2 10 k C 200n

267

ELETRNICA 2

A tenso em RE : VRE = 2 0,7 = 1,3 V Portanto, a corrente vale: IE = IC = I = 1, 3 V = 2, 6 mA 0, 5 k

Captulo 10

A tenso no ponto de pico (tenso de disparo) : VP = VD + VCC = 0,7 + 0,8 12 = 10,3 V E o perodo das oscilaes: T= ( VP VV ) C I (10, 3 2) 200 109 = 0, 638 ms 2, 6 103

T=

A figura 9.10 mostra o grfico de VC t no regime permanente (forma de onda efetivamente obtida em um osciloscpio). Figura 9.10
VC 10,3 V 0,638ms

Tiristores

2V

268

eLeTrniCA 2

CAPTULO 10

Controle de potncia Atua na variao da potncia entregue a um dispositivo (motor, resistncia, lmpada etc.), por meio do ajuste do disparo. Amplificador Atua como amplificador tudo ou nada, por meio da diferena das correntes de porta e de anodo.

10.1.1 Modos de operao

T
Figura 10.1
Retificador controlado de silcio: a) estrutura simplificada, b) smbolo e c) curva caracterstica.
A (anodo)

iristores so dispositivos semicondutores com aplicaes em controle da potncia CA para cargas resistivas indutivas, como motores, solenoides e elementos aquecedores. Eles so compostos por quatro camadas (PNPN) e podem ter dois, trs ou quatro terminais. Entre a vasta gama de componentes, os principais so: SCR, DIAC, TRIAC, PUT e SCS.

O funcionamento do SCR depende dos valores de corrente e tenso a que est submetido. Vamos analisar uma situao em que a porta aberta (IG) est com corrente igual a zero e com tenses aplicadas. O SCR pode, ento, operar de trs modos: 1. Se a tenso aplicada no anodo for negativa em relao tenso aplicada no catodo, dizemos que o SCR est no bloqueio reverso. Nessa condio, ele se comporta de maneira idntica a um diodo normal, cortado. Assim como no diodo comum, quando a tenso reversa excede a tenso de breakdown (UBR), o dispositivo destrudo (figura 10.2). Figura 10.2
RL IA = 0 IG = 0 UA = -E E<UBR IA = 0 UA = -E E<UBR RL

10.1 SCr
O SCR (silicon controlled rectifier, retificador controlado de silcio) um dispositivo com funo semelhante de um diodo (conduz em um nico sentido), com diversas aplicaes em eletrnica industrial. Fisicamente, consiste da juno de quatro camadas P e N alternadas entre si, com trs terminais: anodo (A), catodo (K) e porta ou gate (G). A figura 10.1 mostra a estrutura simplificada, o smbolo e a curva caracterstica de um SCR.
IA IG2 > IG1

SCR no modo de bloqueio reverso chave aberta.

IA P N UA

A G UG IG K (b)

IA
UBR

IH

IG1

IG = 0

G (porta)

P N

UA

UH

UBO

UA

2. Se a tenso aplicada no anodo for positiva em relao tenso aplicada no catodo e menor que a tenso de breakover (UBO), dizemos que o SCR est no bloqueio direto, isto , continua cortado (figura 10.3).
RL
IA = 0 IA = 0 UA = E E < UBO UA = E E < UBO

K (Catodo)

IA

(a)

(c)

RL

Figura 10.3
SCR no modo de bloqueio direto.

Na figura 10.1a, podemos observar que a corrente principal (IA) entra pelo terminal do anodo (A) e segue at o catodo (K), como ocorre em um diodo comum. A porta (G) permite que se aplique uma corrente (com intensidade menor que a aplicada no anodo), que controla a conduo do SCR. As principais aplicaes do SCR so: Retificador Atua como um diodo comum, com a diferena de que possvel controlar a tenso retificada. Interruptor Atua como chave de estado slido. 270

IG = 0

3. Se a tenso na bateria continuar aumentando, ao atingir um valor maior ou igual tenso UBO, o SCR passa a conduzir bruscamente, entrando em estado de conduo. Quando isso acontece, dizemos que o SCR disparou. Nessa condio, o dispositivo se comporta como chave fechada, porm com queda de tenso elevada em seus terminais (figura 10.4). Essa diferena de tenso aumenta a po271

ELETRNICA 2

CAPTULO 10

tncia a ser dissipada pelo SCR, que necessita, ento, de um dissipador sua principal desvantagem em comparao com uma chave mecnica. Figura 10.4
Scr em conduo aps disparo.
RL
IA 0 IG = 0 ~ UA = 1V E UBO ~ UA = 1V E UBO PD =U.I

RL

Retomando a figura 10.4, podemos identificar pontos do circuito nos quais al guns dos fatores citados esto atuando, por exemplo: a tenso aplicada; a tenso de breakover (UBO): o mecanismo que causa esse incio de processo (surgimento de uma corrente inicial) se a corrente de porta for nula e o valor da tenso (em geral varia de 30 a 1 000 V e depende do SCR e de sua aplicao). Depois que o SCR atinge o estado de conduo, para fazer o dispositivo cortar novamente necessrio que a tenso de anodo, ou seja, a corrente (IA), fique abaixo de um valor chamado de tenso de manuteno (UH), tambm conhecido por corrente de manuteno (IH). Para conhecer o valor dessa corrente, preciso consultar o manual do fabricante, pois varia para cada tipo de SCR, por exem plo: no TIC106 da ordem de 2 mA e no TIC126, de 40 mA. Vimos que a porta (G) o terminal no qual se aplica a corrente que inicia o pro cesso de disparo quando a tenso de anodo ainda bem menor que UBO. Quanto maior a corrente aplicada, menor ser o valor da tenso de anodo necessria para disparar o SCR. Aps o disparo, a porta pode ser desligada (aberta ou colocada em curto com o catodo), pois o SCR continuar a conduzir. O desligamento (reset ou corte) do dispositivo feito quando a corrente de anodo diminuir abaixo da corrente de manuteno (IH) ou quando a tenso de anodo cair abaixo da tenso de manuteno (UH). Em determinadas aplicaes, uma tenso reversa de anodo pode acelerar a mudana de estado de um SCR.

O termo disparo utilizado em analogia ao que acontece a um projtil de flagrado por arma de fogo, ou seja, uma mudana brusca de condio, pois o projtil parte do repouso para o movimento em fraes de segundo. No caso do SCR, o disparo (ou conduo) ocorre quando algum mecanismo externo provoca pequena variao em suas correntes internas. Para compreender melhor, observe a figura 10.5. Nessa configurao, a estrutura do SCR utiliza dois transistores, um PNP e outro NPN, ligados entre si por uma realimentao positiva (regenerao). Em tal modelo, ao ocorrer variao em qualquer uma das correntes internas, por menor que seja, haver amplificao do sinal, fazendo com que as correntes aumentem at os dois transistores saturarem. A passagem do corte para a conduo extremamente rpida, por causa da realimentao positiva interna, motivo pelo qual se emprega o termo disparo. Figura 10.5
estrutura de quatro camadas do Scr e circuito equivalente.
A (anodo) A (anodo)

10.1.2 SCRs comerciais


A diversidade de modelos SCR tanta que praticamente existe um para cada aplicao. Um exemplo de uso geral o SCR da famlia 106, que apresenta alta sensibilidade (dispara com corrente de porta da ordem de A). Essa famlia possui as seguintes caractersticas tcnicas: encapsulamento TO220; furo para dissipador; corrente mxima eficaz (IT(RMS)) de 4 A e mxima contnua (IT(DC)) de 2,6 A; corrente de pico no repetitiva (ITSM) de 20 A. As letras antes do nmero da famlia indicam o fabricante (TIC Texas, MCR Motorola, C GE etc.) e a letra na sequncia do nmero determina o valor de UBO (no manual aparece como VDRM) e UBR (no manual aparece como VRRM).

P N N P
G TR1

P N
G (porta) G (porta)

P N
K (catodo)

P N

TR2 K

TIC

106 B
mxima tenso famlia fabricante

K (catodo)

Vrios fatores podem aumentar as correntes internas e levar o SCR ao disparo, entre eles: Valor da tenso aplicada nos terminais. V Variao de tenso de acordo com o tempo excessiva t . Aumento de temperatura. Incidncia de luz (LASCR SCR ativado por luz). Injeo de corrente atravs de terminal de porta. 272

A tabela 10.1 indica o valor de tenso UBO (V) de acordo com a letra que aparece posteriormente ao nmero, para os modelos SCR da famlia 106. Ao projetarmos um circuito com SCR, devemos ficar atentos aos valores de UBO, UBR e corrente mxima: os de UBO e UBR podem ser determinados pela letra que aparece aps o nmero que identifica a famlia, e a corrente mxima, pela famlia a que o SCR pertence. 273

ELETRNICA 2

CAPTULO 10

Tabela 10.1
cdigo de letras dos modelos Scr da famlia 106. F A B C D

Letra
50 100 200 300 400

Valor de UBO (V)

10.1.4 Disparo por CC e carga CC


O disparo por CC utilizado no chaveamento de cargas (lmpadas, eletroms, motores etc.) quando ligadas por longos perodos. Nessa configurao, neces srio prever o disparo e o desligamento do SCR (reset). A figura 10.7 mostra dois exemplos de circuito para ligar e desligar uma carga com duas posies alterna tivas para a carga. Figura 10.7
RL CH1 RL

Vamos supor que um SCR da famlia 106 ser utilizado para comandar uma lmpada a ser ligada em 110 V (155 V de pico), consumindo 2 A. Como a tenso est acima de 100 V, consultando a tabela 10.1, observamos que o indicado o 106B (valor de UBO 200 V); como garantia, recomendase que seja instalado um dissipador de calor nesse SCR. A figura 10.6 mostra o aspecto fsico do transistor da famlia 106. Note que o encapsulamento o TO220 e que h um furo para a colocao de dissipador. Figura 10.6
(a) aspecto fsico da famlia 106 e (b) montagem do dissipador.
parafuso arruela bucha isolante

R1 CH2 R2

R1 Vcc CH1 CH2 Vcc

(a)
CH1 R1 RL CH2 R2

(b)
RL

circuitos de (a) disparo e (c) reset usando chave na (normal aberta) e com posies alternativas para a carga; circuitos de (b) disparo e (d) reset usando chave nF (normal fechada) e com posies alternativas para a carga.

R1 Vcc CH1

Vcc CH2

(c)

(d)

isolante

dissipador A G arruela

Observe, nos circuitos dessa figura, que so necessrios elementos de disparo e de reset quando a carga ligada em corrente contnua. Na figura 10.7a, o disparo feito pressionando momentaneamente a chave CH1 (normal aberta), e o desli gamento do SCR, pressionando CH2 (tornando a tenso de anodo menor que a de manuteno). Na figura 10.7b, o disparo feito abrindo momentaneamente a chave CH1, e o reset, abrindo a chave CH2. O circuito da figura 10.8 um biestvel que liga alternadamente as cargas RL1 e RL2 (por exemplo, lmpadas para 12 V) por meio das chaves CH1 e CH2, respectivamente. Figura 10.8
Biestvel com Scr.
CH1 2k2 SCR1 TIC 106 B 3k3 RL1 C SCR2 TIC 106B RL2 CH2 2k2 Vcc 12 V

(a)

(b)

porca

10.1.3 Teste do SCR


O SCR pode ser testado com um multmetro analgico utilizando uma es cala de resistncia capaz de fornecer corrente maior que a de manuteno caracterstica de cada modelo. Para testarmos se o SCR est em bom estado, utilizamos as pontas de prova e colocamos o polo positivo da bateria interna (que corresponde ao negativo externo) no anodo e o negativo da bateria inter na (que corresponde ao positivo externo) no catodo; nessas condies, a escala do instrumento deve indicar zero de corrente. Mantendo a ponta de prova no anodo, tocamos com a mesma ponta de prova na porta; agora, o SCR deve disparar, indicando corrente, e se manter nessa condio mesmo depois que retirarmos o terminal da porta. 274

3k3

275

ELETRNICA 2

CAPTULO 10

Analisando esse circuito, podemos observar que inicialmente os dois SCRs esto cortados. Ao pressionarmos CH1, o SCR1 dispara, ligando a carga RL1, e o capa citor C passa a se carregar at atingir VCC por RL2 e SCR1 (figura 10.9a). A carga RL1 fica ligada e o capacitor C est carregado com VCC. Quando pressionamos a chave CH2, o SCR 2 dispara e curtocircuita o anodo ao catodo, aplicando a tenso armazenada no capacitor entre o anodo e o catodo do SCR1, que passa para a condio de corte. O capacitor comea a se carregar por RL1 e SCR 2 at VCC (figura 10.9b). Figura 10.9
Biestvel com Scr: a) disparando Scr1 e b) disparando Scr2.
CH1 RL1 2k2 SCR1 TIC 106 B 3k3 C SCR2 TIC 106B 3k3 2k2 Vcc RL2 CH2

10.1.5 Disparo por CC com carga CA


Nesse caso, o disparo feito por uma tenso CC, e o corte do SCR, pela prpria tenso de alimentao CA senoidal ao passar por zero. Figura 10.11
RL RG

circuitos de disparo em cc com carga ca.

UL Ve

UG

(a)
CH1 RL1 2k2 SCR1 TIC 106 B 3k3
-

CH2 C RL2
+ +

SCR2 TIC 106 B

2k2

Vcc

Analisando a figura 10.11, a princpio com a chave (CH) aberta, podemos ob servar que, por causa da ausncia de sinal na porta, o SCR no dispara e, con sequentemente, no h tenso em UL. Quando a chave fecha, uma corrente aplicada na porta, disparando o SCR no momento em que a tenso de anodo fica positiva em relao ao catodo no semiciclo positivo. Quando a tenso de anodo inverter a polaridade, mesmo com a chave fechada, o SCR cortar. A figura 10.12 mostra as formas de onda da entrada e da carga quando a chave fecha no instante t1 e abre no instante t2.

Figura 10.12
circuitos de disparo em cc com carga ca: formas de onda da entrada (Ve) e da carga (uL).

3k3

(b)
VM Ve

CH fechada

CH aberta

Outra situao que pode ser analisada quando a carga indutiva, como na bobina de um rel. Nesse circuito, devemos colocar um diodo em paralelo com a bobina, conforme indicado na figura 10.10. Do contrrio, o SCR no entra em corte por causa da fora contraeletromotriz que aparece em seus terminais en quanto tende a entrar na condio de corte. Figura 10.10
acionamento de uma carga indutiva em cc.
CH1 D R1 CH2 R2 Vcc

-VM VM VL
0

Podemos notar que, quando a chave fecha, o SCR dispara; nesse instante, aplicada a tenso de entrada (Ve) na carga (descontando aproximadamente 1 V de queda de tenso no SCR). Quando a chave abre, a tenso est no mximo; desse modo, o SCR continua a conduzir at o fim do semiciclo positivo, pas sando, ento, a cortar. Nessa aplicao, o SCR usado como chave. 277

276

ELETRNICA 2

CAPTULO 10

importante observar que, por falta de sincronismo, ao ligar a chave pela primeira vez, se a tenso estiver em seu valor mximo e a carga for resistiva, a corrente pode assumir valores muito elevados, destruindo a carga ou o prprio SCR. Para evitar esses danos, existem circuitos que disparam o SCR somente quando a tenso de entrada est prxima de zero (ZVS, sigla de zero voltage switching, chaveamento de tenso em zero).

Variando o ngulo de disparo, as tenses valor mdio (VCC) e valor eficaz (VRMS) aplicadas na carga tambm sofrero variaes, conforme as seguintes equaes: VCC = VM (1 + cos F ) (10.1) 2 VM 2 sen(2F ) (10.2) 1 ( F + ) 2

10.1.6 Disparo CA com carga CA


Nessa configurao, a tenso da rede CA usada para disparar o SCR. Con sidere que na figura 10.13a o circuito de disparo ajustado de maneira que o SCR receba um sinal na porta quando a tenso da rede tiver atingido um ngulo chamado de ngulo de disparo (F). Em tal condio, o SCR dispara, reduzindo a tenso para aproximadamente 1 V, valor considerado desprezvel em comparao com a tenso de pico da rede (VM). Quando a tenso ficar abaixo da tenso de manuteno, o SCR cortar at comear o prximo semi ciclo positivo. Se o controle de disparo no sofrer alteraes, quando a tenso passar pelo ngulo de fase F, novamente a porta receber um sinal e voltar a disparar o SCR. A figura 10.13b mostra as formas de onda da tenso de en trada, carga e SCR. Figura 10.13
a) circuito retificador de meia onda controlado e b) formas de onda de entrada, carga e Scr.
Ve

VRMS =

em que F expresso em radianos. As figuras 10.14a e 10.14b mostram, respectivamente, o grfico da tenso con tnua e o da tenso eficaz na carga em funo do ngulo de disparo para uma tenso senoidal de valor de pico VM = 155 V. Figura 10.14 (a)
50 45 40 35

Vcc

RL

30 25 20

Controle de Disparo

15 10 5 0

retificador de meia onda controlado: a) grfico da tenso contnua em funo do ngulo de disparo e b) grfico da tenso eficaz em funo do ngulo de disparo.

(a)
80 70
.t

0,5

(a)

1,5 0F (rd)

2,5

VM Ve 0 -VM VM VL 0 VM VSCR 0 -VM


.t

(b)

60 50

VRMS
VRMS Vcc .t

40 30 20 10 0

0F

0F

0F

(b)

0,5

1,5

2,5

(b)

3 0 (rd) F

278

279

ELETRNICA 2

CAPTULO 10

Exemplos Se F = 0:
Ve VM

Figura 10.15b
Formas de onda de tenso na entrada e na carga.
0
.t

VCC =

155 (1 + cos 0) 155 = = 49, 3 V e 2 155 1 sen(2, 0) 155 ( 0 + )= = 77, 5 V 2 2 2

-VM VM VL 0 0F =45 0F 0F
VRMS VCC
.t

VRMS =

Se F = 180 = p rd: VCC = VRMS 155 (1 + cos 180o ) =0 e 2

sen(2 ) 155 1 )=0 = ( + 2 2

As tenses valor mdio (VCC) e valor eficaz (VRMS) podem ser determinadas por:

Experimente calcular a tenso mdia e a eficaz para diferentes ngulos e valores de disparo. Depois, utilize as informaes dos grficos para realizar os mesmos clculos.

VCC =

VM (1 + cos F ) (10.3)
VM 2 sen(2F ) 1 ) (10.4) ( F + 2

10.1.7 Retificador de onda completa controlado


Em geral, o retificador de meia onda no tem muitas aplicaes, pois no apre senta bom desempenho quando alimentado na tenso da rede. O circuito retifi cador de onda completa usa o semiciclo negativo para obter valores elevados de VCC e VRMS para o mesmo valor de tenso de pico. Como o valor mdio (tenso contnua) da tenso na carga pode ser controlado, possvel aplicar essa configurao em carga de baterias, controle de mquinas CC e controle de potncia de equipamentos, uma vez que o valor eficaz pode ser variado. A figura 10.15 ilustra o circuito retificador de onda completa controlado e as formas de onda da tenso na entrada e na carga. Figura 10.15a
circuito retificador de onda completa controlado.
D1 D3 Circuito de Controle de Disparo D2 D4

VRMS =

em que F expresso em radianos. As figuras 10.16a e 10.16b mostram, respectivamente, o grfico da tenso contnua e o da tenso eficaz na carga em funo do ngulo de disparo para VM = 155 V. Figura 10.16a
100 90 80 70 60
VCC

retificador de onda completa controlado: grfico da tenso contnua em funo do ngulo de disparo.

RL

50 40 30 20 10
0,5 1 1,5 2 2,5 3

Ve

0F (rd)

280

281

ELETRNICA 2

CAPTULO 10

Figura 10.16b
retificador de onda completa controlado: grfico da tenso eficaz em funo do ngulo de disparo.
120 110 100 90 80 70 60 50
VCC

aquecedores, no podendo ser usado em cargas exclusivamente CC, como car regadores de bateria.

10.1.8 Circuitos de disparo em CA


O disparo em CA se divide em dois tipos: Disparo vertical O sinal de porta uma tenso cujo valor varia at atingir a tenso de disparo de porta (VGT). Essa tenso aplicada na porta pela descarga de um capacitor (figura 10.18a). Disparo horizontal feito por meio de pulsos de disparos obtidos de osci ladores de relaxao ou de circuitos integrados (por exemplo, TCA 785). Esses pulsos so aplicados na porta em um instante correspondente ao ngulo de dis paro desejado (figura 10.18b). Figura 10.18
circuitos de disparo (a) vertical e (b) horizontal.

40 30 20 10 0
0 0,5 1 1,5 2 2,5 3

0F (rd)

Se a carga for colocada antes da ponte, como indicado na figura 10.17a, podemos observar na entrada e na carga as formas de onda ilustradas na figura 10.17b. Figura 10.17
controle de potncia em ca: (a) circuito e (b) formas de onda.

RL Ve

D1

D3 Circuito de Controle de Disparo

0F
(a) (b)

D2

D4

(a)
VM

Ve

.t

Existem vrios circuitos de disparo; a figura 10.19 apresenta o mais simples. Observe, nesse circuito, que o ngulo de disparo de no mximo 90, pois a tenso de porta est em fase com a tenso de anodo. Entretanto, possvel variar o ngulo de disparo ajustando o potencimetro varivel RV. Ao aumentar a re sistncia de porta (RG = RV + R), a corrente de porta diminui e, consequente mente, a tenso de anodo necessria para disparar o SCR deve ser maior; assim, quanto maior RV, maior o ngulo de disparo. Note tambm que o diodo D protege a porta contra tenso reversa no semiciclo negativo.
RV RL
RG1 0F1

-VM VM VL 0 0F
.t

Figura 10.19
a) circuito de disparo, b) forma de onda na carga para rG1 e c) forma de onda na carga para rG2 > rG1.

VRMS

R D Ve

(b)

(b)

Conforme observamos na figura 10.17b, mesmo a tenso apresentando valor eficaz, a tenso contnua valer zero. Por isso, esse circuito recomendado ex clusivamente para controlar a potncia em uma carga CA, como lmpadas e 282

(a)
0F2

RG2 > RG1

(c)

283

ELETRNICA 2

CAPTULO 10

possvel configurar um circuito para que o SCR dispare alm de 90. Nesse caso, devemos atrasar a tenso de porta em relao tenso de anodo. O circuito da figura 10.20 um exemplo de configurao que permite ngulo de dispa ro maior que 90. No semiciclo positivo, o capacitor se carrega por RV + R. Quando a tenso atinge aproximadamente VGT + 0,7 V, o SCR dispara para um ngulo determinado pelo potencimetro. O capacitor se descarrega e, quando comea o semiciclo negativo, o diodo D2 conduz, fazendo com que a tenso em C seja igual tenso da rede. Dessa maneira, ao iniciar o prximo semiciclo po sitivo, a tenso no capacitor ser igual a zero, garantindo que o ngulo de disparo continue o mesmo. Figura 10.20
circuito de disparo com rede rc defasadora.
Rv R C RL

10.1.9 Disparo por pulso


O disparo por pulso recomendado quando se deseja equalizar as diferenas entre as tenses de porta de disparo (VGT), pois estas apresentam variaes mes mo para SCRs da mesma famlia. Observe nos grficos 1 e 2 da figura 10.22 as tenses obtidas na carga do capacitor em constantes de tempos diferentes. Figura 10.22
VG 1 2 VGT1 VGT2

consequncias da velocidade de crescimento da tenso na porta.

D2 D1 Ve

t1

t2

Para ngulos de disparo prximos de 180, pode ser adicionada mais uma rede defasadora (figura 10.21). Figura 10.21
circuito de disparo com dupla rede defasadora.
D1 D2 R2 RL R1 Rv Ve C2

Comparando esses grficos, quanto mais rpida for a variao da tenso na porta (VGT), menor ser a diferena no tempo (t) e, portanto, menor o ngu lo de disparo. Quando a variao da tenso de porta for instantnea (pulso) e com amplitude superior ao valor mximo para VGT, no haver retardo, isto , todos os SCRs sero disparados nesse instante, at aqueles que tiverem VGT diferentes. O principal dispositivo usado para o disparo por pulso o UJT. Alm desse componente, necessrio o circuito de oscilador de relaxao estudado no captulo 9. A figura 10.23 mostra esse circuito. Figura 10.23

D3

D4

C1

RS Vz
Reti cador em Ponte

circuito de disparo por pulso com uJt.


R Dz VL RL

Nesse circuito, o capacitor C1 se carrega por R1 + RV, ocasionando um atraso. A seguir, C2 se carrega por R2, produzindo um atraso adicional. Quando a tenso em C2 atinge VGT, o SCR dispara. Como o circuito alimentado com uma tenso retificada, no h necessidade de diodo de proteo na porta. Esse circuito no adequado para controlar potncia, pois VGT tem valor baixo, e uma pequena varia o em VGT (provocada por uma troca de SCR) levaria a uma mudana no ngulo de disparo para um mesmo posicionamento de RV. 284

Ve

VC

VRB1

RB1

285

ELETRNICA 2

CAPTULO 10

Observe que a alimentao do oscilador obtida da tenso da rede, o que fundamental, pois mantm o sincronismo. O uso da tenso CA garante que, ao iniciar o semiciclo, o capacitor C comea a se carregar a partir do zero, o que no aconteceria se o circuito fosse alimentado por uma tenso CC. A figura 10.24 mostra as principais formas de onda do circuito da figura 10.23. Figura 10.24
Formas de onda do circuito da figura 10.23.
Vz Vp

Normalmente, o transformador de pulsos utilizado para isolar os dois circui tos, mas pode ser usado tambm para controlar a tenso CC no resistor RB1 quando ela atingir valor prximo de VGT, no momento em que o UJT estiver cortado (figura 10.26). Figura 10.26
oscilador de relaxao com acoplamento: a) direto, b) capacitivo e c) transformador de pulsos.

Vc

R Dz

RL Dz

R RL Dz C RL

Vv VRB1 Td Td

RB1

C (b)

RB1

(a)

(c)

0F

0F

0F

Na configurao apresentada no circuito da figura 10.27, os dois SCRs em anti paralelo e o transformador de pulsos de 1:1:1 controlam uma carga CA. Figura 10.27

10.1.10 Transformador de pulsos


Sua finalidade transferir os pulsos de disparo do oscilador para a porta do tiristor. Essa transferncia ocorre por meio dos enrolamentos no primrio e no secundrio, porm sem aumento ou diminuio de sua amplitude, pois os enro lamentos esto isolados um do outro. Existem dois tipos bsicos de transformador de pulsos. Um deles formado por um enrolamento no primrio e um no secundrio, e o outro, por um enrola mento no primrio e dois no secundrio, designados respectivamente por 1:1 e 1:1:1. A figura 10.25 mostra o aspecto fsico, o esquema de ligaes internas e os dois tipos de transformador de pulsos o ponto () indica a polaridade do enrolamento. Figura 10.25
transformador de pulso: a) esquema de ligaes internas, b) 1:1 e c) 1:1:1.
1:1:1 1 2 3
Pri Sec 1 Sec 2

controle de potncia ca com Scr.


RL R SCR1 sec1
VRB1

sec2

- + + Ve

Pr

SCR2

6 5 4

1:1

a)

b)

c)

Observe que, durante o semiciclo positivo, o UJT dispara para um ngulo de disparo determinado por R e C, gerando um pulso que aplicado no primrio e nos secundrios (sec1 e sec2). Os dois SCRs recebem pulsos em suas portas, mas apenas o SCR1 dispara, pois o anodo positivo em relao a seu catodo. No semiciclo negativo, gerado um pulso de disparo aplicado nos dois SCRs, porm somente o SCR 2 dispara. A figura 10.28 apresenta as formas de onda do circuito da figura 10.25.

286

287

ELETRNICA 2

CAPTULO 10

Figura 10.28
Formas de onda de entrada e da carga do circuito da figura 10.25.
Ve VM .t

10.2.1 DIACs comerciais


Os DIACs comerciais mais usados so o DB3 (encapsulamento DO35) e o BR100 (encapsulamento DO41), como ilustrado na figura 10.30. Os dois apre sentam tenso de disparo da ordem de 32 V. Figura 10.30
tipos de encapsulamento para diac: a) dB3 e b) Br100.

-VM VM VL 0 .t SCR1 SCR1 SCR1

2.6 -0.1
62.5+0.5 5.1-0.1
VIS

0F

SCR2

SCR2
a) b)

0.8+0.06

10.2 DIAC
O DIAC (DIode AC) um dispositivo formado tambm por quatro camadas, po rm pode conduzir nos dois sentidos e para qualquer polaridade de tenso quando o valor aplicado ultrapassar a tenso de breakover (UBO). O DIAC volta a cortar quando a tenso ou corrente fica abaixo da tenso de manuteno (UH) ou corren te de manuteno (IH). Em geral, a tenso de disparo da ordem de 32 V para a maioria dos DIACs. O DIAC foi desenvolvido para operar com o TRIAC, que ser apresentado na prxima seo. A figura 10.29 mostra a estrutura interna, o smbolo e a curva caracterstica.

10.3 TRIAC
O TRIAC (TRIode AC) foi desenvolvido para controlar potncia em CA e atuar em baixas frequncias, em aplicaes como chave esttica, controle de temperatu ra, circuitos de partida de motores de induo, equipamentos de solda etc. Algu mas das caractersticas tcnicas do SCR podem ser consideradas para o TRIAC, entre elas a corrente de manuteno e a mxima tenso que pode ser aplicada com a porta aberta, porm no caso do TRIAC, como o dispositivo funciona com ten ses nos dois sentidos, no existe mxima tenso reversa. A figura 10.31 apresenta a estrutura simplificada e o smbolo desse dispositivo. Figura 10.31
MT2

Figura 10.29
diac: a) estrutura fsica simplificada, b) smbolo e c) curva caracterstica.

U N P P

I
I
IH -UBO UH UH UBO

N N P
U

MT2

triac: a) estrutura simplificada e b) smbolo.

G N

N G

MT1

P a)

-IH

MT1

b)

c)

a)

b)

288

289

ELETRNICA 2

CAPTULO 10

Em relao configurao do circuito, o TRIAC pode corresponder monta gem equivalente de dois SCRs ligados em antiparalelo (figura 10.32), com as seguintes diferenas: O TRIAC necessita de dissipador. Por ser um nico dispositivo, utiliza somente um fusvel. Pode ser disparado de quatro modos. O circuito de disparo deve ser projetado corretamente, pois, se o sinal do pulso de disparo for muito longo, pode ocorrer perda de controle, pelo fato de o TRIAC conduzir nos dois sentidos. Figura 10.32
dois Scrs: a) em antiparalelo e b) equivalncia entre um triac.
RL RL

Figura 10.34
RL IT Vcc RL IG IT VCC

modos de disparo do triac.

RG VGG (a)

IG

RG VGG (b)

RL RG VGG IG IT VCC

RL RG VGG (d) IG IT VCC

Ve

Ve

(c)

(a)

(b)

A figura 10.33 mostra a forma de onda na carga para as duas configuraes da figura 10.32. Figura 10.33
Formas de onda da tenso na carga dos circuitos da figura 10.32.
Ve VM

Observe a figura 10.34. Os modos de disparo a e b so mais utilizados que os modos c e d, pois necessitam de um valor de corrente de porta menor para acio nar a mesma corrente principal (IT). Quando opera com carga CC e disparo CC, o TRIAC tem comportamento idntico ao do SCR, ou seja, requer um circuito de corrente ou de tenso para ser cortado. Exemplo

.t

No circuito da figura 10.35, o TRIAC um temporizador que aciona um rel de estado slido. Determine: a) os modos de disparo do TRIAC (ver figura 10.34); b) o tempo de temporizao (tempo que a lmpada fica acesa). Figura 10.35

-VM VM VL 0 .t VRMS

+12 V 1k 2 CH 8 4 7 10 k

0F

555
5

6 3

1000 F

L TIC 226

110 V 60 Hz

10.3.1 Modos de operao


Diferentemente do SCR, que s pode conduzir com o anodo positivo em relao ao catodo e com a corrente de porta entrando pela porta, o TRIAC tem quatro modos de conduo. 290
0,01uF

1k

291

ELETRNICA 2

CAPTULO 10

Soluo: O TRIAC opera nos modos a e c e o tempo de temporizao : Ti = 1,1 10 103 1 000 10 6 = 11 s

10.4.2 Chave esttica CA sncrona


Nos dois circuitos apresentados na figura 10.37, a carga resistiva. Se ao acio narmos a chave coincidir de a tenso de entrada estar passando pelo valor de pico (o disparo randmico), a corrente pode assumir valor muito alto em relao corrente nominal (aproximadamente 10 vezes superior em determi nada parte do ciclo). Para evitar que esse problema ocorra, existem circuitos que s permitem o disparo do tiristor quando a tenso estiver prxima de zero (disparo sncrono). Tais circuitos (figura 10.38) so chamados de ZVS (zero voltage switching, chaveamento de tenso em zero). O uso do disparo sncrono tem algumas caractersticas: A complexidade do circuito aumenta conforme o uso de dispositivos mais especficos. O fator de potncia melhora (a corrente passa a ser senoidal). A radiofre quncia emitida diminui. O pulso aplicado na porta deve ter durao mnima, pois a amplitude da tenso baixa no momento do disparo. Circuitos controladores proporcionais podem ser construdos mais facilmente. Figura 10.38
triac com controle de ZVS associado.
RL

10.3.2 TRIACs comerciais


Existem vrios tipos de TRIAC, que se diferenciam pela capacidade de corrente e tenso. Uma srie muito conhecida a de encapsulamento TO220. A figura 10.36 mostra o TIC226D, um TRIAC com capacidade de corrente 8 A e tenso 400 V. A letra D, posterior ao nmero, indica a tenso mxima recomendada, isto , A = 100 V, B = 200 V, C = 300 V, D = 400 V etc. Sugerese utilizar dissipador quando a corrente for superior a 1 A. Figura 10.36
exemplo de triac comercial.
MT1 MT2 G TIC226D

10.4 Aplicaes do DIAC e do TRIAC


O TRIAC indicado como chave CA em circuitos de controle de potncia. Vejamos a seguir algumas aplicaes.

10.4.1 Chave esttica CA assncrona


No circuito da figura 10.37b, o TRIAC tem a mesma funo que a chave me cnica do circuito da figura 10.37a. Observe que a chave (CH) no segundo circuito no precisa suportar a mesma capacidade de corrente da chave usada no primeiro, ou seja, na figura 10.37a a chave deve ter capacidade para supor tar um valor de corrente na carga, enquanto na figura 10.37b pode ser um reed switch, termostato ou outra chave para baixa corrente, pois aciona o TRIAC. Figura 10.37
a) chave mecnica ligando a carga e b) chave de estado slido esttica com triac.
Ve RL RL Ve

ZVS

CH

Ve

RG

CH

Os grficos da figura 10.39 mostram as curvas caractersticas de um controlador proporcional em funcionamento, que um circuito liga/desliga com chavea mento no tempo t e no perodo T. Assim, o TRIAC est em disparo sncrono, reduzindo a radiofrequncia e melhorando o fator de potncia. A potncia mdia entregue carga depende da relao entre o tempo que o TRIAC est conduzin do (tON) e o perodo (T): t ON . No entanto, a variao da potncia ocorre quando se altera tON. T 293

(a)

(b)

292

ELETRNICA 2

CAPTULO 10

Figura 10.39
representao grfica do princpio do controle proporcional.
ton

passe para a rede, pois isso causaria interferncia em aparelhos de rdio e TV que estivessem ligados na mesma rede eltrica. O filtro constitudo por Rs e Cs chamado de snubber e deve ser usado quando a carga indutiva, como em um motor, e quando se quer evitar falso disparo.

10.4.4 Luz automtica


T ton to T

O circuito da figura 10.41, conhecido por luz automtica ou luz crepuscular, utilizado quando se deseja ligar e desligar automaticamente uma lmpada na ausncia e presena de luz natural. Seu principal dispositivo o LDR (light de pendent resistor, resistor dependente de luz), pois aumenta sua condutividade quando exposto luz. A maior vantagem desse circuito em relao aos similares que utilizam transistores ou amplificador operacional que no necessita de alimentao em CC. Figura 10.41
circuito de uma luz automtica anoitecer/amanhecer.
R1

10.4.3 Controlador de luminosidade dimmer


O TRIAC utilizado em aparelhos que controlam a luminosidade de lmpadas, pois atua na variao de sua potncia. Uma das maneiras de variar a potncia por meio do controle de fase, ou seja, variando o ngulo de disparo. A figura 10.40 mostra um circuito de controle de luminosidade (dimmer). Seu princpio de funcionamento muito parecido com o do circuito que utiliza um SCR. Inicialmente, o capacitor C1 se carrega por R1 e RV e, depois, C2 se carre ga por R2 at que a tenso de disparo do DIAC seja atingida, fazendo com que C2 se descarrege.

+ -

Ve C

RV RLDR

Figura 10.40
circuito de um controlador de luminosidade (dimmer).

Carga

Lf 120 H

Filtro de RF R1 3k3

Snubber

Ve

Cf 0.1 F

220k

RS 47 R2 15k CS 0.1 F

No circuito da figura 10.41, se no ambiente em que o LDR estiver instalado no houver luz, a lmpada ficar acesa. Isso acontece porque na ausncia de luz sua resistncia alta e, portanto, o capacitor se carrega at atingir sua tenso de dis paro em cada semiciclo, o que ocasiona o disparo do TRIAC. Quando o LDR iluminado, sua resistncia diminui, impedindo que a tenso no capacitor atinja a tenso de disparo do DIAC; consequentemente, o TRIAC no recebe sinal na porta e a lmpada permanecer apagada.

10.5 PUT
O PUT (programmable unijunction transistor, transistor unijuno programvel) um dispositivo formado por quatro camadas que foi desenvolvido para suprir uma deficincia tcnica apresentada nos circuitos com UJT, ou seja, dependncia do perodo das oscilaes com a razo intrnseca de disparo 1 T = R C ln 1 295

C1 0.1 F

C2 0.1 F

No circuito da figura 10.40, o filtro constitudo por Lf e Cf um passabaixa. Sua funo evitar que a radiofrequncia gerada, ao acionarmos o TRIAC, 294

ELETRNICA 2

CAPTULO 10

A figura 10.42 mostra a estrutura simplificada, o smbolo e o circuito equivalen te do PUT. Figura 10.42
unijuno programvel: a) estrutura simplificada, b) smbolo e c) circuito equivalente.
P N P N K Catodo
(K)

Figura 10.43
R A K RL G
R2 Vcc R1 R UAK A TR1 C VG VBE G TR2 K RL 2N6027 R2 R1 Vcc 1. ANODO 2. GATE 3. CATODO 1 2 3 TO-92

A Anodo G
UAK (A) UAK

A G

UAK

Gate
(G)

a)
VA

b)

c)

a) circuito de um oscilador de relaxao com Put, b) Put substitudo pelo circuito equivalente, c) aspecto fsico do Put e d) curva caracterstica do Put.

VA

a)

b)

c)
VF VV

Considere o circuito de um oscilador de relaxao da figura 10.43a. A tenso na porta dada pelo divisor de tenso constitudo por R1 e R2, que pode ser calculada por: VG = R1 VCC R1 + R2

IGAO

IP

IV

IF

IA

d)

Para que os transistores internos conduzam, necessrio que: UAKVBE + VG ou UAK VBE + R1 VCC R1 + R2

Analisando os circuitos e a curva caracterstica das figuras 10.43a, 10.43b e 10.43d, podemos notar que inicialmente o capacitor C est descarregado; portanto, UAK < < VBE + VG. Desse modo, o PUT est cortado e C continua a se carregar por R. Quando UAK = VBE + VG, o PUT dispara e, ento, C se descarrega pelo PUT e por RL. A descarga muito mais rpida que a carga, pois R >>> RL. A figura 10.44 mostra as formas de onda da tenso no capacitor e na carga da figura 10.43a. Figura 10.44
VC VP T

(a)
VV

Formas de onda da tenso no capacitor e na carga do circuito da figura 10.43a.

Essa expresso similar condio de disparo do UJT, isto : VP VD + VCC em que a razo intrnseca de disparo, calculada em funo das resistncias internas do UJT por: = RB1 RB1 + RB 2

VP

(b)

Para determinarmos o perodo das oscilaes, podemos calcular: T = R C ln 1 1

Quando comparamos as expresses que fornecem a tenso de disparo do PUT (UAK) e a do UJT (VP), podemos admitir que os resistores externos R1 e R2 determinam o disparo do PUT. Da a denominao unijuno programvel, pois o valor de pode ser programado por dois resistores externos. A figura 10.43c mostra o modelo PUT da famlia 2N6027 e a figura 10.43d, a curva caracterstica. 296

em que a relao de disparo () dada pelos resistores externos R1 e R2, por meio da expresso: = R1 R1 + R2 297

ELETRNICA 2

CAPTULO 10

10.6 Circuito integrado TCA 785


Esse circuito tem a funo de driver de tiristores (SCR ou TRIAC), capaz de ge rar pulsos de disparo sincronizados com a tenso da rede, com ngulo de disparo variando de 0 a 180 (controle de fase). Vejamos seu funcionamento resumidamente no exemplo a seguir. Um pulso dente de serra (pino 10, V10) gerado internamente e comparado com uma ten so de referncia V11 obtida de um divisor de tenso externo com tenso varivel. Se o valor da tenso do dente de serra maior que o valor da tenso de referncia, o CI gera um pulso positivo (pino 15), que aplicado na porta do tiristor (SCR ou TRIAC). No semiciclo negativo, tambm gerado um pulso positivo para o mesmo ngulo (pino 14). A figura 10.45 mostra a pinagem e a tabela 10.2, o nome de cada pino. Figura 10.45
Pinagem do tca 785.
GND Q2 QU Q1 VSYNC I QZ VREF 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 VS Q2 Q1 L C12 V11 C10 R9

Pino
12 13 14 15 16

Notao
C12 L Q1 Q2 VS

Funo
Controla a largura do pulso de sada Aumenta a largura do pulso Sada de pulso positivo no semiciclo positivo Sada de pulso positivo no semiciclo negativo Alimentao CC

A figura 10.46 ilustra um circuito de controle de potncia por controle de fase usando o TCA 785 e um TRIAC. O ngulo de disparo pode ser ajustado con tinuamente de 0 a 180 com o auxlio de um potencimetro externo de 10 k. Durante o semiciclo positivo, o TRIAC recebe um pulso positivo na porta vindo do pino 15. Durante o semiciclo negativo, a porta do TRIAC tambm recebe um pulso positivo, porm proveniente do pino 14. A durao do pulso de aproximadamente 100 s.

Figura 10.46
aplicao do tca 785 em controle de potncia por controle de fase.

4.7 k 9W 1N4005 0.47 k 10 K

Rsync 220 k

Sada de pulsos de disparo

Carga
1 2 3 16 15 14 13 12 11 10 9
2.2 k
BAY 61 BAY 61

4.7 k

Tabela 10.2
Pinos do tca 785 e suas funes.

Pino
1 2 3 4 5 6 7 8 9 10 11

Notao
GND Q2 QU Q1 VSYNC I QZ VREF R C10 V11 GND

Funo
220 V~

470 F 16 VBAY 61 BAY 61

150 k
TXC 10 M 60 10 k

4 5

2.2 F (MKH) 2.2 k

Potencimetro de Controle de ngulo de Disparo

Sada complementar do pino 15 Sada de pulso positivo Sada 1 invertida Tenso de sincronismo Inibe as sadas quando aterrada Sada em coletor aberto Tenso de referncia de 3,1 V Resistncia que ajusta a rampa Capacitor da rampa Tenso de controle

0.22 F 250 V~ 15 V

6 7 8

C12
150 pF

Capacitor da rampa

0.1 F
100 k

C10
47 pF

298

299

ELETRNICA 2

CAPTULO 10

10.7 IGBT
O IGBT (insulated gate bipolar transistor, transistor bipolar de porta isolada) um dispositivo que apresenta como circuito de entrada um MOSFET e como circuito de sada um transistor bipolar (BJT). Antes de conhecermos o IGBT, vamos re lembrar algumas caractersticas tcnicas e detalhes do BJT e do MOSFET. Desde a decada de 1950 pesquisadores da rea de eletrnica tentavam desen volver dispositivos capazes de aliar potncia, velocidade de comutao, eficin cia e baixas perdas na operao. Nos anos 1970 o transistor bipolar era o nico transistor de potncia utilizado, quando foi criado o MOSFET de potncia, usado at os dias de hoje. O transistor bipolar apresenta as seguintes caractersticas: possui corrente de base relativamente alta para poder saturar (turnon), relativamente lento para cortar (turnoff ) e tem sensibilidade ao disparo trmico (thermal runaway) em decorrncia do coeficiente de temperatura negativo. O MOSFET um dispositivo controlado por tenso e tem coeficiente de tem peratura positivo, que protege contra disparo trmico e permite maior fre quncia de operao. Vamos agora comparar algumas informaes tcnicas do BJT e do MOSFET, que demonstram as qualidades de cada um desses dispositivos de potncia. Pelo fato de a porta (gate) ser isolada, o MOSFET apresenta relao entre a corrente principal e a de entrada (ganho) extremamente alta. Esse ganho de corrente elevado porque no h corrente de porta; a nica corrente que existe a transitria que carrega a capacitncia associada. Caso o BJT seja usado para controlar a corrente em uma carga, ser necessria uma corrente de base relativamente alta IC IB = . Por exemplo, se a corrente de coletor vale 80 A e b = 20, ento a corrente de base valer 4 A, que um valor elevado para um transistor bipolar ou um circuito integrado de controle manipular (figura 10.47). Figura 10.47
transistor de potncia chaveando uma corrente elevada.
4A Circuito de Controle = 20 84 A RL 80 A

O MOSFET apresenta uma impedncia de entrada elevada e no consome cor rente (figura 10.48). Alm disso, o circuito de controle mais simples, porm a queda de tenso entre dreno e fonte maior que a queda de tenso entre coletor e emissor, em comparao com um transistor bipolar. Quando em conduo, o MOSFET se comporta como resistor (rdson) com coeficiente de temperatura po sitivo; o valor desse resistor depende da tenso entre porta e fonte (VGS). Figura 10.48
RL 80 A 0A Circuito de Controle 80 A

moSFet de potncia chaveando uma corrente elevada.

Levando em conta os aspectos tcnicos positivos do MOSFET e do BJT aqui apresentados, recomendase o IGTB em aplicaes de potncia, pois rene em um nico dispositivo as vantagens do MOSFET e do BJT. Alm disso, a estru tura fsica do IGBT a combinao das estruturas desses dois dispositivos (figu ra 10.49). Figura 10.49
C Gate Polysilicon Oxide R Emiter N+ PP+ rb N- EPI N+ Buffer Layer p+ Substrate Collector E C C rb N+ G

transistor bipolar de porta isolada: (a) estrutura fsica, (b) circuito equivalente, (c) e (d) smbolos.

a)

b)

G G

c)

d)

300

301

ELETRNICA 2

CAPTULO 10

O IGBT utilizado principalmente em: Inversores de frequncia (circuitos que produzem tenso alternada a partir de tenso contnua). Sistemas de controle de trao em trlebus e nibus eltricos. Aquecimento indutivo. Controle de motores CA. Fontes de alimentao. Transmisso em corrente contnua. Carregadores de bateria.

(caracterstica obtida em MOSFET de potncia). A tabela 10.3 resume as prin cipais caractersticas dos trs dispositivos. Tabela 10.3
Principais caractersticas do transistor bipolar, do moSFet e do iGBt.

Caractersticas
Forma de controle Complexidade do circuito de controle Impedncia de entrada Frequncia Tenso de saturao rea de operao segura (SOA)

Transistor bipolar
Corrente Complexo Baixa Baixa (< 100 kHz) Baixa Estreita

MOSFET
Tenso Simples Alta Alta (< 1 MHz) Alta Larga

IGBT
Tenso Simples Alta Mdia Baixa Larga

10.7.1 Corrente de cauda


O IGBT apresenta algumas limitaes, entre elas menor velocidade de chave amento que o MOSFET. Quando o IGBT vai da conduo para o corte, ao contrrio do MOSFET, a corrente no chega a zero imediatamente. Por causa de recombinaes entre lacunas e eltrons, a corrente de coletor (IC) demora para se anular, apesar de a tenso entre coletor e emissor (VCE) j ser mxima. Esse final de corrente, chamado de corrente de cauda (current tail) (figura 10.50), limita a operao em frequncias elevadas. Figura 10.50
iGBt comutando da saturao para o corte com detalhe da corrente de cauda.

A rea de operao segura (safe operating area, SOA) definida como a fronteira em que possvel operar sem que o dispositivo seja destrudo. A figura 10.51 apresenta um exemplo de SOA de um IGBT. Figura 10.51
Soa do iGBt ixSH30n60B2.

IC

VCE
50 45 40

IC - Amperes

35 30 25 20 15 10 5 Tj = 125C RG = 10 ohms dV/dT < 10V/ns

CURRENT TAIL

0 100 150 200 250 300 350 400 450 500 550 600

VCE - Volts

10.7.2 Diodo em antiparalelo


Quando o IGBT for usado para controle de motores, um diodo (diodo de co mutao) deve ser colocado em paralelo com o dispositivo para sua proteo. As especificaes tcnicas desse diodo ser ultrarrpido e ter baixa queda de tenso e baixa corrente de fuga. Nessa configurao, o IGBT utilizado como chave, ligando e desligando uma carga de alta potncia. Para isso, tem de apresentar baixa queda de tenso (ca racterstica obtida em um transistor bipolar) e poder operar em frequncias altas 302

10.7.3 IGBT ligado em paralelo


O IGBT pode ser ligado em paralelo quando se deseja aumentar a capacidade de corrente, obter melhorias trmicas e para redundncia. Entretanto, as variaes de parmetros entre os dispositivos que sero associados em paralelo podem resultar em compartilhamento diferente da corrente. Alm disso, em geral, a temperatura e a configurao influenciam a operao do IGBT em paralelo. 303

Captulo 11

Optoeletrnica

ELETRNICA 2

CAPTULO 11

400 nm. Radiao com comprimento logo acima de 700 nm chamada de in fravermelha (infrared, IR) e com comprimento abaixo de 400 nm, ultravioleta, no mais visvel.

11.1 Sensores
Sensor um dispositivo que apresenta uma variao (reversvel) por exemplo, em sua resistncia ao ser exposto radiao luminosa.

11.1.1 Fotorresistor
um sensor de luz que altera sua resistncia ao ser exposto luz. O LDR, estu dado no captulo anterior, o dispositivo mais conhecido. A figura 11.2 mostra o aspecto fsico, os smbolos e a curva de resposta espectral de um LDR padro. Observe que a sensibilidade mais alta ao redor do compri mento de onda 550 nm. Figura 11.2
100 90 80 70

ste captulo apresenta conceitos bsicos dos dispositivos semiconduto res usados em optoeletrnica. De modo geral, os dispositivos optoele trnicos podem ser divididos em duas grandes reas: os sensores e os emissores (h tambm dispositivos de acoplamento, que so o resultado da combinao de sensores e emissores). Um dispositivo optoeletrnico: 1. Detecta e/ou responde a um sinal de luz. 2. Emite ou modifica luz coerente ou no coerente. 3. Utiliza luz para seu funcionamento interno. A palavra optoeletrnica a unio de ptica e eletrnica, ou seja, referese a dispositivos eletrnicos sensveis ao da luz. Mas qual a definio fsica de luz? Luz a energia radiante transmitida atravs de ondas eletromagnticas de compri mento entre 0,3 mm e 30 mm. Nessa faixa, chamada de espectro eletromagntico, encontrase a luz visvel ao olho humano (0,38 mm a 0,78 mm), e as radiaes ul travioleta (UV) e infravermelha (IR) ocupam as extremidades.

ldr: a) smbolos e b) curva de resposta espectral.

Resposta relativa

60 50 40 30 20 10

Figura 11.1
espectro eletromagntico com destaque para a parte visvel.
1024 1022 1020 1018 1016 1012 1010 1022 108 106 104 102 100 v (Hz)

400 500 600 700 800 900 Comprimento da onda (nm)

a)

b)

10-16

10-14

10-12

10-10

10-8

10-6

10-4

100

108

102

104

106

108

(m)

Visible spectrum

O LDR usado em circuitos de proteo, alarmes, instrumentos de medida de luminosidade e nas situaes em que for necessrio detectar variao ou presen a de luz no espectro visvel ou fora dele. As figuras a seguir apresentam alguns exemplos de circuitos com aplicao de LDR. A figura 11.3 mostra um sensor de presena de luz com temporizador. Na ausncia de luz, a resistncia do dispositivo elevada e, portanto, a tenso no pino 2 deve ser maior que 4 V (um tero de 12 V), valor que pode ser ob tido com a regulagem do potencimetro. Quando a luz incide no LDR, sua resistncia diminui e a tenso no pino 2 reduz para abaixo de 4 V, disparan do o LM555, que, por estar configurado como monoestvel, liga a lmpada durante determinado tempo, por meio do capacitor de 1 000 F e do resistor de 10 k. 307

400

500

600

700

A figura 11.1 mostra o espectro eletromagntico para todos os tipos de onda, com destaque para a radiao luminosa visvel. Em uma extremidade localizase o vermelho, com 700 nm de comprimento de onda, e na outra, o violeta, com 306

ELETRNICA 2

CAPTULO 11

Figura 11.3
Sensor de presena de luz com temporizador.
10 k 1k 8 2 555 6 3 1 1k TIC 226 1000 F L 110 V 60Hz 4 7 +12 V 10 k

Se for aplicada uma tenso externa de maneira a polarizar reversamente a jun o, a largura da regio de carga espacial (r.c.e.) ou regio de depleo aumenta r (figura 11.5b). Figura 11.5
on negativo on positivo - Eltron Livre + Lacuna

E P N P
+

N IT RL

r.c.e a)

r.c.e b)

Juno Pn: a) em aberto, b) polarizada reversamente e iluminada, c) smbolo.


c)

O circuito da figura 11.4 de um alarme com trava. Sua base um amplificador operacional usado como comparador de nvel, que, por causa de seu altssimo ganho, torna o circuito extremamente sensvel. Nesse circuito, o LDR ilumina do por uma fonte de luz. Se o potencimetro estiver ajustado para valores de tenso na entrada no inversora menores que 6 V, a sada do AO baixa (prxima de zero), mantendo o SCR cortado. Quando a iluminao sobre o LDR inter rompida, mesmo que rapidamente, a tenso no pino 3 fica maior que no pino 2 e a sada do AO eleva prximo a 12 V, disparando o SCR e ligando o rel e o alar me. Mesmo que a luz volte a atingir o LDR, o SCR continuar conduzindo. Figura 11.4
alarme com trava. +12 V 10 k 10 k
1N4001

Se a regio de carga espacial for iluminada com radiao de comprimento de onda adequada, ligaes covalentes sero quebradas (na regio de carga espacial existem ons da impureza e tomos de silcio), gerando pares eltronlacuna. O campo eltrico acelerar os eltrons para a regio N e as lacunas para a regio P, e externamente aparecer uma corrente IT igual a: IT = IL + ID (11.1) em que IL a corrente gerada pela luz e ID a corrente reversa de saturao ou corrente no escuro (dark). Tipicamente, os valores para dispositivos construdos de silcio so IL da ordem de 10 A e ID da ordem de 1 nA. A figura 11.6a mostra o circuito com o fotodiodo polarizado reversamente e a fi gura 11.6b, as curvas caractersticas em funo da intensidade luminosa e a reta de carga. As intersees da reta com as curvas de intensidade luminosa determi nam os pontos de operao. Em intensidade luminosa alta, o fotodiodo pratica mente um curtocircuito (o ponto de operao est localizado na parte superior da reta). Em luminosidade baixa (ambiente escuro), a corrente praticamente zero; toda a tenso da fonte estar no diodo. Figura 11.6
I

+12 V

10 k

7 741 6 1N4001

2k2

3 +

TIC 106A

10 k

RL

RL

4 mW/cm 3 mW/cm 2 mW/cm 1 mW/cm escuro u

a) circuito com fotodiodo polarizado reversamente e b) curva caracterstica.

11.1.2 Fotodiodo
Quando uma juno PN criada, eltrons livres se deslocam, por difuso, do lado N para o P, e lacunas, do lado P para o N. Na condio de equilbrio (sem tenso externa), no lado P prximo juno existem ons negativos, e no lado N, ons positivos (figura 11.5a). O campo eltrico resultante impede que o processo de difuso continue. 308

N
IT

Vcc IT

Vcc

a)

b)

309

ELETRNICA 2

CAPTULO 11

11.1.3 Fototransistor
O fototransistor funciona exatamente como um transistor, porm sua base no excitada por corrente externa, e sim por luz (figura 11.7a) existem fototran sistores que permitem a injeo de corrente na base alm da luz. Do ponto de vista funcional, um fototransistor pode ser entendido como um transistor co mum em cuja base foi colocado um fotodiodo (figura 11.7b). Figura 11.7
a) Fototransistor e b) circuito equivalente.
C RL lC

Figura 11.9
Fotodarlington: smbolo.

(a)
RL lC IL Vcc Vcc

(b)
RL

11.1.4 Clula solar


IL Vcc

N
B

P N
E

( 1+

) IL

Como vimos, a incidncia de luz sobre uma juno PN gera pares eltronlacuna; ento, os eltrons movimentamse para o lado P e as lacunas, para o lado N, aparecendo entre as extremidades da juno uma tenso. Se no existir circuito externo, a tenso ter valor VOC (open circuit, tenso em vazio). Se ligarmos uma resistncia aos terminais do dispositivo, uma corrente ser fornecida ao circuito externo. O dispositivo assim construdo chamase clula fotovoltaica, quando no se es pecifica a radiao incidente; quando a radiao incidente a solar, o dispositivo recebe o nome de clula solar (figura 11.10). O material bsico usado na construo de uma clula fotovoltaica o silcio em uma das trs formas: monocristalino, policristalino ou amorfo. Figura 11.10
clula solar.

A corrente de coletor b vezes maior que a corrente de base, isto , a sensibilida de b vezes maior, porm a mxima frequncia de operao b vezes menor que a do fotodiodo. A expresso a seguir determina a corrente de coletor: IC = b IL = b (IL + ID) (11.2) A figura 11.8 mostra o aspecto fsico de um fototransistor; observe que muito semelhante ao fotodiodo. Figura 11.8
dario SaBlJak/SHutterStock

Fototransistor: aspecto fsico.

O fotodarlington basicamente um transistor comum ligado a um fototransis tor na configurao Darlington (figura 11.9). Apresenta ganho elevado, porm a resposta em frequncia bem menor que do fototransistor. 310

neiJia/SHutterStock

311

ELETRNICA 2

CAPTULO 11

A figura 11.11 apresenta grficos referentes potncia e corrente em funo da tenso. Neles podemos observar as curvas caractersticas de uma clula solar e identificar alguns valores, como a corrente de curtocircuito (ISC) e a tenso em vazio (VOC). Figura 11.11
JoHanneS korneliuS /SHutterStock

curvas caractersticas de uma clula solar radiao incidente de 1 000 w/m2.

Corrente (Amperes)
1,25 1,00 0,75 0,50 0,25 Voc 0,10 0,20 0,30 0,40 0,50 0,60 lsc

Potncia (w)
0,500 0,456 0,375 Pm

0,250 0,125 Vmp 0,10 0,20 0,30 0,40 0,50 0,60 0,70 0,80

0,70

Figura 11.12

Tenso (v) Corrente (Amperes)


1,00 0.90 0.75 0.50 0.25 Vmp 0.10 0.20 0.30 0.40 0.50 0.60

Tenso (v) Potncia (Watts)


0.50 Ponto de Potncia Mxima 0.40 0.30 0.20 0.10

11.2 Emissores
So dispositivos que emitem luz ao serem percorridos por uma corrente eltrica. Isso ocorre quando uma juno PN, polarizada diretamente, percorrida por uma corrente de valor adequado e uma radiao luminosa emitida. O dispositivo assim construdo chamado de LED (light emitting diode, diodo emissor de luz). O LED uma juno PN; portanto, tem algumas caractersticas eltricas do diodo, como: apresenta queda de tenso quando est conduzindo (de 1,5 V a 2 V, dependendo da cor da radiao), possui mxima tenso reversa (em geral, peque na) e conduz corrente em apenas um sentido. A figura 11.13 mostra o smbolo e exemplos de LEDs comerciais. A identificao dos terminais (anodo e catodo) costuma ser feita de duas maneiras: pela diferena de tamanho entre os terminais, sendo o anodo maior, ou por meio de um chanfro, que identifica o catodo.

exemplos de painis solares.

lmp

0.70

Tenso (v)

As principais aplicaes dos painis solares so: Equipamentos eletrnicos de estaes remotas de transmisso. Carregadores de bateria. Iluminao residencial e pblica. Alimentao de relgios e calculadoras. Satlites de comunicao. Bombas hidrulicas para irrigao. Locais de difcil acesso rede eltrica. 312

K (catodo) a)

O tamanho do LED (os maiores tm 10 mm de dimetro e os menores, 3 mm) e a cor determinam a intensidade da corrente que ele deve consumir. Quanto maior a corrente, maior a luminosidade; excesso de corrente pode danificar ou diminuir a vida til do componente. 313

iVaScHenko roman/SHutterStock

As clulas solares so usadas para transformar a energia solar em energia eltrica. Como a tenso que uma nica clula pode produzir muito baixa (tipicamente VOC = 0,6 V), as clulas so associadas em srie e em paralelo para aumentar a capacidade de corrente. Por esse motivo, um painel solar constitudo de vrias clulas.

Figura 11.13
A (anodo)
Smbolo e exemplos de diodos emissores de luz.

arcHman/SHutterStock

ELETRNICA 2

CAPTULO 11

Quando os LEDs surgiram, eram usados basicamente em displays e como indi cadores de ligado/desligado. Hoje, o display de LCD os substituiu com vanta gens, porm tm sido utilizados em lmpadas e TVs de alta definio. A polarizao de um LED consiste basicamente em estabelecer uma corrente em seus terminais. Como a queda de tenso pode variar de 1,5 V a 2 V para LEDs da mesma famlia, se o LED precisar ser trocado, a intensidade da corrente pode sofrer alteraes e, consequentemente, alterar a luminosidade. Entre os vrios circuitos que polarizam o LED, o da figura 11.14a o mais usa do, por sua simplicidade. Para calcular o valor de R, basta conhecer a corrente e a queda de tenso. Por exemplo, se VLED = 2 V e a intensidade da corrente de 20 mA, ento o valor de R deve ser de: R= 12 2 10 V = = 0, 5 k = 500 20 mA 20 mA

Figura 11.15
acoplador ptico.
Acoplador ptico

Diodo IR

Foto Sensor

As principais caractersticas de um acoplador ptico so: Mxima tenso de isolao a mxima tenso que pode ser aplicada entre a entrada e a sada. Os valores podem ser da ordem de 5 kV. Mxima resistncia de isolao a resistncia entre a entrada e a sada. Pode atingir valores da ordem de 1011 . Capacitncia de isolao Como a entrada e a sada so condutores e esto separadas por um meio isolante, h uma capacitncia parasita associada. Essa capacitncia limita a frequncia de operao, pois em frequncias ele vadas passar a existir uma corrente entre a entrada e a sada mesmo que os valores de tenso sejam baixos. Relao de transferncia (CTR) determinada pela relao entre a cor rente da sada (Is) e a da entrada (Ie): CTR% = Is 100 Ie

O circuito da figura 11.14b mais elaborado e fornece corrente constante para o LED. A resistncia do resistor R determina o valor da corrente independen temente da queda de tenso. Supondo que a corrente no LED seja de 20 mA, o valor de R ser dado por: R= 12 6 6V = = 0, 3 k = 300 20 mA 20 mA

Figura 11.14
circuitos de polarizao do led: a) simplificado e b) corrente constante.
+12 V R 10 k I = IE = IC

+12 V + R 6V

O acoplador ptico mais usado o que tem como sensor de sada um foto transistor. Um exemplo o 4N25 (figura 11.16), que apresenta relao de transferncia maior que 20% e tenso de isolao entre a entrada e a sada de 5 300 V RMS . Figura 11.16
A
1 2 3 6 5 4

B C E

a)

b)

C NC

1 - Anodo 2 - Catodo 3 - NC 4 - Emissor 5 - Coletor 6 - Base

acoplador ptico com fototransistor 4n25.

11.3 Acoplador ptico


O acoplador ptico ou isolador ptico (figura 11.15) um bloco que tem in ternamente um diodo emissor infravermelho e um sensor ptico (fotodiodo, fototransistor, fotoSCR, fototriac, fotodarlington etc.). Sua aplicao mais im portante isolar eletricamente os circuitos de controle e de potncia. 314 A figura 11.17 mostra o acoplador ptico 4N29, com fotodarlington como sen sor de sada. A relao de transferncia de 500% e a tenso de isolao de 2 500VRMS. 315

ELETRNICA 2

CAPTULO 11

Figura 11.17
acoplador ptico com fotodarlington 4n29: pinagem e dados.
1 2 3 6 5 4 1: Anode 2: Cathode 3: NC 4: Emitter 5: Collector 6: Base MT VF IF
Zero Crossing Detector

Figura 11.20
esquema simplificado de um acoplador ptico com triac e ZVS.

MT

Um acoplador muito utilizado em potncia o da famlia MOC30XX, que driver de TRIAC, sem ZVS, apresentando isolao de 7,5 kV entre a entrada e a sada (figura 11.18). Figura 11.18
acoplador ptico com fototriac.
Anode Cathode NC
1 6

A figura 11.21 mostra um acoplador ptico com TRIAC e ZVS, e a figura 11.22, um exemplo de aplicao. Figura 11.21
1 2 3 6 5 4 1. Anode 2. Cathode 3. NC 4. Main Terminal 5. Substrate do not connect 6. Main Terminal

acoplador ptico com triac e ZVS moc2061.

Main Term

.
Main Term

Figura 11.22
IFT 1 2 3
Zero Crossindo Circuit

6 5 4 IGT

MT2 Entrada CA

A figura 11.19 apresenta uma aplicao tpica do MOC3011 como driver de TRIAC que funciona como chave de estado slido. A isolao total entre o circuito de controle e o de potncia. A corrente no LED de entrada deve ser no mnimo 10 mA e no mximo 50 mA. Observe que no existe sincronismo entre a chave CH e o TRIAC. Isso significa que, se a chave for fechada no instante em que a tenso da rede estiver passando pelo pico, pode ocorrer um pico de corrente (surge). Figura 11.19
aplicao de acoplador ptico com fototriac.
CH Vcc
150 1 2
MOC3011M

acoplador ptico com triac e ZVS: a) circuito e b) formas de onda.

II

lL

TRIAC DRIVER

RG MT1 RL TRIAC de Potncia a)

t1

t2

Corrente no LED emissor (lFT) Entrada CA corrente no TRIAC driver Tenso no TRIAC principal corrente na carga b)

RL

6 150 4
TRIAC

Se for necessrio inserir controle de disparo em zero, podese usar isolador p tico com TRIAC e chaveamento em zero (figura 11.20). Ao ser aplicada uma corrente de entrada (IF), o TRIAC somente conduzir quando a tenso estiver prxima de zero; com isso, no ocorrer rudo de alta frequncia nem surge de corrente (inrush current). 316

No circuito apresentado na figura 11.22, podemos observar que no instante t1 injetada uma corrente na entrada do acoplador ptico e o TRIAC driver no dispara. No entanto, quando a tenso est passando prxima de zero, ou seja, no instante em que a rede vai do semiciclo positivo para o negativo, o TRIAC driver dispara, fornecendo um pulso de corrente para o TRIAC de potncia, que 317

ELETRNICA 2

CAPTULO 11

tambm dispara, ligando a carga. Se o sinal de corrente mantido na entrada, o processo volta a ocorrer toda vez que a tenso passar pelo zero. Quando o sinal retirado no instante t2, o TRIAC no corta imediatamente, e sim quando a tenso da rede passar por zero.

Figura 11.25
refletor ptico.

11.4 Interruptor ptico


Esse dispositivo possui um emissor e um receptor pticos em um mesmo bloco, exatamente como o acoplador ptico, porm com uma abertura, na qual um anteparo pode ser colocado para impedir que o feixe luminoso atinja o receptor (figura 11.23). Figura 11.23
interruptor ptico: a) esquema eltrico, e b) aplicao.
VF IF + IC

1 2

4 3

A figura 11.25 apresenta um exemplo de refletor ptico, o QRE00034. Esse refletor consiste de um diodo infravermelho e um transistor NPN montados lado a lado, sem contato com a superfcie e com filtragem para a luz do dia. A distncia entre sensor e refletor deve ser de 4 mm.

+ VCE Interruptor ptico


Catodo Coletor Anodo Emissor

a)

b)

O interruptor ptico utilizado principalmente para monitorar a posio de um eixo e medir sua rotao. A figura 11.24 mostra o interruptor ptico TLP 507A, seus pinos, algumas carac tersticas eltricas e limites. O modelo apresentado um sensor fotodarlington. Figura 11.24
interruptor ptico tlP 507a.
1 2
1. Cathode 2. Anode 3. Emitter 4. Collecitos

4 3

11.5 Refletor ptico


O refletor ptico tem funcionamento semelhante ao do interruptor, pois possui o emissor e o receptor em um mesmo conjunto, assim como um anteparo externo que pode influenciar a transmisso do feixe. A grande diferena est na maneira como feita essa interveno: em vez de ficar entre o emissor e o receptor, o feixe apontado para o anteparo, que pode ser refletivo ou no. 318 319

Referncias bibliogrficas

REFERNCIAS BIBLIOGR FICAS

ALBUQUERQUE, R. O.; SEABRA, A. C. Utilizando eletrnica com AO, SCR, TRIAC, UJT, PUT, CI 555, LDR, LED, FET. So Paulo: rica, 2009. BOYLESTAD, R. L.; NASHELSKY, L. Dispositivos eletrnicos e teoria de circui tos. 8 ed. So Paulo: Prentice Hall, 2006. CAPUANO, F. G.; MARINO, M. A. P. Laboratrio de eletricidade e eletrnica. 22 ed. So Paulo: rica, 2002. CIPELLI, M. V.; SANDRINI, W. J. Teoria e desenvolvimento de projetos de cir cuitos eletrnicos. 14 ed. So Paulo: rica, 1991. CRESESB. Tutorial de energia solar: princpios e aplicaes. Disponvel em: <http://www.cresesb.cepel.br>. Acesso em: nov. 2009. FAIRCHILD SEMICONDUCTORS. Application note AN3003: applications of random phase crossing TRIAC drivers. Disponvel em: <http://www.fairchild semi.com>. Acesso em: nov. 2010. GENERAL ELECTRIC CORPORATION. SCR manual. 6 ed. New York: Prentice Hall, 1979. LILEN, H. Tiristores y TRIACs. Barcelona: Marcombo Boixareu, 1978. MALVINO, A. P. Eletrnica. 4 ed. So Paulo: McGrawHill, 1997. v. 1. SEDRA, A. S.; SMITH, K. Microeletrnica. 5 ed. So Paulo: Prentice Hall, 2007. TEXAS INSTRUMENTS SERIES. Digital integrated circuits and operational: amplifier and optoelectronic circuit design. New York: McGrawHill, 1976.

323

Excelncia no ensino prossional


Administrador da maior rede estadual de educao pro ssional do pas, o Centro Paula Souza tem papel de destaque entre as estratgias do Governo de So Paulo para promover o desenvolvimento econmico e a incluso social no Estado, na medida em que capta as demandas das diferentes regies paulistas. Suas Escolas Tcnicas (Etecs) e Faculdades de Tecnologia (Fatecs) formam pro ssionais capacitados para atuar na gesto ou na linha de frente de operaes nos diversos segmentos da economia. Um indicador dessa competncia o ndice de insero dos pro ssionais no mercado de trabalho. Oito entre dez alunos formados pelas Etecs e Fatecs esto empregados um ano aps conclurem o curso. Alm da excelncia, a instituio mantm o compromisso permanente de democratizar a educao gratuita e de qualidade. O Sistema de Pontuao Acrescida bene cia candidatos afrodescendentes e oriundos da Rede Pblica. Mais de 70% dos aprovados nos processos seletivos das Etecs e Fatecs vm do ensino pblico. O Centro Paula Souza atua tambm na quali cao e requali cao de trabalhadores, por meio do Programa de Formao Inicial e Educao Continuada. E ainda oferece o Programa de Mestrado em Tecnologia, recomendado pela Capes e reconhecido pelo MEC, que tem como rea de concentrao a inovao tecnolgica e o desenvolvimento sustentvel.