Lgica Secuencial

Tabla de estado
Consta de 3 secciones:

El estado presente indica las salidas de los flip flops antes del pulso de reloj. El siguiente despus del pulso de reloj y la salida las variables de salida durante el presente

Lgica Secuencial
Diagrama de estado
Un estado se representa con un circulo y la transicin con lneas que los conectan. El nmero dentro del circulo identifica el estado. Las lneas tiene dos nmeros separados por / . Primero va el valor de entrada que provoca la transicin y despus la salida

Lgica Secuencial
Ecuaciones de estado
Expresin algebraica que especifica las condiciones para la transicin de un flipflop. El primer miembro denota el estado siguiente de un flip flop en el segundo miembro que es una funcin booleana que hace que el siguiente estado sea 1.

Lgica Secuencial
Ecuaciones de estado

Lgica Secuencial
Ecuaciones de estado

Lgica Secuencial
Resumen

Lgica Secuencial
Resumen

Lgica Secuencial
Resumen

Lgica Secuencial
Resumen

Lgica Secuencial
Resumen

Lgica Secuencial
Resumen
Si un latch S-R tien e un 1 en su entrada S y un 0 en su entrada R, p asando posteriorm ente su entrada S a 0, el latch estar en estado:
SET RESET Condicin no vlida Borrado (CLEAR)

El estado no vlido de un latch S-R ocurre cuando:

S =1, R = 0 S =0, R =1 S =1, R =1 S = 0 R =0

En un latch D con entrada de habilitacin, la salida Q siem pre coincide con la entrada D:
Antes del im pulso de habilitacin Durante el im pulso de habilitacin Inmediatam ente despus de la habilitacin (b) y (c)

Lgica Secuencial
Resumen
Al igual que los latch, los flip flops pertenecen a una categora de circuitos lgicos conocidos com o:
Multivibradores monoestables Multivibradores biestables Multivibradores aestables monoestables

La funcin de la entrada de reloj en un flip flop es para:

borrar el dispositivo activar (SET) el dispositivo obligar siempre a la salida a cambiar de estado obligar a la salida a asumir un estado que depende de las entradas de control (S-R, J-K o D)

En un flip flop disparado por flanco

slo puede ocurrir un cam bio en el estado del flip flop durante algn flanco del impulso del reloj. El estado al que pasa el flip flop depende de la entrada D La salida tom a el mismo v alor de la entrada en cada impulso del reloj Las tres respuestas anteriores

Lgica Secuencial
Una caracterstica que distingue un flip flop J-K de un S-R es
La condicin de basculacin La entrada de inicializacin El tipo de reloj La entrada de borrado

Resumen

Un flip flop J-K se encuentra en m odo de basculacin cuando:

J = 1, K = 0 J = 1, K =1 J = 0, K =0 J = 0, K =1

Un flip flop J-K con J =1 y K = 1 tiene una entrada de reloj de 10 kHz. La salida Q es:
Constantemente un niv el ALTO Constantemente un niv el BAJO Una seal cuadrada de 10 kHz Una seal cuadrada de 5 kHz

Lgica Secuencial
Un m onoestable es un tipo de:
Multivibrador aestable temporizador (a) y (c) Multivibrador con un nico estado estable

Resumen

Un m ultivibrador aestable
Requiere una entrada peridica de tiempo No tiene ningn estado estable Es un oscilador Respuestas b) y c)

Los contadores asncronos se conocen com o:

Contadores de propagacin Contadores de reloj multiple Contadores de dcadas Contadores de modulo

Lgica Secuencial
Un contador asncrono difiere en un contador sncrono en:
El nmero de estados en su secuencia El m odo se sincronizacin con el reloj El tipo de flip flop utilizado El valor del mdulo

Resumen

El modulo de un contador es:

El nmero de flip flops El nmero real de estados de su secuencia El nmero de veces que inicia un nuev o ciclo por segundo El nmero mximo posible de estados

Un contador binario de 3 bits tiene un m odulo m ximo de

3 6 8 16

Lgica Secuencial
Un contador binario de 4 bits tiene un m odulo m ximo de:
16 32 8 4

Resumen

El contador de m odulo 12 tiene

12 flip flops 3 flip flops 4 flip flops Temporizacin sncrona

Cul de los siguientes contadores es un ejemplo de contador de modulo truncado?

Modulo 8 Modulo 14 Modulo 16 Modulo 32

Lgica Secuencial
Un contador asncrono de 4 bits formado por flip-flops tiene un retardo de propagacin de seal de reloj a Q de 12 ns. Cunto tiempo tarda el contador en iniciar un nuevo ciclo desde 1111 a 0000?
12 ns 24 ns 48 ns 36 ns

Resumen

Un contador BCD es un ejemplo de:

Contador de m odulo completo Contador de dcadas Contador de m dulo truncado (b) y (c)

Un en un contador BCD . cul es un estado no vlido?

1100 0010 0101 1000

Lgica Secuencial
Resumen
Tres contadores de modulo 10 en cascada tienen un mdulo global de:
30 100 1,000 10,000

Se aplica una frecuencia de reloj de 10 MHz a un contador en cascada formado por un contador por un contador de modulo 5, un contador de mdulo 8 y dos contadores de mdulo 10. La frecuencia de salida ms baja posibles es:
10 kHz 2.5 kHz 5 kHz 25 kHz