Organizao e Arquitetura de Computadores

Material de apoio
Definio, modos de operao e aplicaes. Encapsulamento e tecnologias. Endereamento de memria

Tpico 10,11 e 12
Elaborado pelo Professor Joo Carlos Bernardes da Silva

Esclarecimentos

Esse material de apoio para as aulas da disciplina e no substitui a leitura da bibliografia bsica. Os professores da disciplina iro focar alguns dos tpicos da bibliografia assim como podero adicionar alguns detalhes no presentes na bibliografia, com base em suas experincias profissionais. O contedo de slides com o ttulo Comentrio seguido de um texto, se refere a comentrios adicionais ao slide cujo texto indica e tem por objetivo incluir alguma informao adicional aos contedo do slide correspondente. Bibliografia bsica: PATTERSON, A.D.E.; HENNESSY, L.J.. Organizao e projetos de computadores: a interface hardware/software. So Paulo: Campus, 2005.; MONTEIRO, Mrio A.. Introduo organizao de computadores. 5.ed. Rio de Janeiro: LTC, 2007. STALLINGS, William. Arquitetura e organizao de computadores : projeto para o desempenho. So Paulo: Pearson Education, 2005.

Memria RAM
RAM (Random Access Memory ou Memria de Acesso Randmico) Segundo a tecnologia dividi-se em SRAM e DRAM. SRAM (Static RAM) Neste tipo de memria os valores binrios so armazenados atravs de dispositivos lgicos digitais (flip-flops e portas lgicas) e tem como principais caractersticas: Velocidade elevada (as mais rpidas na hierarquia) Seus dados permanecem armazenados enquanto a memria for alimentada por energia eltrica; Capacidade pequena de armazenamento Preo elevado por byte armazenado Est antes da DRAM, no caminho CPU-Memria, com o objetivo de absorver rapidamente as informaes fornecidas pela CPU e transferi-las para a DRAM.

Memria DRAM - Dynamic RAM - Memria principal

a memria principal do computador.

Ela feita de clulas que armazenam dados com cargas de componentes eletrnicos chamados capacitores. A presena ou ausncia de cargas em carga pode ser interpretada como bit 1 ou 0.

Como o capacitor tem a tendncia natural de se descarregar, a DRAM necessita de uma regenerao da carga armazenada periodicamente para manter os dados armazenados. Esse processo chamado de refresh Muitas vezes, quando dizemos que o nosso computador tem 256 ou 512 MB de memria ou de RAM, na verdade estamos nos referindo DRAM.

A DRAM uma memria relativamente rpida e que tem o objetivo de armazenar o maior volume de dados na troca dinmica CPU-Memria.

Esquema da Memria DRAM e Memria SRAM

1. O dispositivo/CPU envia os dados para a SRAM, que os absorve rapidamente;

2. A SRAM envia os dados para a DRAM;

3. Caso a DRAM no seja suficientemente grande para armazenar os dados, envia-os para o HD, que possui um espao reservado para servir de memria temporria;

4. A informao retorna, quando necessrio, realizando o caminho inverso.

Registradores
responsvel pela execuo das instrues, manipulao de dados e produo do resultado das operaes.

Dispositivo de memria onde o processador armazena, em seu interior, as instrues antes de sua interpretao e acionamento dos dispositivos da UCP.

Possui maior velocidade de transferncia dentro do sistema, menor capacidade de armazenamento (8 a 64 bits) e maior custo.

So memrias de semicondutores, necessitando de energia para funcionar.

Memria Cache
um tipo de memria de alta velocidade que fica prxima CPU e consegue acompanhar a velocidade de trabalho da CPU.

Usa-se a tecnologia com circuitos de alta velocidade, por serem memrias estticas so denominadas SRAM.

Por ser uma memria cara raramente encontramos quantidades de memria cache maiores que 2 MB, em computadores comuns.

Idia: Colocar na memria cache os dados e instrues que so mais comumente utilizados pelo processador. Chamada de regra 80/20, ou seja, 20% dos dados/instrues so usados 80% das vezes no computador.

Esquema da Memria DRAM e Memria SRAM

De acordo com a proximidade do processador so atribudos nveis de cache: Cache L1 (level 1) Cache L2 (level 2) Em alguns casos Cache L3 (level 3)

Quando o processador consegue acessar a informao corretamente atravs do cache, e em alto desempenho chamado de cache hit ("acerto").

Se a informao no estiver no cache, ela vai ter que ser lida da memria RAM, o que um processo mais lento, este caso chamado de cache miss ("erro").

Encapsulamento de Memria

Encapsulamento o nome que se d ao formato fsico dos chips.

Os chips de memria so frgeis placas de silcio, que precisam ser encapsulados em alguma estrutura mais resistente antes de serem transportados e encaixados na placa-me.

Assim, como temos vrios tipos de encapsulamento diferentes para processadores, temos vrios formatos de mdulos de memria.

10

Mdulos de Encapsulamento de Memria

Mdulo DIP (Dual In Line Package)

Mdulo SIPP (Single In Line Pin Package) de 30 vias

Mdulo SIMM (Single In Line Memory Module) de 30 vias Mdulo SIMM (Single In Line Memory Module) de 72 vias Mdulo DIMM (Double In Line Memory Module) Mdulo RIMM (Double In Line Memory Module) de 168 vias

11

Mdulos de Encapsulamento de Memria

DIP

SIMM 30 vias

SIPP

SIMM 72 vias

12

Mdulos de Encapsulamento de Memria

DIMM 184 vias

DIMM 240 vias

DIMM 168 vias

RIMM

13

Funcionamento da Memria RAM

Para cada bit 1 ou 0 a ser armazenado, temos um minsculo capacitor; quando o capacitor est carregado eletricamente temos um bit 1 e quando ele est descarregado temos um bit 0.

Para cada capacitor temos um transstor, encarregado de ler o bit armazenado em seu interior e transmiti-lo ao controlador de memria.

A memria RAM voltil justamente devido ao capacitor perder sua carga muito rapidamente, depois de poucos milsimos de segundo.

utilizado um waffer de silcio como base e um laser para marc-lo. Os chips de memria so compostos basicamente de apenas uma estrutura bsica: o conjunto capacitor/transstor, que repetida alguns milhes de vezes.

14

Acesso aos Dados da Memria RAM

Para ler e gravar dados na memria, assim como controlar todo o trnsito de dados entre a memria e os demais componentes do micro, usado mais um circuito, chamado controlador de memria, que faz parte do chipset localizado na placa me.

15

Acesso aos Dados da Memria RAM

Do ponto de vista do processador, a memria RAM dividida em linhas (Row) e colunas (column). Cada acesso feito enviando os valores CAS(Columm Adress Strobe) e RAS (Row Adress Strobe), que correspondem a estes endereos de linha e coluna. Combinados os dois endereos acessado o bit de dados desejado.

Valor do CAS 8 coluna Valor do RAS 9 Linha

Para acessar um determinada posio, seja para gravar ou ler dados, o controlador de memria primeiro gera o valor RAS, ou o nmero da linha que est relacionada posio, sendo gerado em seguida o valor CAS, que corresponde coluna dessa posio.

16

Tecnologias da Memria RAM

Regular FPM (Fast Page Mode) EDO (Extended Data Out) SDRAM (Synchronous Dynamic Random Access Memory ) DDR (Double Data Rate) DDR2 (Double Data Rate 2) Rambus

17

Regular
Foram o primeiro tipo de memria usado em micros PC. O acesso feito enviando primeiro o endereo RAS e em seguida o endereo CAS, da forma mais simples possvel.

Foi fabricado com velocidades de acesso a partir de 150 ns, suportava o barramento de 4,77 MHz do PC original.

Foram desenvolvidas posteriormente verses de 120, 100 e 80 ns para serem utilizadas em micros 286.

As memrias regulares so encontradas apenas na forma de mdulos DIP, e foram utilizadas em micros XT, 286 e em alguns dos primeiros micros 386.

18

FPM (Fast Page Mode)

uma tecnologia que permite rpido acesso aos dados que esto na mesma linha da memria.

Os chips com tecnologia FPM so geralmente encontrados em mdulos SIMM (30 e 72 vias). Mas tambm podem ser encontrados em mdulos DIMM de 168 vias e SODIMM.

No sincronizada com o processador.

As memrias FPM vm com cdigos que indicam o seu tempo de acesso, medido em nanosegundos.

19

EDO (Extended Data Out)

uma evoluo da tecnologia FPM.

Nela a leitura de dados da memria otimizada, fazendo com que os chips com tecnologia EDO sejam cerca de 10 a 20% mais rpidos que os chips FPM.

Chips com tecnologia EDO so encontrados comumente em mdulos SIMM de 72 vias e tambm em mdulos DIMM de 168 vias e SODIMM.

No sincronizada com o processador.

As memrias EDO vm com cdigos que indicam o seu tempo de acesso, medido em nanosegundos.

20

SDRAM (Synchronous Dynamic Random Access Memory)

Permite que as memrias sejam sincronizadas com o processador.

Assim o controlador de memria sabe exatamente em que ciclo de clock a informao estar disponvel para o processador, evitando que o processador espere os dados. Funciona sincronizada pelo sinal de clock.

A mudana no sinal registrada na subida ou descida do sinal de clock. No intervalo entre a subida e a descida do sinal de clock o mesmo permanece num estado imutvel ou instvel.

O uso do clock do sistema com memrias DRAM permite que o sistema trabalhe de maneira bastante rpida, pois este previsvel.

As memrias SDRAM vm com cdigos em nanosegundos, mas na verdade eles no indicam o tempo de acesso e sim o tempo de ciclo, ou seja, o clock com o qual a SDRAM trabalha.

21

DDR (Double Data Rate)

As memrias DDR que funcionam a 100 MHz de clock real, o clock do chip de memria e do buffer de E/S tambm de 100 MHz.

O mdulo DDR trabalha com um clock de 100 MHz, mas o clock dos dados efetivo de 200 MHz, pois as transferncias de dados so feitas na subida e na descida do sinal de clock.

22

DDR2 (Double Data Rate 2)

uma aplicao de DDR duas vezes, ento o nome DDR2. Nas memrias DDR2 com chips que trabalham a 100 MHz de clock real, o buffer de E/S usa a tcnica de DDR para dobrar o clock do mdulo para 200 MHz. E o DDR age novamente dobrando os 200 MHz e fazendo com que o clock dos dados efetivo chegue a 400 MHz. So de 400 e 533MHz. Mas logo teremos DDR2 de 667 MHz e 800 MHz. A DDR2 de 533 MHz est sendo chamada de PC2 4200, pois sua taxa de transferncia chega a 4200 MB/seg.

Caractersticas DDR DDR2

Clock

266, 333, 400 MHz

400, 533, 667, 800MHz

Encapsulamento

TSOP e FBGA

FBGA

Voltagem

2.5/2.6V

1.8V

Densidade

64MB-1GB

256MB-1GB

CAS(latency)

2, 2.5 e 3 clocks

3, 4, 5 cloks

23

SDRAM / DDR I / DDR II

24

DDR3 (Double Data Rate 3)

Como sugere a lgica, as memrias DDR3 realizam 8 acessos por ciclo, contra os 4 acessos por ciclo das memrias DDR2. Assim como na tecnologia anterior, os acessos so realizados a endereos subjacentes, de forma que no existe necessidade de aumentar a freqncia "real" das clulas de memria.

Inicialmente, os mdulos DDR3 foram lanados em verso: DDR3-1066 (133 MHz x 8) PC3-8500 DDR3-1333 (166 MHz x 8) PC3-10667 DDR3-1600 (200 MHz x 8) PC3-12800

Apesar do aumento no nmero de transferncias por ciclo, os buffers de dados continuam trabalhando a apenas o dobro da freqncia das clulas de memria. Ou seja, a freqncia interna (das clulas de memria) de um mdulo DDR3-1600 de 200 MHz e a freqncia externa (dos buffers de dados) de 400 MHz.

As clulas de memria realizam 8 transferncias por ciclo de clock (em vez de 4, como nas DDR2) e os buffers de dados (que operam ao dobro da freqncia) realizam 4 transferncias por ciclo de clock, em vez de apenas duas, como nos mdulos DDR2.

25

DDR3 (Double Data Rate 3)

Os mdulos DDR3 utilizam tambm 8 bancos em vez de 4, o que ajuda a reduzir o tempo de latncia em mdulos de grande capacidade. Elas tambm trouxeram uma nova reduo na tenso usada, que caiu para apenas 1.5V, ao invs dos 1.8V usados pelas memrias DDR2. A reduo na tenso faz com que o consumo eltrico dos mdulos caia proporcionalmente, o que os torna mais atrativos para os fabricantes de notebooks.

Somadas todas essas melhorias, os tempos de acesso "reais" dos mdulos foram sensivelmente reduzidos. Em vez de de trabalharem com tempos de acesso 10-10-10-30, a gerao inicial de mdulos DDR3 capaz de trabalhar com temporizao 9-9-9-24, ou mesmo 7-7-7-15.

Apesar disso, muitos mdulos de alto desempenho podem precisar de tenses mais altas, como 1.6V ou mesmo 1.7V para trabalharem na freqncia mxima. Assim como no caso dos mdulos DDR2, os fabricantes podem ajustar a tenso de operao de acordo com as necessidades do projeto e voc pode tambm utilizar tenses mais altas por conta prpria ao fazer overclock.

Os mdulos DDR3 utilizam os mesmos 240 contatos dos mdulos DDR2 e mantm o mesmo formato. A nica diferena visvel (fora etiquetas e cdigos de identificao) a mudana na posio do chanfro, que passou a ser posicionado mais prximo do canto do mdulo. O chanfro serve justamente para impedir que mdulos de diferentes tecnologias sejam encaixados em placas incompatveis.

26

DDR3 (Double Data Rate 3)

Todos os slots devem ser preenchidos os slots no utilizados devem ser preenchidos com mdulos de continuidade.

Consegue atingir taxas de at 3,2 GB/s com o seu controlador (chipset), enquanto o barramento operando a 100 MHz trabalha a 800 MB/s, a 133 MHz, 1 GB/s e a 200 MHz, 1,6 GB/s.

Essas seriam as taxas utilizadas por memrias SDRAM.

Ou seja, em um barramento de 100 MHz, a memria Rambus pode oferecer um desempenho 4 vezes maior que as atuais memrias SDRAM.

27

Classificao das Memrias

MEMRIAS

ROM

RAM

ROM MSCARA

PROM

EPROM

ESTTICA

DINMICA

FLASH

UVPROM

E2PROM