Vous êtes sur la page 1sur 26

Universidad politcnica salesiana

Sistemas Digitales Cristian granda

Dispositivos Lgicos Programables (PLD)


Son los dispositivos cuyas caractersticas pueden ser modificadas y almacenadas por medio de la programacin de Hw. (PAL) es uno de los dispositivos lgicos mas simples que significa (Programmable Array Logic)

Los PLD nos permite automatizar procedimientos tediosos como tablas de verdad, expresiones booleanas y nos permite controlar interconexiones de compuertas lgicas mediante circuitos fsicos

Tipos de PLD
ROM, memoria de solo lectura PROM, memoria de solo lectura programable PLA, Arreglo Lgico Programable EEPROM, memoria de solo lectura programable y borrable electrnicamente RAM, memoria de acceso aleatorio SRAM, memoria de acceso aleatorio esttica DRAM, memoria de acceso aleatorio dinmica

Hardware de PLD
Operaciones

Variables de Entrada

PLD Arreglo de compuertas Lgicas

Salida Inversora

Las Variables de entrada van conectadas a los planos (Arreglos de Compuertas Lgicas) a travs de ello realiza las operaciones utilizando inversores y no inversores donde la salida se dar por medio de un inversor

Estructura interna de un PLD


Es una combinacin de matrices de AND Y OR

Estructura interna de un PLD Programada

Programacin de un PLD
Programar significa realizar las conexiones reales en el arreglo, es decir cuales conexiones deben estar en 0, 1

Existen 2 mtodos para programar un PLD


Programacin por ZIF Programacin en Sistema

Programacin por ZIF


Este implica remover el chip del PLC y se requiere colocarlo en un dispositivo especial llamado (Programador)

Actualmente los programadores se conectan a una computadora personal donde contiene bibliotecas de informacin de diversos tipos de PLC Donde ejecutan un software de programacin donde nos permite establecer informacin como: Que dispositivo es, si esta en blanco o leer el estado de cualquier conexin programable El resultado de una programacin exitosa es un archivo llamado JEDEC donde por medio de ZIF ser grabado en el chip.

Programacin en Sistema
Este mtodo el chip no necesita extraerse del circuito para su programacin se la realiza por medio de un cable conocido como JTAG donde tiene 4 terminales que son conectadas la PLC y es cargada la informacin por medio de software que establece el formato apropiado de PLC

JTAG

PLC

Software utilizado actualmente


ISE 8.2i (INTEGRATED SOFTWARE ENVIROMENT) Es una herramienta para estudiantes para profesores donde se realizan simulaciones sin daar circuitos fsicos. Requerimientos: 1 GB de espacio de almacenamiento en disco duro. Memoria RAM 512 M mnimo , ideal 1 GB de memoria Ram Windows 7 ,.Windows XP/PRO, Linux, o Solaris Procesador 1.7 GHz.

Ejemplo

Ejercicio

Representacin de Datos en HDL


Como todos ya conocemos los diferentes sistemas numricos, y sabemos que el computador solo opera informacin binaria Debemos aprender a utilizar diferentes formatos numricos, donde el VHDL computador Sistema numrico AHDL Equivalencia debe serBinario capaz de interpretarlos. B# B# #
Hexadecimal Decimal H# # X# # # #

Prefijo

Nmero binario

Nmero Hexadecimal

Ejemplo

Interprete el siguiente valor de bit 11001 en la notacin AHDL Y VHDL.

Sistema numrico

AHDL

VHDL

Equivalencia

Binario Hexadecimal Decimal

B11001 H11001 11001

B11001 X11001 11001

19 19 25

Arreglo de Bits / Vectores de Bits


Los arreglos de bits nos sirve para representar bits de palabras en un sistema digital comunes.

Supongamos que nos llega un numero de 8bits que representa la temperatura actual a nuestro sistema digital este rango de nmeros ser representado en vectores ya que solo son posiciones asignados datos de diferente tipo

Para representar datos en un vector le asignamos un nombre y el ndice de datos

P1

P7

P6

P5

P4

P3

P2

P1

P0

MSB

LSB

Ejemplo

Supongamos que hay un arreglo de 8 bits llamado P1 Escriba la designacin para el bits mas significativo arreglo P1[7 del 1P[6 P1[5 P1[4 P1[3 P1[2 P1
] ] ] ] ] ] Escriba la designacin para el bits menos significativo del arreglo Respuestas P1[7] P1[0] MSB LSB P1[1 ] P1[0 ]

Declaracin de Arreglo de bits mediante AHDL


La sintaxis para la declaracin de arreglo , utiliza un nombre seguido del intervalo de las asignaciones de los ndices las cuales van encerradas en corchetes y seguido de la palabra reservada input que significa dato de entrada. p1 [50] : INPUT;

Declaracin de variables intermedias


Para declarar datos intermedios se declara justo despus de las declaraciones de E/S

Con un a variable y asignado el valor en el cuerpo del programa.


VARIABLE nombre [3..0] : none; BEGIN

temp [ ] = p1 [];
END;

Declaracin de vectores de bits en VHDL


Para declarar vectores en VHDL utilizamos el nombre de vector de bits seguido de lo nodo IN el tipo (BIT_VECTOR) y el intervalo de las designaciones. PORT (nombre: IN BIT_VECTOR(5 DOWNT 0);

Tipos de datos comunes en VHDL


Tipo de datos
BIT STD_LOGIC BIT_VECTOR

Declaracin de ejemplo
Y :OUT BIT; Controlador: STD_LOGIC Datos_bcd: BIT_VECTOR (3 DOWNTO 0); Dbus: STD_LOGIC_VECTOR (3 DOWNTO 0 ); SIGNAL z: INTEGER RANGE -32 TO 31;

Posibles Valores
0 1 0 1 Z X - 0101 1001

STD_LOGIC_VECTOR

0000

INTEGER

-32 -2 -1, 0, 1, 0, 1, 2, 31

Tablas de verdad mediante el uso de HDL


Una tabla de verdad es justo lo necesario para un diseador defina como debe operar un circuito, despus de deriva una expresin booleana y simplificarla en mapas de K y por ultimo el circuito se implementa a partir de la ecuacin booleana fina. Si utilizamos tablas de verdad de HDL omitiramos todos lo pasos y haramos de forma directa el circuito final

Tablas de Verdad mediante el uso de AHDL


Nos sirven para representar un circuito y realizar una operacin