Los Dispositivos Lgicos Programables y la Lgica Combinatoria

Oskar Yennthersson Torres 98218040

Qu es la Lgica Programable?

La lgica programable, como el nombre implica, es una familia de componentes que contienen conjuntos de elementos lgicos (AND, OR, NOT, LATCH, FLIP-FLOP) que pueden configurarse en cualquier funcin lgica que el usuario desee y que el componente soporte. Hay varias clases de Dispositivos Lgicos Programables: ASICs, FPGAs, PLAs, PROMs, PALs, GALs, y PLDs complejos.

Qu es un Dispositivo Lgico Programable - PLD

Un Dispositivo Lgico Programable (PLD) es un Chip LSI que contiene una estructura de circuito regular, pero que permite al diseador adecuarlo para una aplicacin especfica

Estructura bsica de un PLD

Un dispositivo programable por el usuario es aquel que contiene una arquitectura general pre-definida en la que el usuario puede programar el diseo final del dispositivo empleando un conjunto de herramientas de desarrollo. Las arquitecturas generales pueden variar pero normalmente consisten en una o ms matrices de puertas AND y OR para implementar funciones lgicas. Muchos dispositivos tambin contienen combinaciones de flip-flops y latches que pueden usarse como elementos de almacenaje para entrada y salida de un dispositivo. Los dispositivos ms complejos contienen macrocldas. Las macrocldas permite al usuario configurar el tipo de entradas y salidas necesarias en el diseo

Caractersticas del Diseo con PLDs

En determinadas aplicaciones, un PLD puede sustituir desde unos pocos hasta unas decenas de CI de funcin fija, mientras que los grandes ASICs pueden sustituir a cientos e incluso miles de CI. En ocasiones, los PLD se utilizan para realizar prototipos que posteriormente se llevarn a un ASIC ms complejo. El trabajo con PLDs proporciona: facilidad de diseo, prestaciones, fiabilidad, economa y seguridad.

Facilidad de diseo

Las herramientas de soporte al diseo con PLDs facilitan enormemente este proceso. Las hojas de codificacin que se utilizaban en 1975 han dejado paso a los ensambladores y compiladores de lgica programable (PALASM, AMAZE, ABEL, CUPL, OrCAD/PLD, VHDL etc). Estas nuevas herramientas permiten expresar la lgica de los circuitos utilizando formas variadas de entrada tales como: ecuaciones, tablas de verdad, procedimientos para mquinas de estados, esquemas, etc. La simulacin digital posibilita la depuracin de los diseos antes de la programacin de los dispositivos. Todo el equipo de diseo se reduce a un software de bajo costo que corre en un PC, y a un programador

Prestaciones

Los PLDs TTL que hay en el mercado tienen tiempos de conmutacin tan rpidos como los circuitos integrados de funcin fija ms veloces. Los PLDs ECL son todava ms rpidos. Sin embargo, el incremento de velocidad obtenido con los dispositivos CMOS, que ya han igualado o superado en prestaciones a los dispositivos TTL, est provocando el abandono de la tecnologa bipolar por parte de los fabricantes. En cuanto al consumo de potencia, los PLDs generalmente consumen menos que el conjunto de chips a los que reemplazan.

Fiabilidad

Cuanto ms complejo es un circuito, ms probabilidades hay de que alguna de sus partes falle. Puesto que los PLDs reducen el nmero de chips en los sistemas, la probabilidad de un fallo disminuye. Los circuitos impresos con menor densidad de CI son ms fciles de construir y ms fiables. Las fuentes de ruido tambin se reducen

Economa

En este apartado, hay aspectos que resultan difciles de cuantificar. Por ejemplo, los costos de prdida de mercado por un introduccin tarda de un producto. Otros son ms claros, por ejemplo, la reduccin del rea de las placas de circuito impreso obtenida gracias a que cada PLD sustituye a varios circuitos integrados de funcin fija. Muchas veces se consigue reducir el nmero de placas de circuito impreso economizndose en conectores. La reduccin de artculos en almacn tambin aporta ventajas econmicas. De la misma manera que para altos volmenes de produccin las memorias ROM resultan de menor costo que las EPROM, las HAL (Hard Array Logic) o PLDs programados por el fabricante proporcionan ahorros adicionales en grandes cantidades.

Seguridad

Los PLDs tienen fusibles de seguridad que impiden la lectura de los dispositivos programados, protegiendo los diseos frente a copias. Adems de los puntos mencionados, podemos aadir que los PLDs facilitan el ruteado de las placas de circulo impreso debido a la libertad de asignacin de patillas que proporcionan. Permiten realizar modificaciones posteriores del diseo y en ocasiones hacen posible la reutilizacin de circuitos impresos con algunos fallos, mediante una reasignacin de los PLDs

Arquitectura de los (PLDs)

Existen en la actualidad infinidad de arquitecturas diferentes de PLDs y su nmero se incrementa da a da. Aunque resulta casi imposible hacer una referencia completa de todos los tipos de PLDs en el mercado, en este trabajo slo se presentarn algunas de las ms comunes y una amplia lista de las distintas PLDs que podemos encontrar en el mercado

Arquitectura de los (PLDs)

Programacin de los PLDs

Clases de PLDs

Circuitos integrados a medida Matrices de puertas Cldas normalizadas FPICs

Circuitos Integrados a medida

Los Circuitos Integrados a Medida (Full Custom), se disean a peticin de un cliente para que resuelvan una determinada aplicacin. Conllevan un alto costo de desarrollo y su empleo slo se justifica para volmenes de produccin muy elevados. El tiempo necesario para la construccin de un CI a medida es considerable ya que puede oscilar de unos meses a unos aos

Matrices de Compuertas

Las Matrices de puertas (Gate Arrays) son pequeos trozos de silicio pendientes de algn proceso de metalizacin que defina las conexiones entre un importante nmero de puertas o transistores que poseen en su interior. Las matrices de puertas proporcionan densidades superiores a las 100.000 puertas, con un aprovechamiento del 80 al 90 por 100 para los dispositivos pequeos y del 40 por 100 para los grandes. Los fabricantes de silicio ponen a disposicin de sus potenciales clientes abundante documentacin sobre estos Gate Arrays, con una serie de macros que pueden utilizar de forma inmediata y otras que pueden construirse ellos mismos. Los macros son agrupaciones de un nmero de cldas bsicas que realizan funciones comunes como; sumadores; puertas NOT, AND, NAND, NOR XOR, etc; latches y flip-flops S-R, J-K, D; buffer; osciladores; registros, decodificadores, multiplexores, etc.

Matrices de Compuertas

Junto a esta documentacin, los fabricantes aportan un software que contabiliza el nmero de cldas bsicas utilizadas por todas las macros, sugiere el Gate Array adecuado para la aplicacin, calcula la potencia disipada por el Gate Array que alojar el diseo del cliente, proporciona informacin sobre los tiempos de propagacin de las seales y permite verificar el funcionamiento del circuito. Una vez superadas todas las etapas previas, el cliente enva la documentacin generada al fabricante para que ste ultime los procesos de metalizacin y fabrique un primer prototipo. El diseo con Gate Arrays puede durar semanas o meses. Requiere un volumen alto de circuitos para justificar sus costos

Matrices Programables

Macroceldas

Las CPLD incluyen macroceldas en las que se dispone de biestables y seales de control de polaridad. Adems se aumenta la flexibilidad de las mismas. Por ejemplo muchas CPLDs ofrecen la posibilidad de configurar los biestables como tipo D o T, para mejorar el proceso de implementacin. Adems los CPLDs suelen disponer de macroceldas de I/O (esto es, asociada con una entrada/salida) y macroceldas con salidas slo a la matriz programble (buried macrocell). La familia MAX340 dispone de una macrocelda con un alto grado de configurabilidad. La suma de trminos producto sirve como entrada de una puerta o-exclusiva, mientras que la otra entrada es un nico trmino producto5. De esta forma se puede configurar la polaridad de la salida. Tambin se puede seleccionar la seal de reloj de la macrocelda, o configurar el biestable como T, JK o RS. La salida de la macrocelda tambin se puede configurar como puramente combinacional o a travs del biestable. Esta salida puede ser realimentada a la matriz programable, tanto a nivel local6 como a nivel global.

Celdas normalizadas

Las celdas normalizadas (Standard Cell) son, en cierta forma, similares a las matrices de puertas. Su principal ventaja sobre ellas es que en lugar de trabajar con simples puertas o transistores, se dispone de colecciones de diferentes partes de circuitos que han sido depurados (puertas lgicas, circuitos MSI, RAM estticas, ficheros de registro, etctera). El usuario tiene que ensamblar estos circuitos, verificarlos y finalmente enviar documentacin al fabricante de silicio para el desarrollo del primer prototipo. A pesar del concepto de celdas normalizada, los perodos y los costos de desarrollo son superiores a los de las matrices de puertas.

FPICs

Los FPICs (Field Programmable Integrated Circuits): son chips programables por el usuario mediante programadores comerciales. El trmino FPIC tambin incluye a los CI no destinados a las aplicaciones lgicas como:

Los FPIC ofrecen soluciones de bajo costo, de tiempo de desarrollo corto y con menor riesgo que los circuitos a medida, las matrices de puertas y las cldas normalizadas. Los FPICs pueden ser:

Las memorias. Los microcontroladores. Los PLD (Programmable Logic Device). Las FPGA (Field Programmable Gate Array). Los ASPLD (Application Specific Programmable Logic Devices).

PLDs ASPLDs (Application Specific Programmable Logic Devices) FPGAs

PLDs

Los PLDs (Programmable Logic Devices) son pequeas ASICs (Application Specific Integrated Circuit) configurables por el usuario capaces de realizar una determinada funcin lgica. La mayora de los PLD consisten en una matriz de puertas AND seguida de otra matriz de puertas OR. Mediante esta estructura, puede realizarse cualquier funcin como suma de trminos productos.

PLDs

Los PLDs se utilizan en muchas aplicaciones para reemplazar a los circuitos SSI y MSI, ya que ahorran espacio y reducen el nmero y el costo de los dispositivos en un determinado diseo.
TIPOS DE SPLDs

PROM, Programmable Read-Only Memory. PLA, Programmable Logic Array. PAL, Programmable Array Logic. GAL, Generic Array Logic.

PALs

Las PAL son dispositivos de matriz programable, su arquitectura interna consiste en trminos AND programables que alimentan trminos OR fijos. Todas las entradas a la matriz pueden ser combinadas mediante AND entre si, pero los trminos AND especficos se dedican a trminos OR especficos. Las PAL tienen una arquitectura muy popular y son probablemente el tipo de dispositivo programable por usuario ms empleado. Si un dispositivo contiene macroceldas, comnmente tendr una arquitectura PAL. Las macroceldas tpicas pueden programarse como entradas, salidas, o entrada/salida (E/S) usando una habilitacin tri-estado. Normalmente tienen registros de salida que pueden usarse o no conjuntamente con el pin de E/S asociado. Otras macroceldas tiene ms de un registro, varios tipos de retroalimentacin en las matrices, y ocasionalmente realimentacin entre macroceldas.

Matriz Lgica Programable - PAL

Simbologa simplificada

Estructura del PLD

Diagrama de bloques de una PAL

Salida combinacional

Entrada/salida combinacional

Salida de polaridad programable

Referencia estndar de una PAL

PAL verstiles o V PAL.

Estas estructuras presentan una evolucin de la PAL hacia los PLD de ms alto nivel. En las mismas se incluyen una estructura de celda de salida que se parece cada vez ms a las macroceldas que analizaremos con posterioridad. La VPAL ms extendida es la 22V10, cuya arquitectura se muestra en la figura. Incluye una macrocelda programable y una distribucin de trminos productos variable.

Matriz Lgica Genrica (GAL)

Es el desarrollo ms reciente tiene una estructura muy parecida a la PAL, pero con las siguientes diferencias: Es reprogramable. Tiene configuraciones de salida reprogramables. Usa tecnologa E2CMOS (Electrically Erasable CMOS).

GAL

Las GAL son dispositivos de matriz lgica genrica y estn diseados para emular muchas PAL pensadas para el uso de macroceldas. Si un usuario tiene un diseo que se implementa usando varias PAL comunes, puede configurar varias de las mismas GAL para emular cada de uno de los otros dispositivos. Esto reducir el nmero de dispositivos diferentes en existencia y aumenta la cantidad comprada. Comnmente, una cantidad grande del mismo dispositivo debera rebajar el costo individual del dispositivo. Estos dispositivos tambin son elctricamente borrables, lo que los hace muy tiles para los ingenieros de diseo.

GAL

Las estructuras GAL son bsicamente estructuras CMOS PAL y fueron comercializadas por primera vez en 1984 por Lattice Semiconductor. Como estructuras CMOS son programables y borrables elctricamente. Los objetivos perseguidos por Lattice al introducir esta tecnologa son las siguientes: Ofrecer productos fabricados segn una tecnologa que permita velocidades de trabajo comparables a las PAL bipolares, verificables 100% en la zona de programacin durante su fabricacin. Permitir una sustitucin, patilla a patilla, de las PAL bipolares en cualquier aplicacin. Ofrecer un consumo mucho ms reducido que las PAL bipolares de complejidad equivalente. Disponer de mayor flexibilidad de configuracin de E/S que las PAL bipolares.

Funcionamiento de una GAL

Ejemplo de aplicacin Indicar cmo se programa una GAL para obtener la siguiente expresin de 3 variables:

Diagrama de bloques de una GAL

Referencia estndar de una GAL

Referencia estndar de una GAL16V8

GAL16V8

Existen cuatro posibles configuraciones de la OLMC: Modo combinacional con salida activa a nivel BAJO. Modo combinacional con salida activa a nivel ALTO. Modo secuencial con salida activa a nivel BAJO. Modo secuencial con salida activa a nivel ALTO.

 GAL22V10

MATRIZ LGICA GENRICA (GAL)

Salida tri-state de una OLMC

Ejemplo de aplicacin

Matriz Lgica Programable (PLA)

PLA

Las PLA son matrices lgicas programables. Estos dispositivos contienen ambos trminos AND y OR programables lo que permite a cualquier trmino AND alimentar cualquier trmino OR. Las PLA probablemente tienen la mayor flexibilidad frente a otros dispositivos con respecto a la lgica funcional. Normalmente poseen realimentacin desde la matriz OR hacia la matriz AND que puede usarse para implementar mquinas de estado asncronas. La mayora de las mquinas de estado, sin embargo, se implementan como mquinas sincrnas. Con esta perspectiva, los fabricantes crearon un tipo de PLA denominado Secuencial (Sequencer) que posee registros de realimentacin desde la salida de la matriz OR hacia la matriz AND.

Representacin matricial.

F formada por s funciones simples fi cada una de ellas dependiente de m variables distintas . Es necesario desarrollar n productos lgicos distintos con las variables dependientes xi para expresar todas y cada una de las funciones fi mediante sumas de productos. Entonces, el PLA asociado a la multifuncin F, puede representarse por una matriz, C, formada por n filas y m+s columnas. Cada una de estas filas Ci se define del modo siguiente: " j : 1..m (plano AND). Cij = 0 si xj est complementada en el trmino producto Ci. Cij = 1 si xj no est complementada en el trmino producto Ci. Cij = 2 si xj no aparece en el trmino producto Ci. " j : m + 1..m + s (plano OR). Cij = 3 si Ci no forma parte de la funcin Fj m Cij = 4 si Ci forma parte de la funcin Fj m

" j := 1..m Bij = 1 si Cij = 0 1. Bij = 0 si Cij = 2.

" j := m + 1..m + s Bij = 1 si Cij = 4. Bij = 0 si Cij = 3. Es decir, un 1 en la j-sima columna e i-sima fila del plano AND indica que la columna j es un factor del trmino producto i, mientras que un 1 en la j-sima columna e i-sima fila del plano OR indica que el trmino producto i es un trmino de la salida j-m. La figura 1.3 corresponde a la matriz de personallidad asociada a la matriz de cobertura

Tecnologa FPGA

Un FPGA es un a arreglo de bloques lgicos programables colocados en una infraestructura de interconexiones programable; es posible programar la funcionalidad de los bloques lgicos, las interconexiones entre bloques y las conexiones entre entradas y salidas. Un FPGA es programable a nivel hardware, por lo que proporciona las ventajas de un procesador de propsito general y un circuito especializado.

Proceso de Diseo de FPGAs

Estructura de un FPGA

Ventajas de los FPGAs

MPGAs y FPGAs. Las fases de diseo son similares en ambas tecnologas, pero existen diferencias significantes en las siguientes etapas: En lugar de adaptar las partes durante la fabricacin, los FPGAs se adaptan por modificaciones elctricas; eliminando esta etapa se eliminan las fases que incluyen el desarrollo de la mscara, generacin de test del modelo, fabricacin, empaquetamiento y pruebas. La modificaciones elctricas toman milisegundos o minutos pendiendo de la tecnologa de programacin, comparado con las semanas que toma el proceso de MPGAs. La programacin de FPGAs se realiza con dispositivos de programacin simples y econmicos .

Arquitectura Multiple Array Matrix (MAX-PLUS) de ALTERA

Los FPGAs de Altera son programables elctricamente y borrables mediante exposicin a una radiacin ultravioleta , de hecho entran dentro de la categora de los CPLDs pues se basan en la estructura de los EPLDs, Erasable Programmable Logic Device (figura 28). Los primeros productos de Altera aparecen en el mercado en 1984, estos productos han evolucionado hasta dar lugar a los CPLDs actuales representados por las familias MAX 5000, MAX 7000 y MAX

Estructura PAL, i entradas, j trminos producto y k macroceldas

Familia MAX 7000

La familia MAX 7000 es el resultado de un proceso de perfeccionamiento de la familia MAX 5000, algunas de las mejoras son:

mayor nmero de puertas equivalentes. Utilizacin de una tecnologa de mayor capacidad de integracin. Habilitacin de una seal de clear global. Posibilidad de trabajar con cinco trminos producto. Mejora notable de la estructura PIA. Su tiempo de retraso se ha rebajado de 14ns a 2ns. Otra peculiaridad de los productos Altera consiste en que disponen de una celda de seguridad que, una vez programada impide la lectura del circuito, por lo tanto, previene contra cualquier copia no autorizada. Adems Altera asegura un funcionamiento continuado del circuito a 70 ?C durante unos 100.000 aos sin perdida de informacin. La velocidad de funcionamiento garantizada por Altera es de 62 MHz para la familia MAX 5000. Finalmente en la tabla VI se presenta informacin sobre los productos ms representativos de la familia MAX.Altera est anunciando tambin la aparicin de su nueva familia 8000. El dispositivo EPF8050M est compuesto por 4.656 registros, contiene hasta 50.000 puertas utilizables y 560 pins en formato Multi Chip Module.

familia MAX 5000/7000

La familia MAX 9000

Celda lgica bsica: LAB

El LAB es una celda de elevada granularidad , lo cual puede complicar la utilizacin ptima de todos los recursos que ofrece. Cada macrocelda puede realizar un gran nmero de funciones elementales, la celda es funcionalmente completa . Un LAB contiene normalmente 16 macroceldas y 32 bloques de expansin, 2 para cada macrocelda. Cada macrocelda esta formada por: Un array lgico para implementar funciones combinacionales. Sus seales de entrada pueden provenir de pads de entrada dedicados, de otras macroceldas (a travs del bloque de expansin) o de otros LABs (atravs del PIA). Una matriz de seleccin de trminos producto Un flip-flop configurable tipo D, T, RS o JK. La seal de reloj del flip-flop puede ser local o global,adems contiene seales de Set y Preset asncronos. La salida de la macrocelda puede conectarse directamente a un pad de salida o ser conducida al PIA y/o al bloque de expansin.

PLDs complejos

Los PLDs complejos son lo que el nombre implica, Dispositivos Complejos de Lgica Programable. Se consideran PAL muy grandes que tienen algunas caractersticas de las PLA. La arquitectura bsica es muy parecida a la PAL con la capacidad para aumentar la cantidad de trminos AND para cualquier trmino OR fijo. Esto se puede realizar quitando trminos AND adyacentes o empleando trminos AND desde una matriz expandida. Esto permite que cualquier diseo pueda ser implementado dentro de estos dispositivos.

CPLD (Complex PLD)

Son versiones ms grandes que los PLD sencillos, con una matriz de interconexin interna centralizada que se utiliza para interconectar las macroceldas del dispositivo. La matriz de interconexin se programa para conectar de forma selectiva seales de entrada a un nivel de puertas AND programables que se conectan a su vez a un nivel de puertas OR fijo.

CPLD (Complex PLD)

Las salidas de las puertas OR se conectan a su vez a macrocelulas configurables que permiten al usuario: o Especificar la polaridad de salida. o Seleccionar operaciones combinacionales o de registro. o Proporcionar la funcionalidad triestado. o Opcionalmente realimentar la matriz de interconexin.

Independientemente de la funcin que se implemente, el camino que siguen las seales a travs del CPLD es prcticamente el mismo. Esta arquitectura limita la flexibilidad del diseo, pero ofrece la ventaja con que los tiempos de propagacin son muy predecibles.

FPGA (Field Programmable Gate Array)

+ Consiste en una matriz de gran tamao de celdas lgicas simples con canales de rutado horizontal y vertical para interconexin. + No tienen una estructura de Implementacin predefinida, como los CPLD, permitiendo implementar una funcin lgica de mltiples maneras. + Son tremendamente flexibles y potentes algunas de ellas.

PROGRAMACION DE LOS PLD

El computador puede ser desde un computador personal corriendo bajo WIN95/98 hasta una estacin de trabajo UNX. Los paquetes de software utilizados para la programacin de PLDs se denominan compiladores lgicos (SINOPSIS, FUNDATION, VERY-BEST, OrCAD-PLD, etc). El SW procesa y sintetiza el diseo lgico que se ha introducido mediante un determinado mtodo (esquemticos, tablas de verdad, ecuaciones booleanas, diagramas de estado, HDLs, etc).

PROGRAMACION DE LOS PLD

Generan un archivo de salida JEDEC (mapa de celdas o mapa de fusibles) estndar (Joint Electronic Device Electronic Council). El SW permite simular la funcionalidad, as como las caractersticas elctricas y temporales del diseo antes de su implementacin. Para programar el PLD, ste se inserta sobre un zcalo ZIF (zero insertion force, fuerza de insercin nula). El programador contiene un controlador software que lee el fichero JEDEC generado con el compilador lgico y lo convierte en instrucciones que aplican las tensiones especficas en los pines del PLD especfico.

PROGRAMACION DE LOS PLD

ASPLDs

Los ASPLDs (Application Specific Programmable Logic Devices) son PLDs diseados para realizar funciones especificas como, decodificadores de alta velocidad, secuenciadores, interfaces para buses particulares, perifricos programables para microprocesadores, etc.

ASIC

ASIC significa Circuitos Integrados de Aplicacin Especfica y son dispositivos definibles por el usuario. Los ASICs, al contrario que otros dispositivos, pueden contener funciones analgicas, digitales, y combinaciones de ambas. En general, son programables mediante mscara y no programables por el usuario. Esto significa que los fabricantes configurarn el dispositivo segn las especificaciones del usuario. Se usan para combinar una gran cantidad de funciones lgicas en un dispositivo. Sin embargo, estos dispositivos tienen un costo inicial alto, por lo tanto se usan principalmente cuando es necesario una gran cantidad.

MEMORIAS SEMICONDUCTORAS

Algunas definiciones

Memoria: es un conjunto de celdas capaces de almacenar informacin binaria. Adems de tales celdas, la memoria posee circuitos electrnicos para almacenar y recuperar la informacin. RAM: Memorias de acceso aleatorio (Random Access Memory ) ROM: Memorias de solo lectura (Ready Only Memory)

Caractersticas de las Memorias

Tiempo de escritura / lectura. Cadencia de transferencia. Densidad de informacin. Volatilidad.

Capacidad

Tiempo de escritura - lectura

El tiempo de escritura es el que el dispositivo emplea para registrar la informacin desde el momento en que se presenta en su entrada. El tiempo de lectura es el que transcurre desde la aplicacin de la orden de lectura hasta que la informacin aparece en la salida.

Cadencia

La cadencia est relacionada con los tiempos anteriores ( Lectura Escritura), ya que se define como la velocidad a la cual la memoria emite o recibe informacin de lectura o escritura

Densidad de Informacin

La densidad de informacin est relacionada con la escala de integracin. Es el nmero de datos que puede almacenar por unidad de espacio fsico.

Volatilidad

La volatilidad de una memoria consiste en la prdida de los datos almacenados, bien por las caractersticas de los elementos que la constituyen, bien por la falta de alimentacin elctrica

Capacidad

Capacidad total de una memoria: Se llama capacidad total al nmero de bits que una memoria puede almacenar Nmero total de posiciones disponibles (direccionar)

Direccionar

Tomar una de las n posiciones de memoria 14 lineas de direccin significa una memoria de 214 = 16.384 16K 12 lneas de direccin significan 212 = 4096 = 4K

RAM esttica o SRAM

El almacenamiento en RAM esttica se basa en circuitos lgicos denominados flip-flop, que retienen la informacin almacenada en ellos mientras haya energa suficiente para hacer funcionar el dispositivo (ya sean segundos, minutos, horas, o an dias ).

RAM esttica o SRAM

Un chip de RAM esttica puede almacenar tan slo una cuarta parte de la informacin que puede almacenar un chip de RAM dinmica de la misma complejidad, La RAM esttica no requiere ser actualizada y es normalmente mucho ms rpida que la RAM dinmica (el tiempo de ciclo de la SRAM es de 8 a 16 veces ms rpido que las SRAM). Es ms cara, por lo que se reserva generalmente para su uso en la memoria de acceso aleatorio(cach).

RAM dinmica o DRAM

Las RAM dinmicas almacenan la informacin en circuitos integrados que contienen condensadores, que pueden estar cargados o descargados. Como stos pierden su carga en el transcurso del tiempo, se debe incluir los circuitos necesarios para "refrescar" los chips de RAM cada pocos milisegundos, para impedir la prdida de su informacin Algunas memorias dinmicas tienen la lgica del refresco en la propia pastilla, dando as gran capacidad y facilidad de conexin a los circuitos. Estas pastillas se denominan casi estticas. Mientras la RAM dinmica se refresca, el procesador no puede leerla. Si intenta hacerlo en ese momento, se ver forzado a esperar. Como son relativamente sencillas, las RAM dinmicas suelen utilizarse ms que las RAM estticas, a pesar de ser ms lentas

ROM

La ROM es un dispositivo lgico programable (PLD, Programmable Logic Device). La informacin binaria que se almacena en tal dispositivo debe especificarse de alguna manera y luego insertarse en el hardware de la computadora. Este proceso se conoce como programacin de un dispositivo (la palabra programacin se refiere al procedimiento de hardware que especifica los bits insertados en la configuracin de hardware del dispositivo). A diferencia de la RAM la ROM slo puede llevar a cabo la operacin de lectura de memoria. Esto significa que la informacin pertinente se almacena dentro de la memoria y puede recuperarse o leerse en cualquier momento; sin embargo, no puede alterarse de ninguna manera.

ROM

Una memoria de solo lectura (ROM) es esencialmente un dispositivo en el que se almacena informacin binaria de manera permanente. La informacin debe especificarla el diseador y luego incrustarla en la ROM para establecer el patrn de interconexiones o de dispositivo electrnico. Una vez hecho, permanece en la ROM an tras apagados y encendidos repetidos; es decir, la ROM es no voltil. Se emplean cuatro tecnologas en la programacin de ROM:

Si se utiliza programacin por mscara, entonces la ROM sencillamente se llama ROM. Si se usan fusibles, la ROM puede programarla el usuario con el equipo de programacin adecuada. En ese caso. La ROM se conoce como ROM programable o PROM. Si se vale de tecnologa de compuerta flotante borrable, entonces la ROM se conoce como ROM borrable y programable o EPROM. Por ltimo, si la tecnologa borrable elctricamente es la usada, la ROM se llama ROM borrable elctricamente y programable, o EEPROM o E2PROM.

Memorias de Solo Lectura Borrable y Programable (EPROM)

Una EPROM es una PROM borrable. A diferencia de una PROM ordinaria, una EPROM puede ser reprogramada si antes se borra el programa existente en la matriz de memoria. Los dos tipos fundamentales de EPROMs son:

Las PROM borrables por rayos ultravioletas (UV EPROM)

Las PROM borrables elctricamente (EEPROM).

Memoria de Solo Lectura Borrable Electrnicamente

Las PROM borrables elctricamente se pueden borrar y programar mediante impulsos elctricos. La ventaja de las EEPROM es que se pueden reprogramar dentro del propio circuito final, sin tener que sacarlo del mismo. Esto permite reconfigurar cualquier sistema fcil y rpidamente.

MEMORIA FLASH

Las memorias FLASHson memorias de lectura/escitura de alta densidad (gran capacidad de almacenamiento de bits) que son no voltiles. Alta densidad significa que se puede empaquetar en una pequea superficie del chip, gran cantidad de celdas, lo que implica que cuanto mayor sea la densidad, ms bits se pueden almacenar en un chip de tamao determinado. La memoria flash es la memoria ideal porque posee una capacidad de almacenamiento alta, es no voltil, tiene capacidad de lectura/escritura, rapidez de operacin comparativamente alta, buena relacin calidad/precio. Las tecnologas tradicionales de memoria como la ROM, RAM, EPROM, EEPROM, SRAM, DRAM, poseen una o ms caractersticas pero ninguna de ellas tiene todas, excepto las memorias FLASH

MEMORIA CACH

Si las partes activas del programa y datos se colocan en una memoria pequea y rpida, puede reducirse el tiempo de acceso a memoria y, por lo tanto, se reduce el tiempo de ejecucin del programa dicha memoria se denomina memoria cach. El tiempo de acceso a la memoria cach es menor que el tiempo de acceso a la memoria principal en un factor de 5 a 10. La cach es el componente ms rpido de la jerarqua de memoria y se aproxima a la velocidad de los componentes de la CPU.

MEMORIA VIRTUAL

La memoria virtual es un concepto que se usa en algunos sistemas de computadoras grandes y que permite al usuario construir programas como si estuviera disponible un gran espacio de memoria, igual a la totalidad de la memoria auxiliar. Esta memoria utiliza una parte de almacenamiento secundario de la computadora (disco duro) como si fuera memoria

Matriz de memoria semiconductora bsica.

MATRIZ DE 8X8

MATRIZ DE 8X8

MATRIZ DE 8X8