TRANSISTORES DE EFECTO DE CAMPO (FET)

Son dispositivos semiconductores que controlan la corriente

elctrica, a travs de ellos, mediante un Campo Elctrico.
Clasificacin de los transistores FET:
D

Canal N
De UNIN
(JFET)
TIPOS DE
TRANSISTORES
FET

Canal N

Canal P

Canal P

De puerta Aislada
(IGFET)

Empobrecimiento
o Deplexin
G

S
D

MOSFET
(Con aislamiento de
puerta a base de xido
de silicio)

Canal N

Enriquecimiento o
Acumulacin

S
D

Canal P
Con aislamiento de Zafiro

Con otros aislantes

G
S

Terminales
S

Source (fuente): Emite los

portadores causantes de la
conduccin

D
G
S

Drain (drenador): Recibe los

portadores emitidos por fuente
Gate (puerta): Es el terminal de
control. Gobierna la corriente entre
DyS

D
G
S

Comparacin entre transistores Bipolar y FET

Ventajas del FET:
1. Son dispositivos controlados por tensin con una impedancia de entrada muy elevada
(107 a 1012).
2. Los FET generan un nivel de ruido menor que los BJT.
3. Los FET son ms estables con la temperatura que los BJT.
4. Los FET son ms fciles de fabricar que los BJT pues precisan menos pasos y permiten
integrar mas dispositivos en un CI.
5. Los FET se comportan como resistencias controlados por tensin para valores pequeos
de tensin drenaje-fuente.
6. La alta impedancia de entrada de los FET les permite retener carga el tiempo suficiente
para permitir su utilizacin como elementos de almacenamiento.
7. Los circuitos digitales realizados con MOSFET no necesitan resistencias, con el ahorro
de superficie de silicio que conlleva.
8. Los FET de potencia pueden disipar una potencia mayor y conmutar corrientes grandes a
mayor velocidad.
Desventajas que limitan la utilizacin de los FET:
1. Tienen menor ganancia que los bipolares
2. Los FET presentan una alta capacidad de entrada (G-S) que dificulta el gobierno del
transistor a alta frecuencia.
3. Los FET presentan menor linealidad que los BJT.
4. Los FET se pueden daar fcilmente (su capa aislante) debido a la electricidad esttica.
5. La cada de tensin funcionando como interruptor cerrado es mayor que en los bipolares

El transistor JFET en la zona hmica

Lineal

Saturacin
0

IDSo
(Variable)

IDSsat

vDSsat vDSo

La zona hmica o lineal se sita cerca

del origen, para VDS<<VDS sat

La RDS va aumentando a medida que se

estrecha el canal, a consecuencia de la
polarizacin inversa producida por VGS

En esta regin el canal conductor

entre drenador y fuente se comporta
como una resistencia RDS

El transistor JFET en la zona hmica

Llegar un momento en que la zona

de transicin invada toda la regin
N, impidindose totalmente la
conduccin. (Corte del canal)
La tensin VGS que corta el canal
se llama Tensin de Corte
VP=Vt=Vc=VGS (off)
La ley que rige el comportamiento elctrico
del canal, en zona hmica:
1

iD K ohm vGS VT vDS v 2DS

2

Muy cerca del origen (vDS0) y para VGS=0:

vDS
1
iD K ohm vDS (VT )

RDS vDS 0 RDS ( on )

VGS 0
iD K ohm (VT )

RDS RDS ( on )

1
V
1 GS
Vp

El transistor JFET.
iD

Proceso de ESTRANGULAMIENTO

vDG VC

IDSo

VC

VGS VC 4

VDSo

La tensin VDS provoca una tensin NO uniforme a lo largo del canal

La zona de transicin NO es uniforme; en el lado del drenador es ms ancha y en el de fuente es
muy estrecha.
Cuando la tensin inversa de la unin en el lado de drenador (vDG) alcance a la tensin de corte
(-VC), el canal se estrangular (pero la corriente seguir existiendo iD 0)
Esta es la frontera entre la zona hmica y la de saturacin (Puntos de estrangulamiento o
estriccin)
El punto de estrangulamiento para VGS=0 da origen a los parmetros de CC del transistor:

VDSo
IDSo

Tensin VDS en el punto de estrangulamiento para VGS=0

Intensidad de drenador en el punto de estrangulamiento para VGS=0

Se demuestra que VDSo=-Vc

El transistor JFET.
iD

Proceso de ESTRANGULAMIENTO

vDG VC

C
V

DG

IDSo

IDSsat

vG

VC
VDSsat

VGS VC 4

VDSo

En general el estrangulamiento puede darse para diferentes valores de VGS y de VDS. La tensin
VDS a la que sucede el estrangulamiento se llama VDSsat , y la intensidad de drenador en ese
punto se llama IDSsat.
La relacin entre estas variables y parmetros viene determinada por la condicin de que en
cualquier punto de estrangulamiento siempre: vDG VC
Pero vDG VDS VGS as: VC VDSsat VGS y por tanto: VDSsat VGS VC
Ahora aplicando la ecuacin de la zona hmica a cualquier punto de estrangulamiento:
1 2

I DSsat K ohm vGS VT VDSsat VDSsat

Llamando K sat Kohm

1
2

1
2

I DSsat K ohm vGS VT vGS VT vGS VT

2

I DSsat K sat vGS VT

I DSsat K ohm

1
2
vGS VT
2

El transistor JFET en la zona de saturacin

(x)

La tensin VDS se concentra , sobre todo, en la zona estrangulada del canal

A medida que que VDS va creciendo la zona estrangulada aumenta de longitud (L),
mantenindose constante una anchura mnima
Simultneamente, en esta zona, el campo elctrico (x), dentro del canal estrangulado,
tambin ir aumentando (aunque no linealmente)
Cuando 103< (x) <104 (V/cm) la movilidad de los electrones x es inversamente
proporcional a x
Con lo cual la velocidad de los portadores (x = x x ) en ese rango no crece (se satura).
En esta situacin el flujo de portadores se estabiliza y la corriente ID se mantiene constante
En esta regin el FET se comporta como una Fuente de Corriente Constante

El transistor JFET en la zona de saturacin

CARACTERSTICA ESTTICA

iD

Caracterstica de Transferencia

I DSsat K sat vGS VT

vGS

-4

-3

-2

-1 -0,5

vDS VDS Cte.

En esta regin el FET se comporta como una Fuente de Corriente Constante

La zona de saturacin es la empleada para labores de amplificacin lineal, en ese
sentido a la zona de saturacin se la llama Zona Activa
Cuando se habla de la Caracterstica de Transferencia del FET, se hace referencia al
comportamiento del transistor en esta zona, y tiene la forma indicada en el grfico
La ecuacin que modela esta caracterstica es la obtenida anteriormente para IDSsat

Resumen de comportamiento en CC del JFET

Parmetros:

Frmulas zona de saturacin:

VT VGS(Off) Vc=> Tensin VGS que corta el

canal

VDSsat=VDSo+VGS=VGS -Vc

IDSSIDS0=>

Corriente de Drenador en
saturacin

VDSS VDS0=>

Mnima tensin VDS

necesaria para entrar en la
zona de saturacin para
VGS=0

VBR0

Tensin VDS de ruptura para

VGS=0

RDS(on)

Resistencia mnima en
conduccin

Actividad:
Buscar los data-sheets de dos transistores JFET con distinto propsito:
2N3819 Amplificador lineal de RF
MMBF4391LT1G Conmutacin
Comparando los distintos tipos de parmetros que suministra el
fabricante en cada caso

VBRn=VBR0+VGS

D
IG=0

IDSsat=Ksat(VGS-Vc)2

G
VGS

IDSsat

Frmulas zona hmica:

iD K ohm vGS VT vDS v 2DS

2

Cerca del origen es una resistencia:

D

RDS RDS ( on )

1
V
1 GS
VT

IG=0

G
VGS

RDS

Ejercicio 1 (Polarizacin)
Calcular el punto de funcionamiento del circuito de la figura
Datos: VGS off=-2,8V
IDS0=9mA
Respuesta:
VCC
R1
840
J1

VDS

VCC
V1

J2N3819

12

R3
1Meg

R2
180

Ejercicio 2 (Polarizacin)

Calcular el punto de funcionamiento del circuito amplificador de la

figura.
Los parmetros conocidos del transistor son:
IDSo=10mA
VT=-3V
V
rd=25S (VGS=0V, IDS=10mA)
DD

R1
82k

Solucin:
IDS=2mA
VGS=-1,48V
VDS=11,4V

RD
1800
C3
22uF

C1

J2N3819

10uF
Vo
VAMPL = 0.1
FREQ = 1k

Vi

R2
18k

Rs
2700

C2
33uF

Transistor MOSFET de Acumulacin o Enriquecimiento

Puerta de
metal

xido

Drenador

Fuente

Sustrato

Figura 5.1. MOSFET de acumulacin de canal n, donde vemos la longitud de canal L y la

anchura de canal W.

Transistor MOSFET de Acumulacin o Enriquecimiento

La longitud de canal es lo que da nombre a la tecnologa

La tendencia tecnolgica es la constante disminucin de la longitud del canal
En general la disminucin de la longitud del canal hace aumentar la ganancia del transistor,
pero desde el punto de vista tecnolgico esto es muy importante por varias razones:
Se aumenta la densidad de integracin reduciendo costes.
Se disminuye el tiempo de trnsito de los portadores a travs del canal, pudindose
trabajar a frecuencias ms altas.
Se disminuye la tensin de umbral, con lo cual pueden reducirse las tensiones de
trabajo y con ello la potencia consumida, lo que a su vez permite aumentar las
frecuencias de trabajo

 Inicialmente las islas de fuente y drenador estn aisladas, siendo imposible

la conduccin entre ellas.
Aplicando una VGS positiva, por efecto capacitivo, se induce un canal de
conduccin, por la inversin del sustrato de semiconductor P a tipo N.
Se dice que se ha creado el canal cuando desaparecen las uniones PN entre
las islas n+ y la zona de sustrato invertido (canal).
A la tensin mnima necesaria para establecer el canal se la llama Tensin
de umbral ( Vt , VGS th )

 Al aplicar ahora una tensin VDS de pequeo valor, se establecer un a

intensidad Drenador-Fuente
En estas condiciones el canal creado se comporta como una resistencia R DS

A medida que VGS aumenta, el canal se enriquece de electrones, aumentando su

conductividad, y disminuyendo la resistencia entre Drenador y Fuente R DS

 Al ir aumentando la tensin VDS se

establece un gradiente de potencial
en el interior del canal
El canal se deforma
progresivamente, causado la no
constancia de la RDS

Finalmente, para una tensin

VDS=VDS sat, el canal se estrangula
por el lado del drenador,
saturndose, y manteniendo
constante la ID

VGD Vt
Pero VGD VGS VDS
En el pto. de estrangulamiento :
VDS VDS Sat
Vt VGS VDS Sat .
VGD Vt
Por tanto :
VDS Sat . VGS Vt

vDSSat = vGS - Vt

El comportamiento que se desprende del estudio de la fsica del estado slido en la zona hmica, es:
iD n Cox

Donde:
Cox

W
1
vGS VT vDS v 2DS

L
2

ox
tox

Siendo:
Cox Capacidad del xido por unidad de sup erficie (

F
)
m2

tox Espesor del xido

ox 3,9 o
ox Permitividad del xido de silicio
o Permitividad del vaco (8,854 1012

F
)
m

Sustituyendo en la ecuacin principal:

El comportamiento en la zona hmica:

iD

3,9 o W
3,9 o W
1

vGS VT vDS v 2DS llamando K ohm

tox
L
tox
L
2

entonces iD K ohm vGS VT vDS v 2DS

2

A pesar de que los fenmenos fsicos en la zona hmica y de saturacin son distintos, la respuesta global responde a una
funcin continua. As en la frontera de las dos regiones, justo donde comienza a producirse el estrangulamiento, se podr
seguir utilizando la misma ecuacin de la zona hmica, ya como ltimo punto de validez, para encontrar el valor de la
corriente de saturacin iD=IDSSat:
v V
v V
DS

DSsat

GS

Que sustituyendo en la ecuacin anterior:

1 3,9 o W
2
I DSsat .
vGS VT
2 tox
L

llamando K sat

1 3,9 o W

2 tox
L

I DSsat . Ksat vGS VT

donde: K sat

1
Kohm
2

Funcin de transferencia
en la zona de saturacin
vDSSat = vGS - Vt

Con el circuito especificado podemos construir la

familia de curvas caractersticas de salida
Situndonos en la zona de saturacin, trazando una lnea
de carga hipottica, obtendremos la Caracterstica de
transferencia del transistor
Las intensidades de saturacin
para cada VGS se llaman IDSSat,
y responden a la siguiente ley:

IDSSat.= Ksat (VGS-Vt)2

Obtencin de IDSsat a travs de los parmetros de conmutacin (ON)

VG

S(o
n)

Estos transistores suelen usarse en aplicaciones de conmutacin.

El fabricante indica un punto de conduccin ptima trabajando en
conmutacin (punto ON). (Ver data sheet del BS170)
Este punto suele situarse en la zona hmica.
Entonces podr obtenerse el valor de la ganancia K, a partir de la
ecuacin de comportamiento en zona hmica:

K ohm

I DON

1 2
VGSON VT VDSON VDS
2 ON

IDS(on)

VDS(on)

Ejercicio: Calcular el valor el valor

de la ganancia en CC del
transistor BS170
Solucin: 0,107A/V2

Parmetros ms significativos del MOSFET Acumulacin

ID(on)
VGS(on)

VDS(on)
RDS(on)

Vt=VGS th

Valores que el fabricante suministra en un

punto de funcionamiento, llamado ON,
que normalmente corresponde con un
punto de funcionamiento ptimo cuando el
transistor trabaja como interruptor.

Tensin de umbral, mnima necesaria

para la conduccin del canal

Actividad:
Buscar el data-sheet de algn transistor MOSFET de acumulacin, por
ejemplo:
MMBF170 (Canal N)
IRF6217PbF (Cana P)
Observando los parmetros suministrados por el fabricante.

Transistor MOSFET de Empobrecimiento o Deplexin

En este transistor ya existe, de principio un canal de conduccin de tipo N.

Aplicando VGS positiva, el canal se
enriquece y conducir ms

Metal

xido

Aplicando VGS negativas, el canal

se empobrecer y conducir menos

Canal
Sustrato tipo p

(a) Estructura fsica

(b) Smbolo de circuito

Admite tensiones VGS tanto positivas como negativas

Si VGS fuera positiva el canal se enriquece de electrones
y aumentar la conduccin. (Acta como el transistor de
enriquecimiento)
Si VGS fuera negativa el canal se vaca de electrones
disminuyendo la intensidad de drenador (Acta como un
JFET de canal N)

Parmetros ms significativos del MOSFET empobrecimiento

IDSS=IDSo Corriente de saturacin para VGS=0
VDS0

Tensin VDS necesaria para entrar en saturacin para

VGS=0

Vt=VGS th Tensin de umbral, VGS que corta el canal o la mnima

necesaria para la conduccin del canal
RDS(on)

Resistencia del canal para la ptima conduccin del

transistor

Las ecuaciones de funcionamiento en la zona de saturacin

son las mismas que las del transistor JFET:
VDS sat = VGS - Vt

VGS
IDSsat IDSo1
Vt

iD

iD

iD

(a) JFET

(b) MOSFET de deplexin

iD ()

iD ()

vGS ()

vGS ()

(a) JFET

(b) MOSFET de deplexin

(c) MOSFET de acumulacin

iD ()

vGS ()

(c) MOSFET de acumulacin

Figura 5.47. Corriente de drenador en funcin de vGS en la regin de saturacin

para dispositivos de canal P.

Modelo equivalente de seal dbil del transistor FET

iG=0

iD
G

vGS

vDS
S

Lo habitual es describir el funcionamiento del transistor

en fuente comn, tomando la iD como variable
dependiente de las tensiones: iD f (vDS , vGS )

El estudio de la amplificacin de seal dbil supone que el transistor est sometido a

componentes continuas de polarizacin que lo sitan en la zona activa.
As, cualquier variacin diferencial de iD ser
por causa de la variacin diferencial de las
otras dos variables de las que depende:

diD

iD
vDS

dvDS
vGS Cte.

iD
vGS

dvGS
vDS Cte.

Cada trmino de esta ecuacin diferencial tiene un significado propio:

id
i
diD D
vDS

vds
dvDS
vGS Cte.

i
D
vGS

vgs
dvGS
vDS Cte.

g m Transconductancia 1
g d Admitancia de drenador 1

gd y gm, son parmetros

conocidos suministrados por el
fabricante, o mediante ensayos
de laboratorio

Modelo equivalente de seal dbil del transistor FET

As, sustituyendo el significado de cada elemento de la ecuacin diferencial, obtendremos

una ecuacin en trminos de las componentes alternas puras y parmetros de seal dbil del
transistor, que constituir el modelo de seal dbil:

id g d vds g m vgs
Rango tpico de valores de rd : 10 rd 1M

Esta ecuacin puede sintetizarse en

un circuito elctrico equivalente para
seal dbil:

id
G

g m vgs

Otra forma de expresar el modelo es en funcin de

un equivalente thvenin y el parmetro (Factor
de Amplificacin de tensin del transistor):

id

1
rd
gd

1
rd
gd

vds
G

vgs

vgs

vgs

vds vGS rd id
Siendo:

gm
gd

id 0

Deduccin de gm a partir de sus caractersticas de CC

Suponiendo que el transistor est polarizado en la zona de
saturacin, la definicin de gm es:

Aplicando esa definicin al modelo de CC en la zona de saturacin:

Se obtiene:

gm

iD
vGS

gm 2Ksat vGS VT
vDS Cte.

La interpretacin geomtrica de gm, es una lnea

tangente a la curva de transferencia, en el punto
de funcionamiento esttico.
La pendiente de estas tangentes son distintas
en cada punto.
El mximo valor de gm se dar para VGS=0
El mnimo valor de gm se dar en VGS=VT
vGS

-4

g m VGS 3 2 K sat 3 VT

-3

-2

gm

mx.

-1

2 K sat 0 VT

gm

iD
vGS

vDS Cte.

I DS sat Ksat vGS VT

Correccin del modelo de CC debido a gd en la zona de saturacin

La admitancia de drenador (resistencia de drenador) est
relacionada con la inclinacin de las lneas de VGS constante de la
caracterstica de salida, ya que es una resistencia dinmica.

gd

iD
vDS

vGS Cte.

La resistencia de drenador puede deducirse de los parmetros

de CC del transistor, a partir de la figura:
VA
I DS sat
I DS sat
i
1
gd D

rd
I DS sat
rd vDS VA VDS sat
VA
Donde:
VA es la tensin de Early [V]
[V-1] es un parmetro de modulacin de la longitud del canal, dependiente de la
tecnologa. Si la longitud del canal es menor, ser mayor, VA ser menor y rd ser
menor (peor)
Este parmetro permite modelar el
comportamiento en CC de una manera
ms precisa:

iD sat . I DS sat (1 vDS )

-vDS

1
VA

vDS vGS VT

iD

IDS sat

vDS

Ejemplo : 2 N 3819 2, 25m VA 444V rd

VDS sat
444V
44 K
10mA

iD

vDS

Ejercicio 3 (Rgimen dinmico seal dbil)

El circuito amplificador de la figura ya fue

analizado en CC y se sabe que sus
componentes de fondo son:
IDS=2mA
VGS=-1,48V
VDS=11,4V

Los parmetros conocidos del transistor son:

IDSo=10mA
VT=-3V
rd=25S (VGS=0V, IDS=10mA)

Se pide, calcular la amplificacin de tensin, resistencia de entrada y resistencia de salida del

amplificador.
VDD

R1
82k

Calculemos las constantes del transistor:

Si I DS sat K sat (VGS VT ) 2 , entonces : K sat

RD
1800
C3

K sat

22uF

J2N3819
C1

I DS sat
(VGS VT )

, as para VGS 0 : K sat

10mA
A
1,1103 2
2
(3V )
V

10uF
Vo
Vi

VAMPL = 0.1
FREQ = 1k

R2
18k

Rs
2700

C2
33uF

Si rd

VA
I DS sat

, entonces VA rd I DS sat ; VA

1
1
I DS sat ; VA
10 103
gd
25 106

VA 400V

La transconductancia en el pto. de funcionamiento: La resistencia en el pto. de funcionamiento:

gm 2Ksat (VGS VT ); gm 2 1,1103 (1, 48 3); gm 3,38mS

rd

VA
I DS sat

; rd

400V
rd 200K
2mA

I DSo
(VT ) 2

Anlisis de Rgimen Dinmico

Organizando los elementos:

Circuito elctrico equivalente :

id
g m vgs

vs

R1

vi

Av

vo
vi

io 0

por tanto:

ii

rd

RD

vo

R2

vs

vgs

vi

R1

R2

vgs

g m vgs
rd

RD

vo

vo g m vgs (rd //R D )

vo g m vi (rd //R D )

vgs vi

Rin

vin
; Rin R1 / / R2
iin

Av g m (rd //R D )
Av 6,1

i2

R1

vs 0

R2

vgs

g m vgs
rd

v2

RD

Ro

v2
i2

v2
g m vgs
v2
RD / / rd
Ro RD / / rd
i2
RD / / rd

pero : vgs vs 0

i2
vs 0

MODELO EQUIVALENTE DE ALTA FRECUENCIA

La propia estructura interna, as como otros efectos fsicos propios del funcionamiento del
transistor, producen comportamientos de tipo capacitivo.
Estos efectos pueden sintetizarse como capacidades parsitas equivalentes, dispuestas
entre los diferentes terminales del transistor.
Un modelo de rgimen dinmico de alta frecuencia, puede obtenerse a partir del modelo
de baja frecuencia aadiendo estas capacidades parsitas.
Cgd

Cgd
G

g m vgs

Cgs

rd

Cdb

g m vgs

Cgs

rd

Csb

B
S

Modelo de alta frecuencia para un

transistor integrado en un chip

Modelo de alta frecuencia para un

transistor discreto. Observar el
datasheet de un transistor discreto:

RESPUESTA EN FRECUENCIA
Las capacidades parsitas provocan la reduccin de la amplificacin del transistor, a
medida que aumenta la frecuencia de funcionamiento.
Un parmetro que describe la calidad del transistor en alta frecuencia es la llamada
Frecuencia unidad (fT)
fT se define como la frecuencia a la cual la intensidad de salida y la intensidad de
excitacin, son de la misma magnitud (Ganancia Unidad), con la salida en
cortocircuito.
Cgd

G
Cgs

g m vgs

IO

rd

Ii
S

El valor de la frecuencia fT en las citadas condiciones, ser:

20 log

IO
Ii

fT

gm
2 Cgs Cgd

Perfil de funcionamiento con la frecuencia

fT

Ejercicio 4 (de amplificacin lineal)

El circuito de la figura corresponde a una estructura seguidora con un transistor MOSFET
de empobrecimiento.
a) Calcular los valores de RS1 y RS2 para que el punto de trabajo del transistor quede determinado
por los valores: Q {VDS=10V; ID=3,33mA; VGS?}
b) Determinar el rango lineal de gran seal. Es decir el mximo valor pico a pico de la seal de
salida sin distorsin fuerte, para el punto de funcionamiento dado.
c) Obtener los parmetros del modelo de pequea seal a partir de:
i
gm D
La definicin de gm:
vGS v V
DS

DS

Para la estimacin de rd considerar (como en los transistores bipolares) una tensin de Early (VA) de
66,6V

d) A partir de ese modelo obtener la Amplificacin de tensin Av=vo /

salida Zo de este seguidor

vi , y la impedancia de
VDD=20V

Datos:

cm 2
Vt= 2V; n= 1200 V s ; tox=2,2nm ; W=0,2m ; L= 0,1m;
-12
o 8,85410 F/m

vDS
vi

vGS
RG
1Meg

Donde:
L,
W
tox

C (grande)

RS1

es la longitud del canal

es la anchura del canal
es el espesor de la capa aislante
es la constante dielctrica del vaco

Resuelto en la coleccin de problemas

vo
RS2

Ejercicio 5 (de conmutacin):

El circuito de la figura es el esquema simplificado de una etapa de salida de autmata.
En el estado de activacin de la salida los transistores deben comportarse como
interruptores cerrados. Se pide:
a) Calcular la VGS mnima necesaria para que suministrando a la carga la corriente mxima (0,5 A), el
MOSFET est en estado de conduccin (zona hmica)
b) Calcular el valor de R1 y R2 para excitar el transistor con una tensin VGS=VGS on.
c) Cada de tensin en el MOSFET en su estado de conduccin (en las condiciones del apartado b)

Datos:

IDon= -1 A
VCE sat =0,2 V
VDson = - 2,2 V
VGSon = -12 V
VGSth = -3,4 V
En conduccin el diodo LED necesita una ID = 10mA y produce una cada de 1,2 V
+24 V

VCC 1
R1

Optoaislamiento
R2
Interf ace
de bus

Fuente
de
Aimentacin
24Vcc

R3
2

LED

Salida

+
D1

Diagrama tpico simplificado para la salida 0

Resuelto en la coleccin de problemas

Imx.= 0,5 A

COM

Dispositiv o
de salida