Subtemas

Memoria cache
Manejo de la Entrada/Salida

Mdulos de Entrada/Salida
Entrada/Salida Programada
Entrada/Salida mediante interrupciones

Memoria Cach
Las memorias cache son de tecnologa de semiconductor de tipo esttico (SRAM = static RAM),
cuya velocidad de respuesta se ajusta de manera muy favorable a los tiempos del procesador.
El fundamento que sustenta su inclusin en un sistema es que su velocidad es compatible con
las necesidades de obtencin de la informacin por parte del procesador. El tiempo de acceso
de una lectura en memoria DRAM puede ocupar varios ciclos de reloj; esto incluye el proceso
de recuperacin de la memoria, el pedido, la comprobacin y el tiempo de acceso de los datos,
tpico de esta tecnologa. Si el procesador accediese directamente a DRAM, debera
contemplar ciclos de espera hasta obtener el contenido de la posicin direccionada.

Para balancear costo, volumen de informacin y tiempo de acceso en la

bsqueda de mejorar el rendimiento global, se utilizan ambas. Desde el punto
de vista funcional, la cache se utiliza como memoria intermedia entre el
procesador y la memoria DRAM y almacena en forma temporal la informacin
a la que se accede con mayor frecuencia en esta ultima.

La cache se divide en lneas o bloques de tamao fijo. Cada bloque se asocia a

una etiqueta que opera a modo de referencia, utilizando parte de la direccin
fsica de la posicin buscada en la RAM; adems, para cada lnea se puede
almacenar informacin de estado, por ejemplo, "lnea actualizada".

Manejo de entrada y salida E/S

Una computadora no puede estar formado slo por la CPU y la memoria.
Para darle alguna utilidad debe de comunicarse con el mundo exterior a travs del subsistema
de entrada/salida (I/O input/output).

La misin principal del subsistema de E/S es adaptar los dispositivos externos

antes de conectarlos al bus del sistema.

Por qu no se conectan directamente al bus del sistema?

1. La velocidad de transmisin de datos de los perifricos es siempre
de la memoria y la CPU.

menor que la

2. Debido a la gran diversidad de perifricos no es posible incorporar

necesaria en el computador para manejar cada uno de
stos.

toda la lgica

3. Los formatos de datos de los perifricos son diferentes a los del resto
computadora.

de la

Hay dos formas de implementar la E/S en una computadora:

1.Construir a medida el subsistema utilizando elementos
bsicos
2. o bien incorporar y programar dispositivos estndares ms
complejos y genricos.

Funciones del Sistema E/S

1. DIRECCIONAMIENTO: seleccin del dispositivo correspondiente de entre los dispositivos
disponibles en el sistema.
2. SINCRONIZACIN: ha de posibilitar que la CPU y la memoria (alta velocidad transferencia de
datos) se puedan comunicar con los dispositivos de E/S (baja velocidad) sincronizando los envos
de datos entre ambos.
3. TRANSFERENCIA: el sistema E/S debe de tener toda la circuitera y seales de comunicacin
apropiadas para llevar a cabo la comunicacin con cada uno de los dispositivos del sistema.

Mdulos de Entrada/Salida
La E/S se implementa mediante dispositivos perifricos.
DISPOSITIVO PERIFRICO:
Elemento que permiten la transferencia de informacin entre la CPU y el
mundo exterior.
Interfaz que traduce la informacin asncrona y analgica del mundo exterior
a la informacin sncrona y codificada del computador.

Dos partes: mdulo de E/S y dispositivo (externo).

Coordina el correcto flujo de informacin entre uno o varios dispositivos

externos (impresora, monitor, ...) e internos (memoria, procesador).

FUNCIONES:
1. Reconocer la direccin de la CPU que identifica al dispositivo
externo.
2. Transferencia de datos entre el CPU y el dispositivo externo.
3. Recepcin comandos desde el CPU.
4. Mantener informacin del estado del perifrico y mantener el
protocolo de comunicaciones con el perifrico.
Un mdulo de E/S puede controlar varios dispositivos externos.

El mdulo de E/S tambin almacena datos temporalmente debido a las

diferencias de velocidades entre los perifricos y el CPU o la memoria.
Dispone de un mecanismo de deteccin de errores tales como el uso del bit de
paridad.
Los trminos controlador, procesador de E/S y mdulo de E/S son
equivalentes. La diferencia radica en su complejidad.

Entrada/Salida Programada
(Encuesta o Polling)
El CPU tiene el control absoluto de la operacin de E/S: inicia y lleva a cabo la transferencia.

La CPU est dedicndose por completo a realizar la operacin de E/S: realiza tanto la
comprobacin de estado como la transferencia y la inicializacin: poco eficiente.
Hardware mnimo

Entrada/Salida Programada
La E/S le indica al CPU cuando est
preparada para transferir datos (genera una

interrupcin al CPU), activando una lnea

especial conectada al CPU (lnea de
interrupcin).

Entrada/Salida mediante
Interrupciones
Funcionamiento
1. El procesador ejecuta instrucciones de un programa. Al finalizar cada instruccin
comprueba si se ha producido una interrupcin.
2. En caso afirmativo se salva el estado actual del programa (contador del programa
y registros) y se salta a ejecutar la rutina de servicio correspondiente.
3. La rutina de servicio efecta las operaciones apropiadas en la E/S para realizar la
transferencia de datos solicitada.
4. Al finalizar la rutina de servicio se recupera el estado de la CPU y se contina
ejecutando el programa que se estaba ejecutando antes de la interrupcin.

Las interrupciones pueden ser:

ENMASCARABLES (se pueden dejar de atender por software)
NO ENMASCARABLES (siempre atendidas).

Dos formas de conocer la direccin/posicin (vector) donde se

encuentra la rutina de servicio de la interrupcin:
Vector de interrupciones siempre FIJO
el perifrico suministra el vector de interrupcin.

Generalmente existen VARIOS PERIFRICOS (y no uno slo) conectados que

pueden realizar interrupciones.
Esto obliga a ESTABLECER PRIORIDADES y decidir cmo se conectan a la CPU.

Tambin hay que determinar para cada perifrico su vector de interrupciones.

SOLUCIONES ms extendidas:
A. Una sola lnea de interrupcin
B. Varias lneas de interrupcin
C. Lneas de interrupcin y aceptacin

El perifrico X se interrumpe por INT

La CPU devuelve la seal INTA
El perifrico X devuelve al bus de datos su vector de interrupcin
Tabla de vectores de
interrupcin en un PC

Con el vector de interrupcin se indexa una tabla de vectores principal

para tener la direccin de la rutina de atencin a la que hay que saltar