Vous êtes sur la page 1sur 29

3.

Transistors effet de champ ou JFET (junction field effect transistor)


3.1 Introduction
Caractristiques de base
- Le TEC: est unipolaire; un seul porteur de charges participe la conduction
- La structure d'un TEC est constitu d'un canal gnralement dop N insr entre deux zones dopes P+.
On distingue 3 contacts.
- la Source S est l'lectrode par o les porteurs majoritaires entrent dans le barreau. (Source d'lectrons)
- le drain D est l'lectrode par o les porteurs majoritaires quittent le barreau. (Electrode charge de
drainer les lectrons)
- la grille G permet de commander le courant IDS.

VGS

Le TEC est command par une tension


contrairement au Transistor bipolaire qui est
comand par un courant
Un courant (ID) peut circuler de la source S au
drain D via le canal (zone dans le semiconducteur,
proche de linterface avec la grille):

VDS
D

ID
substrat (Si)

canal

Le courant circulant dans la grille (IG) est ngligeable.


=> IS = ID !

ID , VDS constant, est command par la tension de grille source (VGS) effet du champ lectrique

JFET canal N : courant port par les lectrons, de S vers D


(sens positif de ID: de D vers S)
JFET canal P : courant port par les trous, de S vers D
(sens positif de ID: de S vers D)

Pour avoir un fonctionnement en amplificateur, la jonction GS est polarise en inverse (VGS < 0, TEC
canal N) et le drain est polaris positivement par rapport la source VDS > 0.
Dans ces conditions les deux jonctions P+N. sont polarises en inverse et il se cr une zone de charge
d'espace s'tendant essentiellement du ct N (du fait de la diffrence des dopages) dpourvue de porteurs
mobiles.
La largeur de cette zone est commande par la tension inverse applique la jonction l'abscisse x. On
peut ainsi rgler l'paisseur du canal et pour une densit de courant donne on rgle l'intensit du courant
IDS circulant dans ce canal.

Allure gnrale des caractristiques de sortie : I D VDS V

GS

ID

Rgime
linaire

Mode actif
VGS = cst

~rsistance
module par
VGS

~ source de
courant
commande par
VGS

VDS
limite de zones

Diffrents types de FET


JFET : FET jonction : La grille et le canal forme une jonction PN
S

D
G
JFET canal P

D
G

JFET canal N

Transistor normalement passant


ID est maximal pour VGS = 0, et diminue lorsquon augmente VGS (en valeur absolue).
ID est nulle lorsque VGS dpasse une valeur limite VGSoff.
Canal P : VGS > 0 la charge positive sur la grille repousse les trous
Canal N : VGS < 0 la charge ngative sur la grille repousse les lectrons

Caractristiques dun JFET canal N :

Conditions de fonctionnement : VGS 0 , VDS 0


VDS sat VGS VP

ID (mA)
VDS VDS sat

16 I DSS

VGS=0

12
8

transistor
bloqu
VGS(V)

VGS=-1V

4
-2 -1.5 -1 -0.5

VGSoff

Rgime de saturation

Pour VDS VDS sat :

Rgime linaire

Pour VDS VDS sat :

2V

V
I D I DSS 1 GS

VGS off

VDS (V)

k VGS VGS off

I DSS

VGS off 2

I D 2k VGS VGSoff DS VDS


2

pour VGS < VGSoff, ID 0, transistor bloqu.


pour VGS >0, le courant IG augmente rapidement (zone non utilise).
tension de pincement VP ~ - VGSoff

Caractristiques dun MOSFET canal N :


VDS sat VGS VS

VDS VDS sat


ID

ID
transistor
bloqu
VGS(V)
Vs

VDS (V)

I D k VGS Vs 2

Rgime de saturation

Pour VDS VDS sat :

Rgime linaire

V
Pour VDS VDS sat : I D 2k VGS Vs DS VDS
2

pour VGS < VS, ID 0, transistor bloqu


VGS-VS = tension dattaque de grille .

3.2 Schmas quivalents petits signaux


VDS VGS VP

Rgime linaire :
ID
Q

VDS
G

RDS
S

Pour VGS > VP , et VDS <VGS +VP : RDS

rsistance fonction de VGS

V
k VGS VP DS
2

avec k = constante
dpendant du composant

Condition: VDS suffisamment faible (<VGS+VP ), souvent infrieure 0.5V.


Dans ces conditions, Source et Drain peuvent tre inverss.

10

Rgime de saturation :

ID

Pour VDS VDS sat , ID est commande par VGS

VGS

I D k VGS VS 2

VDS
ID est command par VGS
id g m v gs avec g m I D
=transconductance
VGS V
DS

ID (mA)
16
12

schma linaire quivalent:


id D

G
v gs

g m v gs

vds

4
VGS(V)

-2 -1.5 -1 -0.5

VGSoff

tient compte de laugmentation de vds avec id


(quivalent de leffet Early)
caractristique ID(VGS) non-linaire : gm (VDS)

11

JFET

V
g m g mo 1 GS

VGS off

, avec g 2 I DSS
= pente pour VGS=0
mo

V
GS off

gm varie linairement avec VGS .

MOSFET enrichissement
g m 2k VGS Vs

Ordre de grandeur : gm=1 - 10 mA/V (mS ou mmho) g m 1 0.1 1k

12

3.3 Quelques circuits de polarisation


Objectif : fixer le point de fonctionnement au repos

Polarisation automatique par rsistance de source dun JFET:

+VDD
RD
ID
IG 0 G

ID

D
S

ID

RG

ID

1
VGS
RS

VGS

VP
VGSQ
Dipersion de fabrication
VGS

I D I DSS 1

VGS off

V
I D GS
RS

V
VDS
I D DD
RD RS

VGS

Q
Q

RS

ID

VDS

VDSQ

ID , VGS , VDS .
13

Polarisation par raction de drain (MOSFET enrichissement)

+VDD

V
VDS
I D DD
RD

RD
RG

ID

ID
D

I G 0 VGS VDS

Q
VGS

S
VGS(V)

VDS (V)
VDD

I G 0 VGS VDS

14

3.4 Applications des FET


Sources de courant JFET
+VDD
charge

VGS 0

I D I DSS

Avantage du JFET: polarisation de la grille inutile.


Inconvnient : dispersion de fabrication sur IDSS.
IDSS= augmente avec VDS rsistance de sortie non infinie

Source de courant ajustable par la rsistance variable.

V
I D I DSS 1 GS

VGS off I D

V
I D GS

R
15

Source de courant plus grande impdance de sortie

+VDD

T2 et T1 tel que IDSS(T2) > IDSS(T1)

charge
I
T2

T1

T1 I = IDSS (T1 )
VGS (T2) est telle que ID(T2) = IDSS(T1)
VDS(T1) =VGS(T2)
influence de le charge sur VDS(T1) attnue

source de courant ordinaire

I varie moins avec la charge


impdance de sortie plus grande.

16

Amplificateur source commune


Exemple :

VCC

hypothse: Mode actif , C trs leves

RD
C
D
S

C
vg

JFET

RG
RS

vs
C

vg

vgs
RG
Ze

Gain en tension (circuit ouvert) :


Impdance dentre :

Z e RG

Impdance de sortie :

Z S RD

gmvgs

RD vs

Zs

Av g m RD
(RG peut tre prise trs grande, de lordre du Mou plus)

gm = fonction de VGS distorsion quadratique


17

Stabilisation par une rsistance de source :


VCC

JFET

RD

vg

D
S
RG

vg
vs

RG

vgs

gmvgs

RD

vs

rS

rS

RS

Gain en tension : v g v gs rs g m v gs

et vs g m v gs RD

v
g R
RD
do : Av s m D
1
vg
1 rs g m
rs
gm
Linfluence de gm sur le gain est rduite si rs>>1/gm. Le gain en tension est plus faible.
rs introduit une contre-raction:

v gs v g rs vs

(vs et vg en opposition de phase, Av <0)

18

Amplificateur drain commun (ou source suiveuse )

ve

VCC
vg

vg

D
S
RG

RS

RG

G JFET D
vGS

gmvGS
S

RS

vs

Ze

vs
Zs

Gain en tension (circuit ouvert) :

Av

g m RS
RS

1
1 g m RS g m 1 RS

Impdance dentre :

Z e RG

Impdance de sortie :

vsc.o.

Zs

isc.c

Rs
Rs g m 1

Rs // g m 1
g m Rs 1 Rs g m 1
19

Rsistance commande
Pour VGS > VGSoff et VDS <VGS +VP :

RDS

k VGS VP DS
2

ex:
R
ventre

vsortie

vsortie

RDS
ventre
RDS R

= attnuateur variable, command par Vcom


En choississant
Vcom

R RDS on , vsortie varie entre ~0 et ventre

Imperfection:
RDS dpend de VDS rponse non-linaire

20

Amlioration possible:

RDS

k VGS VP DS
2

R
vsortie
ventre
R1

Vcom

R1

VGS
RDS

VDS Vcom

2
2

I G 0

k Vcom VP

Linarit presque parfaite

21

Application: Commande lectronique de gain


exemple:

Etage EC avec rE =RDS (//200k//5.6k)

15V
5k
75k

signal
dentre

signal de sortie

1F

50k

5.6k

100k

1F

R
5k
Av c
rE
RDS Vcom // 5,6k
Av

5k
Vcom V p
RDS Vcom

Vcom
100k

il faut RDS< 5.6k


amlioration possible: charge active pour RE.
22

Interrupteur FET

Exemple dapplication:

(Convertisseur N-A
cf Morgan)

23

VGS=0

SiO2

Source

il ny a pas de canal
Grille

Symbole

Drain

DRAIN
N+

N+

GRILLE
substrat

SOURCE
substrat

film mtallique

Canal N

24

enrichissement
+

Source

Grille

Drain

N
N+

N+

substrat

Canal N

25

enrichissement
+

Source

N+

Grille

Drain

N+

substrat

Canal N

26

SiO2
Source

N+

Grille

substrat

film mtallique

Canal N

Drain

N+

28

29