Eletrnica Digital II

ELT013
Engenharia de Computao

Aula 2

ARQUITETURA DE
DISPOSITIVOS LGICOS
PROGRAMVEIS
ELT013 - Eletrnica Digital II

O que so dispositivos lgicos

programveis? (1)
Dispositivos Lgicos Programveis, ou PLDs, so
dispositivos configurveis a fim de
implementar um grande nmero de funes
lgicas
Configurveis pelo usurio
Funes combinacionais e/ou sequenciais.

PLD um chip que contm um grande nmero

de portas lgicas, flip-flops e registradores, que
esto interconectados, uns com os outros, por
meio de fusveis (ou chaves) especiais que
podem ser programados e com isso,
implementar uma funo lgica.
ELT013 - Eletrnica Digital II

O que so dispositivos lgicos

programveis? (1)
PLD um chip que contm um grande nmero
de componentes lgicos
Portas lgicas, flip-flops e registradores
interconectados
A conexo feita por meio de fusveis (ou chaves)
especiais para esta funo
A conexo podem ser programadas e com isso
implementar uma funo lgica.

ELT013 - Eletrnica Digital II

Qual a diferena entre um

microprocessador/controlador/DSPs e os
outros sistemas digitais? OUTROS SISTEMAS
MICROPROSSADORES/MICROCONT
ROLADORES/DSPs

DIGITAIS

Seguem instrues
especificadas pelo
projetista
Organizao interna
complexa
Lentos
Inflexvel
Desenvolvimento do
hardware caro (CI MSI) e
demorado

No so limitados por
funes especificadas
Fornece respostas mais
rpidas
Flexvel
Possibilita a prototipagem
Desenvolvimento do
hardware mais barato e
rpido

ELT013 - Eletrnica Digital II

rvores da Famlias de Sistemas

Digitais
A deciso de projeto sobre qual famlia utilizar
depende de muitos fatores
Velocidade de operao, custo, consumo de energia,
potncia, tamanho, tempo disponvel
para projeto, etc.

ELT013 - Eletrnica Digital II

http://algol.dcc.ufla.br/~lacerda/projetos/index.
html
ELT013 - Eletrnica Digital II

http://algol.dcc.ufla.br/~lacerda/projetos/index.
html
ELT013 - Eletrnica Digital II

Lgica padro (1)

Refere-se a componentes digitais funcionais
bsicos
Portas lgicas, flip-flops, decodificadores,
multiplexadores, registradores, contadores etc.),
disponveis como CIs SSI e MSI.
Projetos de complexidade mdia utilizariam centenas
de componentes

ELT013 - Eletrnica Digital II

Lgica padro (2)

TTL
Tecnologia madura, no usada em novos projetos
mas muito presente em sistemas digitais ainda
utilizados
CMOS
Mais popular nos dias de hoje pois tem baixo
consumo de energia
ECL
Projetos de alta velocidade

ELT013 - Eletrnica Digital II

10

Sistemas Microprocessados e
Processamento Digital de Sinais (DSP)
Dispositivos que podem ser controlados
eletronicamente e os dados manipulados pela
execuo de um programa de instrues.
Flexveis porm com baixa velocidade
Hardware sempre mais rpido do que software

ELT013 - Eletrnica Digital II

11

ASICs
Application Specific Integrated Circuit
Circuitos integrados de aplicao
especfica
Soluo moderna de projetos de hardware
para sistemas digitais

ELT013 - Eletrnica Digital II

12

Dispositivos lgicos programveis

(PLDs)
Ou dispositivos de campo de lgicas
programveis (FPLDs)
Podem ser configurados para criar qualquer circuito
digital desejado para sistemas simples ou
complexos.
Componentes e software de desenvolvimento so de
baixo custo se comparados com matrizes de portas,
clula padro e full custom

ELT013 - Eletrnica Digital II

13

Dispositivos lgicos programveis

(PLDs)
A arquitetura de PLD selecionada depende de sua
aplicao, pois so muito diversificadas e dinmicas:
SPLD - dispositivos lgicos programveis simples (600 portas).
CPLD - dispositivos lgicos programveis complexos.
FPGA - matrizes de portas programveis em campo.

CPLDs e FPGAs , tambm so chamadas dispositivos

lgicos programveis de alta capacidade (HCPLDs).

ELT013 - Eletrnica Digital II

14

Matrizes de portas (MPGAs)

As funes lgicas so criadas por interconexes de centenas de
milhares de portas pr-fabricadas (circuitos ULSI).
Uma mscara de design customizada usada, muito parecida
com os dados armazenados em uma ROM programada por
mscara.
Individualmente so menos caras do que PLDs com mesmo
nmero de portas.
Processos de programao customizada so muito caros e
requerem um longo perodo de espera.

ELT013 - Eletrnica Digital II

15

Clula Padro
Usam blocos de construo da funo de lgica
predefinidos para criar o sistema digital desejado
Os custos do projeto para as clulas padro ASICs so
superiores aos MPGAs, com maior tempo de espera.
Funes baseadas em clulas so projetadas para serem muito
menores que as funes equivalentes em matrizes portas:
Permitem a operao, geralmente com maior velocidade e
custos de fabricao mais baixos.

ELT013 - Eletrnica Digital II

16

Totalmente Personalizados (fullcustom)

So a melhor escolha ASIC
Todos os componentes e interconexes so
personalizadas pelo projetista do CI.
Requerem uma quantidade significativa de tempo e
dinheiro
Resultar em CIs que podem operar na maior
velocidade possvel e exigem a menor rea de chip,
o que reduz significativamente o custo de produo.

ELT013 - Eletrnica Digital II

17

Arquitetura de um FPGA
Blocos podem sem
programados como
sendo:
Entrada ou sada; ou
Bidirecionais (I/O)

Programados por
codificao do
projetista; ou
Blocos pr-definidos
(IPs)

ELT013 - Eletrnica Digital II

18

IPs
Intelectual Property
Projetos de blocos digitais complexos prdefinidos
Disponibilizados pelos fabricantes do FPGA ou
terceiros
Avaliao grtis
Uso comercial necessita de licenciamento

Incluem processadores embutidos, blocos de

construo DSP e circuitos de ncleo padro
para funes perifricas e de interface
Encurta o tempo de projeto

ELT013 - Eletrnica Digital II

19

FUNDAMENTOS DOS
CIRCUITOS DE PLDS
ELT013 - Eletrnica Digital II

20

Estrutura Bsica

ELT013 - Eletrnica Digital II

21

Fundamentos dos circuitos de PLDs

(1)
Cada funo de sada programada com os fusveis
posicionados entre as portas AND e cada uma das
portas OR.
Linhas de entrada: cada entrada A e B est conectada a um
buffer inversor e outro no-inversor que so ligados a uma
matriz de portas AND
Linhas produto:
sadas das portas AND

ELT013 - Eletrnica Digital II

22

Fundamentos dos circuitos

de PLDs (2)

Cada linha produto est ligada a uma das

quatro entradas de cada porta OR por fusveis

Com todos os fusveis intactos, casa sada de porta

OR apresenta um nvel constante 1.
O1 AB AB A B AB
O1 A( B B ) A( B B )
O1 A A 1

ELT013 - Eletrnica Digital II

23

Fundamentos dos circuitos

de PLDs (3)

Cada uma das sadas O1, O2, O3 e O4 pode ser

programada para ser funo de A e B
queimando seletivamente os fusveis
apropriadas
Cada entrada aberta atua como um nvel lgico 0

Pode-se programar cada sada OR para

executar qualquer funo desejada
Depois de programado o dispositivo realiza a
lgica desejada.
Exemplo: queimando os fusveis 1 e 4 da por
OR nmero 1, a sada O1 se torna:
O1 AB AB AB AB 0 AB AB 0 AB A B

ELT013 - Eletrnica Digital II

24

Simbologia Simplificada
Diminuir a complexidade do diagrama do
circuito
Neste arranjo, as sadas esto programadas
O1 AB A B
como:
O2 AB
O3 0
O4 1

ELT013 - Eletrnica Digital II

25

ARQUITETURA DE PLDS

ELT013 - Eletrnica Digital II

26

PROMs

ELT013 - Eletrnica Digital II

27

PROMs (1)
PROMs tm como objetivo a implementao de uma
expresso lgica de soma-de-produtos em vez de
armazenamento de dados em posies de memria.

ELT013 - Eletrnica Digital II

28

PROMs

ELT013 - Eletrnica Digital II

29

Procedimento de Anlise
1 Passo: Tabela verdade para todas as combinaes
de valores das variveis de entrada

ELT013 - Eletrnica Digital II

30

Procedimento de Anlise
2 Passo: Selecionar as sadas de interesse (fusveis
intactos)

ELT013 - Eletrnica Digital II

31

Procedimento de Anlise
3 Passo: Realizar um OR das sadas da matriz AND
intactas para encontrar o valor da sada O

ELT013 - Eletrnica Digital II

32

Lgica de Arranjo Programvel (PAL)

ELT013 - Eletrnica Digital II

33

Lgica de Arranjo
Programvel (PAL)

Cada porta AND pode ser

programada para gerar
qualquer produto desejado de
quatro variveis de entrada.
A famlia PAL tambm contm
dispositivos com variaes do
circuito soma-de-produtos
bsico

Conectam o circuito lgico de

soma-de-produtos s entradas de
FFs D e usam um dos pinos como
entrada de clock para disparar os
flip-flops de sada sincronamente.
ELT013 - Eletrnica Digital II

34

ELT013 - Eletrnica Digital II

35

Arranjos de lgica genrico

(GAL)

Usam uma matriz EEPROM na matriz

programvel que determina as conexes
para as portas AND.
Os interruptores EEPROM podem ser
apagados e reprogramados pelo menos 100
vezes.
Podem ser usado como um genrico, com
substituio de pinos compatvel para a
maioria dos dispositivos PAL.

ELT013 - Eletrnica Digital II

36

FAMLIA MAX7000S DA
ALTERA
ELT013 - Eletrnica Digital II

37

Diagrama em bloco da famlia

MAX7000S

ELT013 - Eletrnica Digital II

38

Recursos dos dispositivos da

Famlia MAX7000S
As principais estruturas da MAX7000S so os
blocos de matrizes lgicas (LABs) e o arranjo
de interconexo programvel (PIA).
Um LAB contm um conjunto de 16 macroclulas e
se assemelha muito a um dispositivo SPLD nico.
Cada macroclula consiste de um circuito
programvel AND/OR e um registro programvel
(flip-flop).

ELT013 - Eletrnica Digital II

39

Diagrama em bloco da famlia

MAX7000S

ELT013 - Eletrnica Digital II

40

Estruturas principais dos dispositivos

da Famlia MAX7000S (1)
Blocos de Matriz Lgica (LABs) com 16
macroclulas, nmero determinado a partir do
n de peas (EPM7128S tm 128, em oito
LABs).
Sinais lgicos roteados entre LABs pelo PIA.
PIA um barramento global que conecta qualquer
fonte de sinal a qualquer destino dentro do
dispositivo.

Pinos I/O so conectados a macroclulas

especficas (o nmero de pinos I/O disponveis
depende do pacote).
ELT013 - Eletrnica Digital II

41

Diagrama em bloco da famlia

MAX7000S

ELT013 - Eletrnica Digital II

42

Estruturas principais dos dispositivos

da Famlia MAX7000S (2)
A programao no sistema pode ser feita atravs de
pinos JTAG e uma porta paralela do PC.
Macroclulas no conectados a pinos de I/ O podem ser
usadas pelo compilador para a lgica interna.
Os quatro pinos s de entrada podem ser configurados
como sinais de alta velocidade de controle ou como
entradas gerais do usurio.
GCLK1 - entrada de clock global primria para todas as
macroclulas.
GCLK2 - relgio global secundrio.
OE1- habilitao de sada tristate primria.
GCLRn - clear assncrono para qualquer registrador de
macroclula.

ELT013 - Eletrnica Digital II

43

Diagrama em bloco da famlia

MAX7000S

ELT013 - Eletrnica Digital II

44

ELT013 - Eletrnica Digital II

45

Estruturas principais dos dispositivos

da Famlia MAX7000S (3)
Os blocos de controle I/O configuram todos os
pinos I/O de entrada, sada ou operao
bidirecional.
Todos os pinos I/O tm um buffer de sada que
permanentemente ativado ou desativado,
controlado por um dos dois pinos de habilitao
de sada global ou por outras entradas ou
funes geradas por macroclulas.
Durante a programao no sistema os pinos de
I/O sero transformados em tristate e recebero
um pull-up interno, para eliminar conflitos de
placa
ELT013 - Eletrnica Digital II

46

Diagrama em bloco da famlia

MAX7000S

ELT013 - Eletrnica Digital II

47

Estruturas principais dos dispositivos

da Famlia MAX7000S (4)
FFs de macroclulas podem implementar
operaes D, T, JK, ou SR.
Todos os registradores programveis tm seu clock
ativado de trs modos diferentes:
Com sinal de clock global.
Com sinal de clock global quando FF est habilitado.
Com sinal de clock de matriz produzido por uma
macroclula ou um pino de entrada (no-global).

Cada registrador pode ser apagado com o pino

GCLRn.
Todos os registradores do dispositivo sero
resetados automaticamente ao serem
energizados.
ELT013 - Eletrnica Digital II

48

ELT013 - Eletrnica Digital II

49