Vous êtes sur la page 1sur 53

TRAITEMENT PROGRAMME DE L’INFORMATION

TRAITEMENT PROGRAMME DE L’INFORMATION CONSTITUTION D’UN SYSTEME MINIMUM Système minimum 1

CONSTITUTION D’UN SYSTEME MINIMUM

Unité centrale (CPU)
Unité centrale
(CPU)
Mémoire
Mémoire

Interface

Entrées/Sorties

Unité centrale (CPU)
Unité centrale
(CPU)

Un microprocesseur + une horloge

L ’unité centrale permet de réaliser des fonctions en logique programmée

Unité centrale (CPU) Un microprocesseur + une horloge L ’unité centrale permet de réaliser des fonctions

Un ensemble de mémoires constitué d ’une

Un ensemble de mémoires constitué d ’une mémoire RAM Lecture/écriture Mémoire mémoire ROM lecture seule Système

mémoire RAM

Lecture/écriture

Mémoire
Mémoire

mémoire ROM

lecture seule

L ’ensemble des instructions stockées en mémoire ROM s ’appelle

L ’ensemble des instructions stockées en mémoire ROM s ’appelle ROM ROM RAM UN PROGRAMME Il

ROM

ROM

 

RAM

 

UN PROGRAMME

Il est mémorisé à la mise hors tension

La mémoire RAM est utilisée pour contenir les données traitées

La mémoire RAM est utilisée pour contenir les données traitées ROM RAM RAM Elles sont perdues

ROM

 

RAM

RAM

 

Elles sont perdues à la mise hors tension

Une interface pour la

communication avec les

dispositifs électroniques

extérieurs.

Une interface pour la communication avec les dispositifs électroniques extérieurs. Pour échanger des informations avec l

Pour échanger des informations

avec l ’extérieur.

Une interface pour la communication avec les dispositifs électroniques extérieurs. Pour échanger des informations avec l

Interface

Entrées/Sorties

Une interface pour la communication avec les dispositifs électroniques extérieurs. Pour échanger des informations avec l
Une interface pour la communication avec les dispositifs électroniques extérieurs. Pour échanger des informations avec l
Une interface pour la communication avec les dispositifs électroniques extérieurs. Pour échanger des informations avec l

Ces trois éléments vont communiquer entre eux par

l ’intermédiaire de 3 BUS

Unité centrale (CPU)
Unité centrale
(CPU)
Mémoire
Mémoire

Interface

Entrées/Sorties

Ensemble de fils sur lesquels le CPU fournit

Il est unidirectionnel

l ’adresse de la case mémoire sélectionnée.

Bus d ’adresses

Mémoire Unité centrale (CPU)
Mémoire
Unité centrale
(CPU)
Ensemble de fils sur lesquels le CPU fournit Il est unidirectionnel l ’adresse de la case

Interface

Entrées/Sorties

Sur ce bus se déplacent les données à traiter.

Il est Bidirectionnel.

Son nombre de lignes est égal à la capacité de

traitement du microprocesseur.

Unité centrale (CPU)
Unité centrale
(CPU)
Mémoire Bus de données
Mémoire
Bus de données

Interface

Entrées/Sorties

Ce bus véhicule des signaux relatifs aux :

Le CPU indique ce qu ’il est en train de faire.

Interruptions,

commande de lecture/écriture,

des horloges de transfert, validation mémoire. Interface Entrées/Sorties Mémoire Unité centrale Bus de commande (CPU)
des horloges de transfert,
validation mémoire.
Interface
Entrées/Sorties
Mémoire
Unité centrale
Bus de commande
(CPU)

Dans quels boîtiers vont aller les données ?

Unité centrale (CPU)
Unité centrale
(CPU)
Interface Entrées/Sorties Mémoire
Interface
Entrées/Sorties
Mémoire

Le décodeur d ’adresses

Décodeur d ’adresses sélectionne la ROM Mémoire Unité centrale (CPU)
Décodeur d ’adresses
sélectionne la ROM
Mémoire
Unité centrale
(CPU)
Le décodeur d ’adresses Décodeur d ’adresses sélectionne la ROM Mémoire Unité centrale (CPU) Interface Entrées/Sorties

Interface

Entrées/Sorties

Décodeur d ’adresses

Le décodeur d ’adresses

sélectionne la RAM

Interface Entrées/Sorties Mémoire Unité centrale (CPU)
Interface
Entrées/Sorties
Mémoire
Unité centrale
(CPU)
Le décodeur d ’adresses Décodeur d ’adresses sélectionne l ’I/O Interface Entrées/Sorties Mémoire Unité centrale (CPU)
Le décodeur d ’adresses
Décodeur d ’adresses
sélectionne l ’I/O
Interface
Entrées/Sorties
Mémoire
Unité centrale
(CPU)

Le processeur

CPU (Central Processing Unit) Unité Centrale de Traitement

CPU : on l'appelle "processeur" en français. Quand on réussit à mettre tous ses composants dans un seul circuit intégré, on le nomme "micro processeur".

• permet de manipuler des informations numérique, c'est-à-dire des informations codées sous forme binaire,

• Permet d'exécuter les instructions stockées en mémoire.

Le microprocesseur

Caractérisé par :

• sa fréquence d’horloge (en Mhz ou Ghz)

• Le nombre d’instruction par seconde qu’il peut exécuter (en MIPS)

• La taille des données qu’il est capable de traiter (en bits)

Le microprocesseur

Les parties essentielles d’un processeur sont :

L’Unité Arithmétique et Logique : prend en charge les calculs arithmétiques élémentaires et les tests.

L'Unité de Contrôle

Les registres, mémoires de petite taille (quelques octets),

L'unité d’entrée-sortie, permet au processeur d’accéder aux périphériques de l’ordinateur.

Le séquenceur, qui permet de synchroniser les différents éléments du processeur

L’horloge qui synchronise toutes les actions de l’unité centrale.

Architecture de base d’un microprocesseur

Architecture de base d’un microprocesseur Système minimum 19
BUS DE DONNEES Registre de données Bus interne de données R0 Rn A C R D
BUS DE DONNEES
Registre de données
Bus interne de données
R0
Rn
A
C
R
D
C
E
U
G
M
I
Registre d’instruction
I
U
Registre auxiliaire
SP
PC
N
L
S
Code Op.
Adresse
D
A
T
T
E
ALU
R
E
X
E
U
Décodeur
R
Registre d’état
Bus interne d’adresses
Signaux internes
de commande
BLOC LOGIQUE DE COMMANDE (CU)
Registre d’adresses
Horloge
Bus de commande

BUS D’ADRESSES

Compteur de programme

Compteur de programme Il est constitué par un registre dont le contenu est initialisé avec l'adresse

Il est constitué par un registre dont le contenu est

initialisé avec l'adresse de la première instruction du

programme.

Dès le lancement du programme ce compteur contient

l'adresse de la première instruction à exécuter :

Dès le lancement du programme ce compteur contient l'adresse de la première instruction à exécuter :

soit par incrémentation automatique dans le cas où

les adresses des instructions se suivent.

Dès le lancement du programme ce compteur contient l'adresse de la première instruction à exécuter :

soit par chargement de l'adresse de branchement

dans le cas de sauts programmés.

UAL :

C'est un circuit complexe qui assure les fonctions:

  • - arithmétiques: addition et soustraction

  • - logiques: ET, OU, OU exclusif

  • - comparaison,

décalage

à

droite

ou

à gauche,

incrémentation, décrémentation, mise à 1 ou à 0 d'un bit, test de

bit.

Une UAL est constituée par un certain nombre de circuits tels

que: complémenteur, additionneur, décaleur, portes logiques, ...

Bloc logique de commande:

Il organise l'exécution des instructions au rythme

Il

organise

l'exécution

des

instructions

au

rythme

d’une horloge.

 
Il élabore tous les signaux de synchronisation internes

Il élabore tous les signaux de synchronisation internes

ou externes (bus des commandes) du microprocesseur

Registre et décodeur d’instructions:

  • Chacune des instructions à exécuter est rangée dans le registre instruction dont le format est 24 bits.

  • Le premier octet ( 8 bits) est toujours le code de l'opération que le décodeur d'instruction doit identifier.

Pointeur de pile ou stack pointeur:

  • C'est un registre compteur de 16 bits qui contient l'adresse du sommet de la pile.

  • La pile est externe au microprocesseur.

  • C'est une certaine partie de la mémoire RAM.

  • Elle est utilisée pour sauvegarder les contenus des différents registres, lors de l'appel à un sous-programme ou lors de la gestion d'une interruption, par exemple.

Registre de données

Ce registre de 8 bits est un registre tampon qui assure

Ce registre de 8 bits est un registre tampon qui assure

l'interfaçage entre le microprocesseur et son

environnement ou inversement.

 
Il conditionne le bus externe ou le bus interne des

Il

conditionne

le

bus externe

ou

le

bus

interne

des

données.

Registre d’adresses

Ce registre de 16 bits est un registre tampon qui assure l'

Ce registre de 16 bits est un registre tampon qui assure l'

interfaçage entre le microprocesseur et son environnement.

Il conditionne le bus externe des adresses.

Il conditionne le bus externe des adresses.

Accumulateur :

Un accumulateur est un registre de travail de 8 ou 16 bits qui

sert:

  • à stocker une opérande au début d'une

opération arithmétique et le résultat à la fin de l'opération.

  • à stocker temporairement des données en

provenance de l'extérieur du microprocesseur avant leur

reprise pour être rangées en mémoire.

à stocker des données provenant de la mémoire ou de l'UAL pour les présenter vers l'extérieur

à stocker des données provenant de la

mémoire ou de l'UAL pour les présenter vers l'extérieur du

microprocesseur.

Registre d’état :

Chacun de ces bits est un indicateur dont l'état dépend du

Chacun de ces bits est un indicateur dont l'état dépend du

résultat de la dernière opération effectuée.

On les appelle indicateur d’état ou flag ou drapeaux.

On les appelle indicateur d’état ou flag ou drapeaux.

Dans un programme le résultat du test de leur état

Dans un programme le résultat du test de leur état

conditionne souvent le déroulement de la suite du

programme.

On peut citer comme indicateur :

retenue (carry : C)

retenue

(carry : C)

retenue intermédiaire (Auxiliary-Carry : AC)

retenue intermédiaire

(Auxiliary-Carry : AC)

signe (Sign : S)

signe

(Sign : S)

débordement (overflow : OV ou V)

débordement

(overflow : OV ou V)

zéro (Z)

zéro

(Z)

parité (Parity : P)

parité

(Parity : P)

Fonctionnement du microprocesseur

Fonctionnement du microprocesseur Système minimum 33
Système minimum 34

Microprocesseurs

Microprocesseurs Système minimum 35

Fonctionnement de l’ordinateur

• Après un aperçu des composantes de l’ordinateur, il faut voir comment ils entrent en interconnexions.

• Concrètement que se passe-t-il lorsqu’on allume un ordinateur

• Que se passe-t-il lorsqu’on commence à travailler ?

Fonctionnement de l’ordinateur PROCESSEUR : Mise sous tension de l’ordinateur Lecture de l’EEPROM (programme mini =
Fonctionnement de l’ordinateur
PROCESSEUR :
Mise sous
tension de
l’ordinateur
Lecture de
l’EEPROM
(programme mini
= BIOS)
Chargement
du S.E. Envoi
d’information
Le travail peut
commencer :
à la RAM
traduction en
actions
élémentaires à
partir du
clavier ou de la
souris.
BIOS :
Liste les éléments d’E/S
dont le Système
d’Exploitation et la Base
de registre

Exécution d’un programme

Microprocesseur

Microprocesseur

Horloge Horloge 22 33 Unité Unité dede Contrôle Contrôle 55 44 44 UAL UAL
Horloge
Horloge
22
33
Unité
Unité dede Contrôle
Contrôle
55
44
44
UAL
UAL
Exécution d’un programme Microprocesseur Microprocesseur Horloge Horloge 22 33 Unité Unité dede Contrôle Contrôle 55 44
E/S E/S
E/S
E/S

MCMC

44
44
44
44
Exécution d’un programme Microprocesseur Microprocesseur Horloge Horloge 22 33 Unité Unité dede Contrôle Contrôle 55 44
11
11
44
44
 
   

Système minimum

Exécution d’un programme Microprocesseur Microprocesseur Horloge Horloge 22 33 Unité Unité dede Contrôle Contrôle 55 44

38

Exécution d’un programme

Chargement des instructions et des données en

MC

À chaque top d’horloge, l’unité de contrôle ...

 
et les analyse
 

et les analyse

 

récupère une instruction et les données nécessaires

déclenche le traitement adapté en envoyant un

signal à l’UAL ou à l’unité des entrées-sorties

La majorité des structures microprogrammées utilisent une architecture classique appelée: Architecture Von Neumann: PC, 6809, 68HC11
La majorité des structures microprogrammées utilisent une architecture classique appelée: Architecture Von Neumann: PC, 6809, 68HC11
La majorité des structures microprogrammées utilisent une architecture classique appelée: Architecture Von Neumann: PC, 6809, 68HC11
La majorité des structures microprogrammées utilisent une architecture classique appelée: Architecture Von Neumann: PC, 6809, 68HC11
La majorité des structures microprogrammées utilisent une architecture classique appelée: Architecture Von Neumann: PC, 6809, 68HC11
La majorité des structures microprogrammées utilisent une architecture classique appelée: Architecture Von Neumann: PC, 6809, 68HC11
La majorité des structures microprogrammées utilisent une architecture classique appelée: Architecture Von Neumann: PC, 6809, 68HC11
La majorité des structures microprogrammées utilisent une architecture classique appelée: Architecture Von Neumann: PC, 6809, 68HC11
La majorité des structures microprogrammées utilisent une architecture classique appelée: Architecture Von Neumann: PC, 6809, 68HC11
La majorité des structures microprogrammées utilisent une architecture classique appelée: Architecture Von Neumann: PC, 6809, 68HC11
La majorité des structures microprogrammées utilisent une architecture classique appelée: Architecture Von Neumann: PC, 6809, 68HC11
La majorité des structures microprogrammées utilisent une architecture classique appelée: Architecture Von Neumann: PC, 6809, 68HC11
La majorité des structures
microprogrammées utilisent une
architecture classique appelée:
Architecture Von Neumann:
PC, 6809, 68HC11 ...
Architecture Von Neumann.
Les microcontrôleurs PIC ainsi
que bien d ’autres structures sont
construites autour d ’un autre
type d ’architecture:
Architecture Harvard:
PIC, DSP ...
Architecture Harvard.
Architecture Von Neumann 6809 Prenons le cas du système minimum à 6809 . Son architecture Neumann
Architecture Von Neumann 6809 Prenons le cas du système minimum à 6809 . Son architecture Neumann
Architecture Von Neumann 6809 Prenons le cas du système minimum à 6809 . Son architecture Neumann
Architecture Von Neumann 6809 Prenons le cas du système minimum à 6809 . Son architecture Neumann
Architecture Von Neumann 6809 Prenons le cas du système minimum à 6809 . Son architecture Neumann
Architecture Von Neumann 6809 Prenons le cas du système minimum à 6809 . Son architecture Neumann
Architecture Von Neumann 6809 Prenons le cas du système minimum à 6809 . Son architecture Neumann
Architecture Von Neumann 6809 Prenons le cas du système minimum à 6809 . Son architecture Neumann
Architecture Von Neumann 6809 Prenons le cas du système minimum à 6809 . Son architecture Neumann
Architecture Von Neumann 6809 Prenons le cas du système minimum à 6809 . Son architecture Neumann
Architecture Von Neumann 6809 Prenons le cas du système minimum à 6809 . Son architecture Neumann

Architecture Von Neumann

6809
6809

Prenons

le

cas

du

système

minimum

à

6809.

Son

architecture

Neumann.

est

de

type

Von

Sa mémoire de programme (EPROM) contient comme son nom l ’indique le programme à exécuter.

Contenu de la mémoire de programme
Contenu de
la mémoire
de programme
Architecture Von Neumann 6809 Considérons l ’exemple du programme source suivant. Après assemblage, chaque instruction et
Architecture Von Neumann 6809 Considérons l ’exemple du programme source suivant. Après assemblage, chaque instruction et
Architecture Von Neumann 6809 Considérons l ’exemple du programme source suivant. Après assemblage, chaque instruction et
Architecture Von Neumann 6809 Considérons l ’exemple du programme source suivant. Après assemblage, chaque instruction et
Architecture Von Neumann 6809 Considérons l ’exemple du programme source suivant. Après assemblage, chaque instruction et
Architecture Von Neumann 6809 Considérons l ’exemple du programme source suivant. Après assemblage, chaque instruction et
Architecture Von Neumann 6809 Considérons l ’exemple du programme source suivant. Après assemblage, chaque instruction et
Architecture Von Neumann 6809 Considérons l ’exemple du programme source suivant. Après assemblage, chaque instruction et
Architecture Von Neumann 6809 Considérons l ’exemple du programme source suivant. Après assemblage, chaque instruction et
Architecture Von Neumann 6809 Considérons l ’exemple du programme source suivant. Après assemblage, chaque instruction et
Architecture Von Neumann 6809 Considérons l ’exemple du programme source suivant. Après assemblage, chaque instruction et

Architecture Von Neumann

6809
6809

Considérons

l ’exemple

 

du

programme source suivant.

 

Après

assemblage,

chaque

instruction et chaque opérande

codée sur

un octet

bits) est

(8

rangée

dans

une

case

de

la

mémoire.

La mémoire contient donc successivement les instructions et les opérandes du programme .

Architecture Von Neumann 6809 Considérons l ’exemple du programme source suivant. Après assemblage, chaque instruction et
... NOP 12 LDA 86 #$07 07 ADDA 8B Contenu de la mémoire de programme #$10
...
NOP
12
LDA
86
#$07
07
ADDA
8B
Contenu de
la mémoire
de programme
#$10
10
SWI
3F
...
...
source
objet
Instruction
Opérande
Architecture Von Neumann 6809 Afin d ’exécuter le programme, le microprocesseur doit lire dans l’ ordre
Architecture Von Neumann 6809 Afin d ’exécuter le programme, le microprocesseur doit lire dans l’ ordre
Architecture Von Neumann 6809 Afin d ’exécuter le programme, le microprocesseur doit lire dans l’ ordre
Architecture Von Neumann 6809 Afin d ’exécuter le programme, le microprocesseur doit lire dans l’ ordre
Architecture Von Neumann 6809 Afin d ’exécuter le programme, le microprocesseur doit lire dans l’ ordre
Architecture Von Neumann 6809 Afin d ’exécuter le programme, le microprocesseur doit lire dans l’ ordre
Architecture Von Neumann 6809 Afin d ’exécuter le programme, le microprocesseur doit lire dans l’ ordre
Architecture Von Neumann 6809 Afin d ’exécuter le programme, le microprocesseur doit lire dans l’ ordre
Architecture Von Neumann 6809 Afin d ’exécuter le programme, le microprocesseur doit lire dans l’ ordre
Architecture Von Neumann 6809 Afin d ’exécuter le programme, le microprocesseur doit lire dans l’ ordre
Architecture Von Neumann 6809 Afin d ’exécuter le programme, le microprocesseur doit lire dans l’ ordre

Architecture Von Neumann

6809
6809

Afin d ’exécuter le programme, le microprocesseur doit lire dans l’ ordre le contenu de chacune des cases mémoires.

Pour cela, chacun des octets de la mémoire est acheminé vers le microprocesseur, via le bus de données.

Bus de données ... 12 86 07 MicroP 8B 10 3F ... ... objet
Bus de données
...
12
86
07
MicroP
8B
10
3F
...
...
objet
Architecture Von Neumann 6809 Conclusion : Dans le cas d’ une architecture Von Neumann , le
Architecture Von Neumann 6809 Conclusion : Dans le cas d’ une architecture Von Neumann , le
Architecture Von Neumann 6809 Conclusion : Dans le cas d’ une architecture Von Neumann , le
Architecture Von Neumann 6809 Conclusion : Dans le cas d’ une architecture Von Neumann , le
Architecture Von Neumann 6809 Conclusion : Dans le cas d’ une architecture Von Neumann , le
Architecture Von Neumann 6809 Conclusion : Dans le cas d’ une architecture Von Neumann , le
Architecture Von Neumann 6809 Conclusion : Dans le cas d’ une architecture Von Neumann , le
Architecture Von Neumann 6809 Conclusion : Dans le cas d’ une architecture Von Neumann , le
Architecture Von Neumann 6809 Conclusion : Dans le cas d’ une architecture Von Neumann , le
Architecture Von Neumann 6809 Conclusion : Dans le cas d’ une architecture Von Neumann , le
Architecture Von Neumann 6809 Conclusion : Dans le cas d’ une architecture Von Neumann , le

Architecture Von Neumann

6809
6809

Conclusion:

Dans le cas d’ une architecture

Von

Neumann,

le

traitement

d ’une instruction et son

opérande nécessite

lecture d ’au moins

donc

la

deux cases

mémoires

(3

si

l ’opérande est

codée sur deux octets).

Cela correspond à une durée de

2 ou 3 cycles machine.

Bus de données ... 12 86 07 MicroP 8B 10 3F ... ... objet
Bus de données
...
12
86
07
MicroP
8B
10
3F
...
...
objet
Architecture Harvard Les microcontrôleurs PIC ont eux une architecture appelée Harvard présente qui de nombreux avantages.
Architecture Harvard Les microcontrôleurs PIC ont eux une architecture appelée Harvard présente qui de nombreux avantages.
Architecture Harvard Les microcontrôleurs PIC ont eux une architecture appelée Harvard présente qui de nombreux avantages.
Architecture Harvard Les microcontrôleurs PIC ont eux une architecture appelée Harvard présente qui de nombreux avantages.
Architecture Harvard Les microcontrôleurs PIC ont eux une architecture appelée Harvard présente qui de nombreux avantages.
Architecture Harvard Les microcontrôleurs PIC ont eux une architecture appelée Harvard présente qui de nombreux avantages.
Architecture Harvard Les microcontrôleurs PIC ont eux une architecture appelée Harvard présente qui de nombreux avantages.
Architecture Harvard Les microcontrôleurs PIC ont eux une architecture appelée Harvard présente qui de nombreux avantages.
Architecture Harvard Les microcontrôleurs PIC ont eux une architecture appelée Harvard présente qui de nombreux avantages.
Architecture Harvard Les microcontrôleurs PIC ont eux une architecture appelée Harvard présente qui de nombreux avantages.
Architecture Harvard Les microcontrôleurs PIC ont eux une architecture appelée Harvard présente qui de nombreux avantages.

Architecture Harvard

Les

microcontrôleurs

PIC

ont

eux

une

architecture

appelée

Harvard

présente

qui

de

nombreux avantages.

 

Les différences

avec

les

architectures Von

Neumann

résident essentiellement dans:

• la mémoire de programme • les bus.

PIC
PIC
Architecture Harvard PIC La mémoire de programme des PIC contient bien entendu le programme à exécuter.
Architecture Harvard PIC La mémoire de programme des PIC contient bien entendu le programme à exécuter.
Architecture Harvard PIC La mémoire de programme des PIC contient bien entendu le programme à exécuter.
Architecture Harvard PIC La mémoire de programme des PIC contient bien entendu le programme à exécuter.
Architecture Harvard PIC La mémoire de programme des PIC contient bien entendu le programme à exécuter.
Architecture Harvard PIC La mémoire de programme des PIC contient bien entendu le programme à exécuter.
Architecture Harvard PIC La mémoire de programme des PIC contient bien entendu le programme à exécuter.
Architecture Harvard PIC La mémoire de programme des PIC contient bien entendu le programme à exécuter.
Architecture Harvard PIC La mémoire de programme des PIC contient bien entendu le programme à exécuter.
Architecture Harvard PIC La mémoire de programme des PIC contient bien entendu le programme à exécuter.
Architecture Harvard PIC La mémoire de programme des PIC contient bien entendu le programme à exécuter.

Architecture Harvard

PIC
PIC

La mémoire de programme des PIC contient bien entendu le programme à exécuter.

Comme précédemment,

ce

programme est composé instructions et d’ opérandes.

d’

Cependant, une case mémoire peut ici contenir à la fois une instruction et son opérande.

Contenu de la mémoire de programme
Contenu de
la mémoire
de programme
Architecture Harvard PIC Considérons l’ exemple programme source suivant. du Après assemblage, chaque instruction et son

Architecture Harvard

PIC
PIC

Considérons l’ exemple programme source suivant.

du

Après assemblage, chaque instruction et son opérande sont codées sur un mot binaire (12 ou 14 bits) puis rangées dans une case mémoire.

Chaque

cas

de

mémoire

la

contient donc:

 

•l’ instruction à exécuter.

 

•L ’opérande obligatoire).

associée

(non

Architecture Harvard PIC Considérons l’ exemple programme source suivant. du Après assemblage, chaque instruction et son
... ... CLRW 0100 MOVLW FF 30FF ADDLW 01 3E01 Contenu de la mémoire de programme
...
...
CLRW
0100
MOVLW FF
30FF
ADDLW
01
3E01
Contenu de
la mémoire
de programme
MOVWF 05
0085
...
...
...
source
objet
Instruction
Opérande
Architecture Harvard PIC Afin d’ exécuter le programme, l ’unité de calcul doit ensuite lire le

Architecture Harvard

PIC
PIC

Afin d’ exécuter le programme, l ’unité de calcul doit ensuite lire le contenu de chacune des cases de la mémoire.

Chaque mot binaire contenu dans la mémoire de programme est alors acheminé vers un décodeur d ’instructions.

rôle de

Le

décodeur est de

ce

séparer pour chacun des mots

binaires,

l ’instruction

et

la

donnée (opérande).

Décodeur d’ instructions ... ... donnée ... 0100 30FF Unité de calcul 3E01 0085 ... instruction
Décodeur
d’ instructions
...
...
donnée
...
0100
30FF
Unité de
calcul
3E01
0085
...
instruction
...

objet

Architecture Harvard PIC Les instructions et les données sont ensuite acheminées simultanément vers l ’unité de
Architecture Harvard PIC Les instructions et les données sont ensuite acheminées simultanément vers l ’unité de
Architecture Harvard PIC Les instructions et les données sont ensuite acheminées simultanément vers l ’unité de
Architecture Harvard PIC Les instructions et les données sont ensuite acheminées simultanément vers l ’unité de
Architecture Harvard PIC Les instructions et les données sont ensuite acheminées simultanément vers l ’unité de
Architecture Harvard PIC Les instructions et les données sont ensuite acheminées simultanément vers l ’unité de
Architecture Harvard PIC Les instructions et les données sont ensuite acheminées simultanément vers l ’unité de
Architecture Harvard PIC Les instructions et les données sont ensuite acheminées simultanément vers l ’unité de
Architecture Harvard PIC Les instructions et les données sont ensuite acheminées simultanément vers l ’unité de
Architecture Harvard PIC Les instructions et les données sont ensuite acheminées simultanément vers l ’unité de
Architecture Harvard PIC Les instructions et les données sont ensuite acheminées simultanément vers l ’unité de

Architecture Harvard

PIC
PIC

Les instructions et les données sont ensuite acheminées simultanément vers l ’unité de calcul par l ’intermédiaire de deux bus différents.

Décodeur d’ instructions ... Bus de DONNEES ... donnée ... 0100 30FF Unité de calcul 3E01
Décodeur
d’ instructions
...
Bus de DONNEES
...
donnée
...
0100
30FF
Unité de
calcul
3E01
0085
...
instruction
...
Bus d’ INSTRUCTIONS
objet
Architecture Harvard PIC Conclusion : de l’ architecture Dans le cas Harvard que possèdent les PIC,
Architecture Harvard PIC Conclusion : de l’ architecture Dans le cas Harvard que possèdent les PIC,
Architecture Harvard PIC Conclusion : de l’ architecture Dans le cas Harvard que possèdent les PIC,
Architecture Harvard PIC Conclusion : de l’ architecture Dans le cas Harvard que possèdent les PIC,
Architecture Harvard PIC Conclusion : de l’ architecture Dans le cas Harvard que possèdent les PIC,
Architecture Harvard PIC Conclusion : de l’ architecture Dans le cas Harvard que possèdent les PIC,
Architecture Harvard PIC Conclusion : de l’ architecture Dans le cas Harvard que possèdent les PIC,
Architecture Harvard PIC Conclusion : de l’ architecture Dans le cas Harvard que possèdent les PIC,
Architecture Harvard PIC Conclusion : de l’ architecture Dans le cas Harvard que possèdent les PIC,
Architecture Harvard PIC Conclusion : de l’ architecture Dans le cas Harvard que possèdent les PIC,
Architecture Harvard PIC Conclusion : de l’ architecture Dans le cas Harvard que possèdent les PIC,

Architecture Harvard

PIC
PIC

Conclusion:

de l’ architecture

Dans le

cas

Harvard que possèdent les PIC,

lecture

d ’une

la

seule

case

mémoire

permet

le

traitement

instruction

d ’une

entier

et

de

son opérande.

Un seul cycle machine est donc nécessaire.

Décodeur d’ instructions ... Bus de DONNEES ... donnée ... 0100 30FF Unité de calcul 3E01
Décodeur
d’ instructions
...
Bus de DONNEES
...
donnée
...
0100
30FF
Unité de
calcul
3E01
0085
...
instruction
...
Bus d’ INSTRUCTIONS
objet
 
Architecture Harvard PIC Conclusion : de l’ architecture Dans le cas Harvard que possèdent les PIC,

50

Système minimum

Sommaire

EXERCICE:

EXERCICE:

A l ’aide du schéma structurel du système minimum

repérer les différents boîtiers.

 

colorier

Donner le nom du CPU

(rouge)

Donner le nom de la ROM

(bleu)

Donner le nom de la RAM

(vert)

Donner le nom du circuit I/O

(Gris)

Donner le nom du décodeur d ’adresses.

(Jaune)

Colorier les 3 Bus et repérer les 3 fils d ’adressage.

CPU PIA 6809 6821 RAM Eprom HCT 27 6116 138 64
CPU
PIA
6809
6821
RAM
Eprom
HCT
27
6116
138
64

FINFIN