SISTEMAS

DISTRIBUIDOS
CONCEPTOS DE
HARDWARE

INTEGRANTES:

My. Erik Palenque Rios

Est. Freddy Mamani Gutierrez

Est. Mauricio Soto Talavera

CONCEPTOS DE HARDWARE
Con el paso de los aos se han propuesto diversos esquemas de clasificacin
para los sistemas de cmputo con varios CPU pero ninguno de ellos ha
tenido un xito completo ni se ha adoptado de manera amplia Es probable
que la taxonoma ms citada sea la de Flynn (1972).
Flynn eligi dos caractersticas consideradas por l como esenciales el
nmero de flujos de instrucciones y el numero de flujos de datos.

SISD(SINGLE INSTRUCTION
SINGLE DATA)
Una computadora con un flujo de instrucciones y uno de datos se llama SISD
(Single Instruction Single Data) Todas las computadoras tradicionales de un
procesador (es decir aquellas que tienen un CPU) caen dentro de esta
categora desde las computadoras personales hasta las grandes
mainframes.
Es importante mencionar que un equipo SISD puede tener ms de una
unidad funcional, pero todas las unidades funcionales estn bajo la
supervisin de una sola unidad de control. En la siguiente aparece un
esquema de este tipo de sistemas

(FD= flujo de datos, FI= flujo de instrucciones, UC= unidad de control, UP=
unidad de procesamiento, MM= mdulo de memoria).

SIMD(SINGLE INSTRUCTION
SINGLE DATA)
Flujo de instrucciones y varios flujos de datos, este tipo de sistemas existen
mltiples elementos de procesos supervisados por una misma unidad de
control. Todos los elementos de proceso reciben la misma unidad de
instrucciones emitida por la unidad de control pero operan sobre diferentes
conjuntos de datos procedentes de flujos distintos. El subsistema de
memoria compartida puede contener mltiples mdulos. Se tiene entonces
que la unidad de control selecciona una instruccin y luego instruye a varias
unidades de procesamiento para la ejecuten, cada una con sus propios
datos, Estas mquinas son tiles para los cmputos que repiten los mismos
clculos en varios conjuntos de datos.

(FD= flujo de datos, FI= flujo de instrucciones, UC= unidad de control, UP=
unidad de procesamiento, MM= mdulo de memoria).

MISD(MULTIPLE
INSTRUCTION SINGLE DATA)
Para estas mquinas existen n unidades procesadoras, cada una recibe
distintas instrucciones que operan sobre el mismo flujo de datos y sus
derivados. Los resultados de un procesador se pasan como entrada del
siguiente dentro del cauce de procesamiento. En este caso habra varias
instrucciones a procesar, con un nico flujo de datos. Ninguna computadora
conocida se ajusta a esta descripcin, dado que sta arquitectura se
considera poco prctica.

(FD= flujo de datos, FI= flujo de instrucciones, UC= unidad de control, UP=
unidad de procesamiento, MM= mdulo de memoria).

MIMD(MULTIPLE
INSTRUCTION MULTIPLE
DATA)

La mayora de los sistemas multiprocesadores y de los sistemas con mltiples

computadoras pueden incluirse en esta categora. Este se integra con
mltiples computadoras independientes, cada una con su propio contador de
programa y datos. Un equipo MIMD intrnseco implica interacciones entre los
n procesadores porque todos los flujos de memoria se derivan del mismo
espacio de datos compartido por todos los procesadores. Si los n flujos de
datos provinieran de subespacios disjuntos dentro de las memorias
compartidas, entonces tendramos la llamada operacin SISD mltiple
(MSISD), que no es ms que una conjunto de n sistemas monoprocesadores
SISD independiente. Un sistema MIMD intrnseco es fuertemente acoplado si
el grado de interacciones y conectividad fsica entre los procesadores es
elevado, en caso contrario los consideramos dbilmente acoplados. La
mayora de los sistemas MIMD comerciales son dbilmente acoplados.

(FD= flujo de datos, FI= flujo de instrucciones, UC= unidad de control, UP=
unidad de procesamiento, MM= mdulo de memoria).

La clasificacin de los equipos MIMD se puede ampliar sealando que las

computadoras que tienen memoria compartida muchas veces son llamadas
multiprocesadores, las que no siguen este esquema y mantienen la memoria
privada para cada mquina son las multicomputadoras. Cada una de estas
categoras a su vez se puede dividir basndose en su arquitectura de conexin,
ya sea siguiendo el esquema de bus de comunicaciones (red, backplane o cable)
que forma un medio de difusin entre ellos; o mediante conmutador(switch) en
una topologa que realmente tiene varios enlaces de comunicacin compartidos
entre los equipos que pueden encaminar mensajes etapa por etapa gracias a un
sistema de conmutacin que dirige el mensaje a lo largo de los cables de salida.
Otra dimensin de nuestra taxonoma es que ciertos sistemas estn fuertemente
acoplados y en otras estn dbilmente acopladas, como la velocidad de
transmisin de un mensaje, los fuertemente acoplaos tienden a utilizarse como
sistemas paralelos y los dbilmente acoplados tienden a utilizarse como
sistemas distribuidos.

MULTIPROCESADORES
BASADOS EN BUS
En este esquema se tienen varios CPUS conectados a un bus comn junto
con un mdulo de memoria que es compartido por todos los procesadores
en paralelo. Para leer una palabra de memoria un CPU coloca la direccin de
la palabra deseada en las lneas de direcciones del bus y coloca una seal en
las lneas de control adecuadas para indicar que desea leer. La memoria
responde y coloca el valor de la palabra en las lneas de datos para permitir
La lectura de sta por parte del CPU solicitante La escritura funciona de
manera similar, Puesto que slo existe una memoria si el CPU A escribe una
palabra en la memoria y despus el CPU B lee esa palabra un microsegundo
despus B obtendr el valor recin escrito. Una memoria con esta propiedad
es coherente.
El problema con este esquema es que si slo se dispone de 4 o 5 CPU el bus
estar por lo general sobrecargado y el rendimiento disminuir en forma
drstica.

MULTIPROCESADORES
BASADOS EN CONMUTADOR
Cuando se llega a un nmero significativo de procesadores (> 64) se
necesita de un mecanismo ms eficiente que el bus para lograr conectar
cada CPU con la memoria. Una alternativa es dividir la memoria en mdulos
y luego usar un conmutador matricial. De cada CPU y modulo de memoria
sale una conexin que puede intersectarse con todas las otras. El hardware
cierra pequeos conmutadores que permiten la comunicacin de un
procesador con un mdulo en un momento dado. Una vez terminada la
operacin de lectura o escritura, dicho switch se libera y quedan las
conexiones disponibles para ser usadas en otro nivel de la matriz.
Una ventaja importante es que muchos CPUs pueden accesar la memoria al
mismo tiempo, aunque si dos de ellos desean usar la misma memoria en
forma simultanea uno de ellos deber esperar.

La principal problemtica del sistema es su tamao, puesto que con n CPUs

y n memorias, hacen falta n2 conmutadores en los puntos de cruce. Si n es
grande la posibilidad de construccin del equipo se complica.

Originado por los problemas de uso de switches

como el Crossbar mencionado, se han desarrollado
otras redes de conmutacin que requieren menos
switches para garantizar una operacin confiable del
sistema, modificando tambin la metodologa de
conmutacin seguida. A reserva de profundizar ms
en el siguiente captulo, se analizar ahora un caso
del sistema de conmutacin conocido como Red
Omega, en el que se tienen dos niveles de
conmutacin integrados por switches individuales 2
x 2 (es decir, cada uno tiene dos entradas y dos
salidas). A travs del diseo del momento de la
conmutacin, se puede garantizar que un
procesador en particular pueda accesar el mdulo de
memoria que necesita.
Con n CPUs y n memorias necesita log2n etapas
de conmutacin cada una de las cuales tendr n/2
switches, para un total de (nlog2n)/2 switches.

MULTICOMPUTADORAS
BASADAS EN BUS
En este sistema no se tiene la comparticin de un solo espacio de memoria,
sino que cada una de las computadoras conectadas posee su propia
memoria local. El sistema de comunicacin sirve para interconectar una
mquina con otra, con lo que su volumen de trfico es varios rdenes menor
en relacin con el uso de una red de interconexin para el trfico CPUmemoria como ocurre en el caso anterior.

Un ejemplo tpico de multicomputadoras en bus se encuentra en las

modernas redes locales(LAN), en las cuales se agregan tarjetas de red a
varios CPUs que luego se comunican por medio de la infraestructura de
cableado. Las velocidades tpicas van de 10 a 155 Mbps. Existen casos de
sistemas multicomputadoras significativos basados en el esquema.

MULTICOMPUTADORAS
BASADAS EN CONMUTADOR
Estos sistemas se implementan con base en una slida red de interconexin
a la cual se conectan los CPUs. Cada equipo tiene acceso directo y exclusivo
a su propia memoria. Existen varias estrategias para la conexin topolgica,
entre las ms representativas estn la matriz y el hipercubo. Las matrices
como la presentada en la Figura. 1-15 se aplican ante todo para problemas
de graficacin avanzada, procesamiento de imgenes y visin robtica.

La topologa de hipercubo consiste realmente en un cubo n-dimensional, la

Fig. 1-16 muestra un hipercubo de dimensin 4. Este esquema de conexin
puede entenderse como dos cubos ordinarios, con un procesador en cada
vrtice. Se interconectan los vrtices correspondientes de los dos cubos.

Para extender el cubo a 5 dimensiones, se puede aadir a la figura otro

conjunto de dos cubos conectados entre s. y conectamos las aristas
correspondientes en las dos mitades, y as en lo sucesivo. Para el caso de un
hipercubo n-dimensional, cada CPU tiene n conexiones con otros CPUs.
Como puede apreciarse, la complejidad del cableado aumenta en proporcin
logartmica con el tamao. Dado que slo se conectan los CPUs ms
cercanos, muchos mensajes deben realizar varios saltos antes de llegar a su
destino. La trayectoria de mayor longitud igualmente crece en forma
logartmica con el tamao, a diferencia de la matriz donde sta crece
conforme la raz cuadrada del nmero de CPUs.

BIBLIOGRAFA
Libro sistemas distribuidos Tanenbaum versin pdf.
http://
arminluer.cl/archivos/8voSemestre/TecnologiasServiciosInternet/Libros/S
istemas%20Operativos%20Distribuidos%20TANENBAUM.pdf
Otros links de ayuda
http://yaqui.mxl.uabc.mx/~larredondo/distribuidas/Sistemas_Distribuidos.pdf

GRACIAS