Vous êtes sur la page 1sur 21

INSTITUTO POLITCNICO NACIONAL

ESCUELA SUPERIOR DE INGENIERA


MECNICA Y ELCTRICA
UNIDAD CULHUACN

AL U
UNI DAD A
RITMTICA
INTEGRANTE
S

X24
C
4
PO:
U
R
G
TOS
I
U
C
.
CIR COS II
I
LG
ES
L
L
.: VA LUIS.
R
F
PRO TAES
N
MO

LGICA

DEL EQUIPO
:
CHONG DE L
A PAZ YATSA
N ARTURO.
GARCA MAC
AS VCTOR
GABRIEL.
GMEZ HER
NNDEZ OS
WALDO.
HERNNDEZ
GONZLEZ
JOS.
MORALES C
HAVARRA C
INTIA.
NAVA BARRE
RA ANTONIO
ALEJANDRO
RODRGUEZ
.
HERNNDEZ
EDUARDO.

UNIDAD ARITMTICA LGICA


(ALU)
Forma parte de la unidad central de proceso (CPU),
que permite realizar:
Operaciones aritmticas:
- Suma.
- Resta.
- Incremento en 1.
- Decremento en 1.

Operaciones lgicas:
- AND.
- OR.
- XOR.
- NOT

JOHN VON NEUMANN


Propuso

el concepto de ALU

en 1945.
ALU

requisito fundamental
para una computadora.

La ALU se compone de:

El circuito integrado perteneciente a la ALU es el


74LS181

DIAGRAMA DE BLOQUES DE
UNA ALU

SELECCIN LGICA
Los datos de entrada son manipulados en forma
separada y los bits son tratados como variables
binarias.
S1 S0
0

1
1

0
1

Salida
F=Ai+Bi
F=Ai +
Bi
F=AiBi
F=A'i

Funcin Fi
OR
XOR
AND
NOT

SECCIN ARITMTICA
Seleccin de
Funcin
S 1 S0
Cin

Salida N

Funcin

Descripcin

0
0

0
0

0
1

N
0
0

F
A
A+1

Transferir A
Incrementar A

A+B

Suma agregar B a A

A+B+1

Suma con acarreo o agregar B a A ms 1

A+B

Agregar el complemento de 1 de B a A

A+B+1

Agregar el complemento de 2 de B a A

1
1

1
1

0
1

Todos unos
Todos unos

A-1
A

Decrementar A
Trasferir A

DISEO DE LA ALU
Seguir los siguientes pasos:
1.
2.
3.

Disear
la
seccin
aritmtica
independientemente de la seccin lgica.
Determinar las operaciones lgicas del
circuito aritmtico.
Modificar el circuito aritmtico para
obtener
las
operaciones
lgica
requeridas.

S2 S1 S0

Operaci
n
Funcin
Sumador
requerida Fi
Complet
o

0 0

Ai + Bi

0 1

1 0

1 1

Manipulacin

OR

Aplicar una funcin OR a


Ai y Bi

XOR

Aplicar una funcin X-OR


a A i y B i

Ai Bi

AND

Aplicar una funcin OR a


Aiy Bi

NOT

Aplicar una funcin Not a


Aio Bi

Salida

Ai+Bi

Ai Bi
Ai o Bi

Seleccin

Salida F

S2

S1

S0

0
0
0
0
1
1
1
1

0
0
0
1
0
0
1
1

0
0
1
0
0
1
0
1

A-1
A+1
A-B
A+B
AB
A+B
A
AB

hDescripcin
Decrementar A
Incrementar A
Sustraccin
Suma
AND
OR
Complementar A
OR-Exclusiva

Codigo VHDL

Estimulos

Incremento y decremento en 1
CLk
Seal de entrada A
Seal de entrada B

Operacion a realizar
Resultado

Resta
CLk
Seal de entrada A
Seal de entrada B

Operacion a realizar
Resultado

Suma
CLk
Seal de entrada A
Seal de entrada B

Operacion a realizar
Resultado

And
CLk
Seal de entrada A
Seal de entrada B

Operacion a realizar
Resultado

OR
CLk
Seal de entrada A
Seal de entrada B

Operacion a realizar
Resultado

Not
CLk
Seal de entrada A
Seal de entrada B

Operacion a realizar

Resultado

X-OR
CLk
Seal de entrada A
Seal de entrada B

Operacion a realizar
Resultado