Capituloiii 091126145410 Phpapp02

Arquitectura de Computadores
ESCUELA:
CIENCIAS DE LA COMPUTACIN
PONENTE:
Ing. Greyson Alberca

Prieto
I BIMESTRE
BIMESTRE
:
CICLO
:
Octubre Febrero
2009
Organizacin y Arquitectura
de Computadores
CAPTULO III
MEMORIA
Captulo III
Contenidos
1.
2.
3.
4.
Organizacin del Computador

Componentes de computador y Buses
Memoria
Entrada/Salida
Bibliografa Organizacin y Arquitectura

de Computadores, William Stalling
Captulo III
Objetivos
Identificarlos diferentes tipos de memoria
junto con sus caractersticas principales
Conocer las jerarqua de los sistemas de
memoria y as poder diferenciar capacidades,
rapidez, costos.
Ejemplificar los tipos de memoria de acuerdo
a la aplicabilidad y uso adecuados.
Captulo III
Unidad de transferencia
Palabra. igual al nmero de bits utilizados para
representar un nmero entero y la longitud de
una instruccin.
Unidad direccionable. Es el tamao mnimo que
podemos direccionar en la memoria. El tamao
puede o no coincidir con el ancho de palabra
Unidad de transferencia. Para la memoria
principal es el nmero de bits que se leen o
escriben en memoria a la vez, lo mnimo que
puedo leer.
Captulo III
Mtodo de Acceso
Acceso secuencial (SAM: Sequencial Access
Memory). Gran capacidad de almacenamiento. Ej.
discos
Acceso directo (DAM: Direct Access Memory).
acceso directo y luego uno secuencial.Ej cintas
Acceso aleatorio (RAM: Random Access Memory).
Ej M.Principal
Acceso asociativo (CAM: Content Addressable
Memory). Modo de acceso por contenido se busca
en toda la memoria al mismo tiempo. Ej M.Cache
Captulo III
Velocidad
Tiempo de Acceso (TA). Segn el tipo de memoria que se trate
tendremos dos tipos de TA:
RAM: tiempo que transcurre
desde el instante en el que se
.
presenta una direccin a la memoria hasta que el dato, o ha
sido memorizado, o est disponible para su uso (es decir,
desde que doy la direccin hasta que L/E en memoria).
CAM o la SAM: tiempo que se emplea en situar el mecanismo
de L/E en la posicin deseada, es decir, tiempo que tarda en el
registro.
Tiempo de Ciclo de memoria (TC). Tiempo que transcurre desde
que se da la orden de una operacin de L/E hasta que se
puede dar otra orden de L/E porque sino NO le da tiempo a
responder y creara un tiempo muerto que nos interesa que
sea lo menor posible
Captulo III
Contin
Velocidad de Transferencia (VT). Es la velocidad a la
que se pueden transferir datos a, o desde, una
unidad de memoria. Segn el tipo de memoria
existen dos casos de velocidad:
Captulo III
Dispositivos fsicos
Los sistemas de memorias empleados en los
computadores utilizan diferentes dispositivos fsicos.
Para la memoria principal se utilizan memorias
semiconductoras.
Para memoria secundaria, ya que responden a la
necesidad de almacenar grandes cantidades de
informacin, se emplean:
Memorias magnticas, cintas, discos, etc.
Memorias pticas, utilizadas.
Memorias magnetopticas.
Captulo III
Caractersticas fsicas
Alterabilidad. Memorias ROM (Read Only Memory) y RWM
(Read Writable Memory).
Permanencia de la informacin. Relacionado con la
duracin de la informacin almacenada en memoria:
Lectura destructiva. Memorias de lectura destructiva DRO
(Destructive Read Out) y memorias de lectura no
destructiva NDRO (Non Destructive Read Out).
Volatilidad. corte en el suministro elctrico. Memorias
voltiles y no voltiles.
Almacenamiento esttico/dinmico. SRAM (Static Random
Access Memory) DRAM (Dynamic Random Access Memory)
Captulo III
10
Jerarqua de memoria
La vida es cuestin de prioridades
Captulo III
11
Captulo III
12
Memoria Semiconductora
Tipo
de
memoria
RAM
ROM
PROM
EPROM
FLASH
EEPROM
Captulo III
Clase
Borrado
Lectura/escri
tura
Solo lectura
Elctricamen
te por bytes
No posible
Memoria de
sobretodolectura
Luz
ultravioleta
Elctricamen
te
por
bloques
Elctricamen
te por bytes
Mecanismo de
escritura
Elctricamente
Volatilidad
Mediante
mascaras
No voltil
Voltil
Electrnicamente
13
Memoria Cach
La CPU y la memoria tienen tiempos de
acceso muy diferentes. Para mejorar la
situacin se inserta una memoria
intermedia
CPU
Captulo III
CACHE
MEMORIA RAM
14
Captulo III
15
LECTURA DE UNA CACHE

CPU genera dir
Est en cache?
Acceso a Mp para obtener dato
Asignar bloque en cache
Leer dato y pasar a CPU

Copiar bloque en cache
Pasar dato a CPU
Continuar
Captulo III
16
Captulo III
17
Elementos de diseo de cache
Tamao
Funcin de correspondencia
Algoritmo de sustitucin
Poltica de escritura
Tamao del bloque
Nmero de caches
Captulo III
18
Captulo III
19
Correspondencia Directa
Cada bloque(memoria principal) solo puede
ir en una posicin de la cache
Cj Mi si j= i (mod C).
Siendo Cj = lnea j de la cache
Mi = bloque i de la memoria principal
C = n de lneas de la cache
Captulo III
20
Formato de instruccin
DIRECCIN DE MEMORIA PRINCIPAL
Palabra : codifica el n de palabras de

memoria de cada bloque de memoria
Lnea : codifica el n de lnea de cache
donde se realiza la bsqueda
Etiqueta: codifica el bloque de memoria
asociado a esa lnea de cache
Captulo III
21
Estructura de la direccin
8
14
Etiqueta s-r
Lnea o ranura r
2
Palabra w
Direccin de 24 bits.
Identificador de palabra de 2 bits (bloques de 4 bytes).
Identificador de bloque de 22 bits.
Etiqueta de 8 bits (=22-14).
Ranura o lnea de 14 bits.
Ninguno de los dos bloques en la misma lnea tiene el mismo
campo de etiqueta.
Compruebe los contenidos de la cache mediante la bsqueda
deIIIla lnea y la comprobacin de la etiqueta.
Captulo
Mecanismo de bsqueda
Captulo III
23
Ejemplo
Captulo III
24
Ejemplo
Captulo III
25
Ventajas y desventajas
Simple, sin algoritmos de reemplazo
Poco costosa
Hay una posicin concreta para cada bloque
dado:
Si un programa accede a dos bloques que se
corresponden a la misma lnea de forma repetida,
las prdidas de cache son muy grandes
(ocupacin de cache ineficiente)
Captulo III
26
Correspondencia Asociativa
Cada bloque(memoria principal) puede
ir en cualquier posicin(lnea) de cache
Captulo III
27
Formato de Instruccin
Etiqueta indica el n de bloque de

memoria principal que se est
buscando
Captulo III
28
Estructura de la Direccin
Etiqueta 22 bits
Palabra
2 bits
La etiqueta de 22 bits est almacenada con cada bloque de datos

de 32 bits.
Compare el campo de etiqueta con la entrada de etiqueta en la
cache para comprobar si ha tenido xito.
La direccin de 2 bits menos significativa identifica qu palabra
de 16 bits se necesita en un bloque de datos de 32 bits.
Ejemplo:
Direccin
Etiqueta
Datos
Lnea de cache
FFFFFC
FFFFFC 24682468
3FFF
Captulo III
29
Mecanismo de Bsqueda
Captulo III
30
Ejemplo
Captulo III
31
Ventajas y Desventajas
Necesita el uso de memorias
asociativas
Necesita algoritmos de reemplazo
Es la mas eficiente en la ocupacin de
la cache.
Captulo III
32
Asociativa por Conjunto

Conjunto: grupo de lnea de la cache
Primero las lneas de memoria cach se
asocian en conjuntos y la
correspondencia se establece de forma
directa entre cada bloque de la
memoria principal y cada conjunto de
la cach.
Captulo III
33
Dentro de cada conjunto la

correspondencia es asociativa.
Al nmero de bloques del conjunto se le
llama nmero de vas o grado de
asociatividad.
Captulo III
34
Formato de la Instruccin
Palabra : codifica el n de palabras de memoria de

cada bloque de memoria
Conjunto : codifica el n de conjunto de la cache
donde se realiza la bsqueda
Etiqueta: codifica el bloque de memoria asociado a
ese conjunto
Captulo III
35
Estructura de la Direccin
Etiqueta
de 9 bits
Conjunto de 13 bits
Palabra
de 2 bits
Utilice los campos de conjunto a la hora de determinar

el conjunto de cache que necesita para poder verlo.
Compare los campos de etiqueta para ver si tenemos
xito:
Ejemplo:
Direccin
conjuntos
1FF 7FFC
Etiqueta Datos
Nmero de
1FF
12345678
1FFF
001 7FFC
001
11223344
1FFF
36
Mecanismo de Bsqueda
Captulo III
37
Ejemplo
Un bloque determinado se hace corresponder a
cualquier lnea en un conjunto determinado.
Ejemplo: El bloque B puede asignarse en cualquiera de las
lneas del conjunto i.
Ejemplo: 2 lneas por conjunto.

Correspondencia asociativa de 2 vas.
Un bloque determinado puede asignarse en una de las dos
lneas en un nico conjunto.
Captulo III
38
Asociativa de dos
Captulo III
vas
39
Captulo III
40
Ejemplo
Captulo III
41
Conclusiones
La memoria es cara, por ello si queremos una memoria
rpida deber ser pequea. Las memorias cada vez son ms
rpidas, grandes y baratas, pero no avanzan solas, las
memorias cache no se quedan atrs. De todas maneras la
diferencia de velocidad entre el procesador y la memoria
sigue siendo un hecho, y mientras no se igualen, se seguir
usando la cache.
La jerarquizacin de la memoria en niveles no ser posible
sin el principio de localidad, el cual nos permite acceder lo
mnimo posible a los niveles ms lentos.
Captulo III
42

Capituloiii 091126145410 Phpapp02

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Capituloiii 091126145410 Phpapp02

Transféré par

Droits d'auteur :

Formats disponibles

Arquitectura de Computadores

Ing. Greyson Alberca

Organizacin del Computador

Bibliografa Organizacin y Arquitectura

LECTURA DE UNA CACHE

Acceso a Mp para obtener dato

Asignar bloque en cache

Leer dato y pasar a CPU

Pasar dato a CPU

Elementos de diseo de cache

Palabra : codifica el n de palabras de

Etiqueta indica el n de bloque de

La etiqueta de 22 bits est almacenada con cada bloque de datos

Asociativa por Conjunto

Dentro de cada conjunto la

Palabra : codifica el n de palabras de memoria de

Utilice los campos de conjunto a la hora de determinar

Ejemplo: 2 lneas por conjunto.

Vous aimerez peut-être aussi