Instrucciones del

Computador
1

Elementos Bsicos de un
Computador

Procesador
Memoria principal
ROM
RAM

Mdulos de E/S

Dispositivos de memoria secundaria

Equipo de comunicaciones
Terminales

Interconexin del sistema

Comunicacin entre procesadores, memoria, y

mdulos de E/S
2

Elementos Bsicos de
un Computador

Elementos Bsicos de
un Computador
CPU
Computadora
E/S
Bus del
Sistema

Memoria

Registros

Unidad
Aritmtica
Lgica

CPU

Interconexin
Interna del CPU

Unidad
De Control

Unidad de Procesamiento
Central

Banderas

Unidad
De control
Registros

ALU

Registros

Unidad de
Procesamiento Central

Unidad de
Procesamiento Central

Unidad de
Procesamiento Central

Unidad de
Procesamiento Central
Registros
MAR o AR: Memory Address Register
Direcciona la siguiente lectura o escritura

MBR o DR: Memory Buffer Register o Data

Register
Contiene datos a ser escritos en memoria
Recibe datos ledos de la memoria

I/OAR: I/O Address

Especifca un dispositivo de E/S en particular

I/OBR: I/O Buffer

Intercambio de datos entre un mdulo de I/O y el
procesador
9

Unidad de
Procesamiento Central
Registros visibles al usuario
Pueden referenciarse por el lenguaje
de mquina
Disponibles a todos los programas:
programas de aplicacin y programas
del sistema
Tipos de registros
Datos
Direcciones
Cdigos de condicin

10

Unidad de
Procesamiento Central
Registros de datos
Pueden contener temporalmente operandos o resultados
de una operacin
Registro de datos
Acumulador
Registros de direcciones
Registros ndices
Apuntador de segmentos
Apuntador de stack
Registros de Control y Estado
Program Counter (PC)
Instruction Register (IR)
Program Status Word (PSW)

11

Componentes del
Computador

12

Instrucciones del
Procesador

Es una cadena binaria

Contiene la orden a ser ejecutada por el
procesador
Se almacena en memoria para luego ejecutarse
desde IR
En su conjunto constituyen el lenguaje de
mquina
Cada instruccin es ejecutada en un ciclo
denominado ciclo de instruccin
Es ejecutada como una secuencia de
microoperaciones temporizadas
Generalmente representado por cdigos en
ensamblador
13

Ciclo de Instruccin

14

Ciclo de Instruccin
Ciclo de captacin:
PC cede a AR la direccin de la prxima
instruccin a ser captada
El procesador capta la instruccin desde la
memoria para cargar a IR y PC se incrementa
Decodificacin:
El procesador decodifica la instruccin

Ciclo de ejecucin:

Interpreta la instruccin y realiza la ejecucin

segn requerimientos
15

Ciclo de instruccin
Ciclo de ejecucin:

Ejecucin procesador-memoria:

Transferencia de datos entre CPU y memoria principal

(MRI)
Control: D0 .. D7
000 -> AND
001 -> ADD
010 -> LDA
011 -> STA
100 -> BUN
101 -> BSA
110 -> ISZ
111 -> RRI o I/O
16

Ciclo de instruccin
Ejecucin procesador-Registros:

Transferencia de datos entre registros del CPU

Control: D7IT3

CLA
CLE
CMA
CME
CIR
CIL
INC
SPA
SNA
SZA
SZE
HLT

17

Ciclo de instruccin
Ejecucin procesador-E/S:

Transferencia de datos entre CPU y perifrico

Control: D7IT3

INP
OUT
SKI
SKO
ION
IOF

Procesamiento de datos: Operaciones aritmticas o lgicas

Control: Alteracin de la secuencia de instrucciones (salto)

18

Diagrama de estados
del ciclo de Instruccin

19

Ciclo de
instruccin e
interrupcin

20

Instruccione
s
del
Computador

21

Ejemplo: Ejecucin de
Instrucciones
Consideraciones:
El formato de instrucciones comprende un
registro de 16 bits: 4 bits para cdigo de
operacin y 12 bits para direcciones
Formato de datos: 16 bits
Cdigos de operacin:
0001: LDA
0010: STA
0101: ADD
22

Ejemplo: Ejecucin de
Instrucciones

23

Transferencia
en
bus nico

24

Estructura
del
Computador
Bsico

25

Modos de Direccionamiento

Inmediato
Directo
Indirecto
Registro
Registro Indirecto
Desplazamiento (Indexedo)
Stack
26

Modos de Direccionamiento
Direccionamiento Inmediato

27

Modos de Direccionamiento
Direccionamiento Directo

28

Modos de Direccionamiento
Direccionamiento Indirecto

29

Modos de Direccionamiento
Direccionamiento de Registro

30

Modos de Direccionamiento
Direccionamiento Indirecto con Registro

31

Modos de Direccionamiento
Direccionamiento con Desplazamiento

32

Interrupciones

Mecanismo por el cual otros mdulos

pueden interrumpir la normal
secuencia de procesamiento.
Mdulos:
Programa: overflow, division entre cero
Timer: generado por el reloj interno del
procesador en ambientes miltitarea
I/O: desde el controlador I/O
Error de hardware: error de paridad de la
memoria
33

Ciclo de Interrupcin

Es una implementacin de
hardware de una transferencia de
programa y salva la direccin de
retorno de la siguiente instruccin.
Al activarse una bandera, el
computador deja la ejecucin de
instrucciones para ocuparse de la
transferencia de entrada o salida
34

Ciclo de Interrupcin

Es un aadido al ciclo de interrupcin

El procesador verifica posible interrupcin, indicado por una
seal de interrupcin
Si no hay interrupcin, captura la siguiente instruccin
Si hay interrupcin:
Suspende la ejecucin de la secuencia del programa
Guarda el contexto
PC se carga con la direccin de inicio de la rutina de
interrupcin
Se procesa la interrupcin
35
Restaura el contexto y contina con la secuencia
interrumpida

Control de Flujo de Programa

con Interrupciones

36

Diagrama de Estado del Ciclo

de Instruccin con
Interrupciones

37