Universidad Tecnolgica de Panam

Circuitos Lgicos Electrnicos

VHDL
VHDL

Porque me seria til usar el

VHDL?

Si revisamos los dos mtodos

tradicionales de diseo lgico:
Solucin de ecuaciones lgicas.
El diseo esquemtico realizado en computadora.

Para qu sirven los HDLs?

Los lenguajes de descripcin de
HW sirven para modelar circuitos.
Para Expresar Ideas

Los modelos se pueden

simular para comprobar
que se corresponden con la
funcionalidad deseada

O se puede sintetizar para

crear un circuito que
funciona como modelo

Que es el VHDL?
VHDL es un acrnimo en donde la letra V se utiliza para (Very high
speed integrated circuit) los circuitos integrados de alta velocidad, y
las letras HDL provienen de (Hardware Description Language),
lenguaje de descripcin de HW.

Historia
Alrededor de 1981 el Departamento de Defensa de los Estados Unidos
desarrolla un proyecto llamado VHSIC (Very High Speed Integrated
Circuit ) su objetivo era rentabilizar las inversiones en hardware
haciendo ms sencillo su mantenimiento.

En 1983, IBM, Intermetrics y Texas Instruments empezaron a trabajar

en el desarrollo de un lenguaje de diseo que permitiera la
estandarizacin, facilitando con ello, el mantenimiento de los diseos y la
depuracin de los algoritmos, para ello el IEEE propuso su estndar en
1984.

VHDL
Interior del TV

Cmo se disea con

VHDL?
Cmo es el diseo
electrnico?

Diseo con ecuaciones

boolenas

Introduccin al VHDL
La estructura de un programa en VHDL est formado por:
Mdulos / unidades.
Cada uno de ellos est compuesto por declaraciones e
instrucciones, los cuales definen, describen, estructuran,
analizan y evalan el comportamiento de un sistema digital.

Existen cinco tipos de unidades de diseo en VHDL:

Declaracin de entidad (entity declaration )
Arquitectura (architecture)
Configuracin (configuration)
Declaracin de paquete
Cuerpo del paquete

(package declaration)

(package body)

PORTS : Modos de un puerto

Modos de los puertos

Indican la direccin y si el puerto puede leerse
o escribirse dentro de la entidad.

IN una seal que entra en la entidad y no sale.

OUT una seal que sale fuera de la entidad.
BUFFER una seal que sale de la entidad y
tambin es realimentada dentro de la entidad
INOUT una seal que es bidireccional,
entrada/salida de la entidad.

Estructura de un diseo VHDL

library ieee;
use ieee.std_logic_1164.all
Entity nombre_entity is

Declaraciones
de puertos

Nombre de
la entidad

Port (
);

End nombre_entity;
architecture nombre_Arq of nombre_entity is

Parte declarativa
de la arquitectura
cuerpo de la
arquitectura

begin

end nombre_Arq;

Nombre de la
arquitectura

Tipos bsicos predefinidos

Tipos IEEE - 1076

BIT : slo puede tomar los valores de 0 o 1. Para modelar

seales digitales.
BIT_VECTOR : una array unidimensional (vector) de bits. Para
modelar buses.
INTEGER : tipo entero, usado como valor ndice en lazos,
constantes o valores genricos.
BOOLEAN : Tipo lgico, puede tomar valores True o False.
REAL : tipo para nmeros en coma flotante.

Operadores definidos en VHDL

Lgicos:

and, or, nor, xor, xnor

Relacionales: = igual, /=distinto, < menor, <= menor o igual,

> mayor, >= mayor o igual
Miscelneos: abs valor absoluto, ** exponenciacin,
not negacin
Adicin: + suma, - resta & concatenacin de vectores
Multiplicativos: * multiplicacin, / divisin, rem resto,
mod mdulo
Signo: +,