Chapitre 6

Les rseaux logiques programmables

Introduction
Principe des rseaux programmables
Types des rseaux programmables combinatoires :
PROM : Programmable Read-Only Memory
PAL : Programmable Array Logic
FPLA : Field Progmmable Array Logic
Les rseaux programmables squentiels
 1. Introduction
Chaque fonction logique de n variables peut tre mise
sous la forme dune somme de produits.

f ( A, B, C ) A.B.C A.B.C

Pour raliser une telle fonction on a besoin :

dun ensemble doprateurs ET (portes AND)organiss sous
forme dune matrice pour raliser les produits.
Un ensemble doprateurs OU (Porte OR) organiss sous
forme dune matrice pour raliser la somme.
 Schma gnral pour raliser une fonction
logique

P1 F1
E0
P2 F2
E1
.
. Matrice ET Matrice OU .
. .
En Pn .
Fn
 Exemple

Soit la fonction f ( A, B, C ) A.B.C A.B.C

A B C
A A

AA A A
 Reprsentation simplifie
Soit la fonction f ( A, B, C ) A.B.C A.B.C

A B C

F
 2. Principe des portes ET utilises

A B C

S=A.C

Un fusible brul ( saut )

Fusible intacte
 Un fusible

Une matrice ET non programme

Une matrice ET programme

 Exemple
f1 A
Raliser les fonctions suivantes
f 2 A.B.C
A B C
f 3 B.C

F1
F2
F3
 Principe des portes OU
A B C

Cest le mme principe

que les portes ET.

S=A + C
Exemple dune matrice OU
non programme

Exemple dune matrice OU

programme
 Exemple
Raliser les fonctions suivantes
A B

f 1 A.B A.B
f 2 A.B A.B

F1 F2
3. Dfinition des rseaux logiques programmables

Un rseau logique programmable (circuit logique programmable

) est un circuit qui peut tre configurer par lutilisateur pour avoir
une ou plusieurs fonctions logiques.
Un circuit programmable est constitu dun ensemble
doprateurs ET et OU organiss sous forme de deux matrices.
La matrice des ET est un ensemble de portes AND qui permet
de relier les diffrentes variables dentres .
La matrice des OU est un ensemble de portes OR qui permet
de relier les diffrents termes AND.
Une matrice peut tre programmable ( paramtrable ) ou fige (
prconfigure ).
La programmation consiste a faire bruler (sauter) les fusibles
des termes ( ou des variables ) quon veut pas utiliser laisser
les fusibles utiles .
 Remarques
La programmation se fait une seule fois : une fois les
fusibles bruls on peut pas les rparer.
La programmation est ralise grce un dispositif
spcial .
Schma gnral dun rseau logique
programmable
 Classification des rseaux programmables

Selon le type des deux matrices on peut distinguer les

trois types suivants :

Matrice ET fige et OU programmable PROM (Programmable

Read-Only Memory)

Matrice ET programmable et OU fige PAL(Programmable

Array Logic)

Matrice ET programmable et OU programmable FPLA (Field

ProgrammableArray Logic)
 3.1 Les PROM
A B
fige
La matrice ET est fige : les produits
sont dtermins
La matrice des ET nous permet de
gnrer toutes les combinaisons A.B
possibles
A.B
La programmation consiste a choisir
des termes et les relier par des OU. A.B
A.B

F1 F2 F3
 Les PROM : exemple

A B

f 1 A.B A.B
f 2 A.B A.B
f 2 A.B A.B

F1 F2 F3
 3.2 Les PAL

La matrice OR est fige : chaque fige

terme ou comporte un nombre A B C
dtermin de termes ET
La matrice ET est programmable

F1 F2
 Les PAL : exemple
f 1( a, b, c ) a.b a.b.c
f 2( a, b, c ) a.b.c 0
A B C

Ce terme donne un 0.

F1 F2
 Exercice 1 : Raliser les deux fonctions suivantes avec un PAL qui
possde 3 variables dentres, et Deux termes OU avec chaque
terme OU comporte 4 termes ET ?

f ( a, b, c ) a.b.c a.b.c a.c

f ( a, b, c ) a.b.c a.b.c

Exercice 2 : Raliser un additionneur complet avec un

PAL ?
 Solution ( EXO1)

f 1( a, b, c ) a.b.c a.b.c a.c 0

f 2( a, b, c ) a.b.c a.b.c 0 0
A B C

F1 F2
Solution Exercice 2
Si Ai .Bi .Ri 1 Ai .Bi .R i 1 Ai .B i .R i 1 Ai .Bi .Ri 1

Ri Ai Bi Ri 1 Ai B i Ri 1 Ai Bi R i 1 Ai Bi Ri 1

Ai Bi Ri-1

Si Ri
 3.3 Les FPLA

Les deux matrices sont programmables,

c'est le cas gnral des PROM et PAL
 Exemple

Raliser la fonction suivante en utilisant un FPLA f ( A, B, C ) A.B.C A.B.C A.B.C

A B C
Exercice 1 :
Raliser un gnrateur de parit avec un FPLA
rappel :
f(a,b,c)=1 si (abc)2 continet un nombre impaire de 1
0 sinon
Exercie 2:
raliser un multiplixeur 41 en utisant un FPLA ?
Solution Exo 1
f ( A, B, C ) A.B.C A.B.C A.B.C A.B.C

A B C

f
 Solution Exo2

S V .(C1.C 0.( E 0) C1.C 0.( E1) C1.C 0.( E 2) C1.C 0.( E 3))
V C1 C0 E3 E2 E1 E0

S
 Exercice 3

Raliser le circuit suivant en utilisant un FPLA ?

S1 S0 Fonction

0 0 F1 A B
0 1 F2

1 0 F3
S0
1 1 F4 S1
UAL

f1 A B
f 2 A.B F
f 3 A.B
f 4 A B
4. Les rseaux programmables sequentiels

Les PROM,PAL et les FPLA nous permet de raliser

uniquement des circuits combinatoire.

Il existe des rseaux programmable sequentiels : ces

rseaux sont constitu d'une partie combinatoire et d'une
partie sequentiels ( un ensemble de bascules en sortie).

C'est possible d'utiliser ces rseaux sequentils pour

rsaliser des registres, des compteurs,..............
Q1 Q0 Exemple d'un PAL sequentiel

Q
D1
h Q

Q
D2
h Q
 Exemple : Raliser un compteur modulo 8 synchrone en
utilisant un FPLA squentiel
Q2 Q1 Q0 D2 D1 D0

0 0 0 0 0 1

0 0 1 0 1 0
D0 Q0
0 1 0 0 1 1
D1 Q1.Q 0 Q1.Q 0
0 1 1 1 0 0 D 2 Q 2.Q1.Q 0 Q 2.Q1.Q 0 Q 2.Q1.Q 0 Q 2.Q1.Q 0

1 0 0 1 0 1

1 0 1 1 1 0

1 1 0 1 1 1

1 1 1 0 0 0
Q2 Q1 Q0

D0 Q0
h Q

Q1
D1
h Q

Q2
D2
h Q
 Exercice
Raliser le registre dfinit par la table de fonctionnement
suivante laide dun FPLA squentiel ?

Dg Dd h Q3 Q2 Q1 Q0

1 X Q2 Q1 Q0 SL Dcalage gauche

0 1 SR Q3 Q2 Q1 Dcalage droite

0 0 x Q3 Q2 Q1 Q0 tat mmoire