Vous êtes sur la page 1sur 33

Eletrnica Digital II

Aula 01: Reviso de Eletrnica Digital

Professora: Evlyn Fernandes


Email: evlyn.fernandes@unialfa.com.br
Reviso

Sistema Digital qualquer sistema de transmisso ou processamento de


informaes no qual a informao assume apenas valores discretos.

Representao eltrica: 0 e 1 >>> nveis de tenso BAIXO e ALTO.

Porta lgicas bsicas: OR, AND e NOT (INVERSOR)


Os circuitos digitais implementam as portas lgicas por meio de transistores,
diodos e resistores.
Reviso

Alm das portas lgicas bsicas, usamos tambm com frequncia as


portas NAND e NOR.
A representao das portas a seguinte:

NOT NAND NOR AND OR


Reviso: exerccio

A tabela-verdade uma tcnica para descrever como a sada do circuito


lgico depende dos nveis lgicos presentes nas entradas do circuito.

Relacione as tabelas abaixo com a porta lgica correspondente


operao mostrada (A e B so entradas e X a sada da porta lgica)

NAND NOR OR AND INVERSOR


Reviso

Lembre-se: nas representaes, o crculo antes ou depois da


entrada/sada da porta representa a operao de inverso
Reviso: Simbologia alternativa

Algumas vezes convm representar as portas com a simbologia


alternativa, que facilita compreender se o nvel da entrada/sada da porta
lgica ativo em ALTO ou BAIXO

Nessa simbologia: inverte-se a porta e nega-se a entrada/sada


Reviso: caractersticas bsica de CIs

Usam transistores, resistores e diodos fabricados em um nico substrato


conhecido como chip
Os pinos so numerados no sentido anti-horrio a partir de uma marca de
entalhe.
Reviso: caractersticas bsica de CIs

Os circuitos podem ser bipolares ou unipolares dependendo do


componente eletrnico usado

Bipolares: usam transistores bipolares de juno (NPN ou PNP)


Famlia TTL (lgica transistor-transistor)
Unipolares: utilizam transistores unipolares de efeito de campo (MOSFETs
com canal N e P)
Famlia CMOS (Complementar Metal-xido Semicondutor)
Reviso: caractersticas bsica de CIs

Os nveis de tenso ALTO e BAIXO tambm variam de acordo com a


famlia lgica

Famlia TTL Famlia CMOS


Reviso: Flip-Flops

A maioria dos sistemas digitais constituda de circuitos combinacionais


(portas lgicas) e elementos de memria.

O elemento de memria mais importante o Flip-Flop (FF)


Formado por um conjunto de portas lgicas usando realimentao

Existem diversos tipos de FFs


Reviso: Flip-Flops

Para um latch NAND invertido


Reviso Flip-Flops

Caractersticas FFs com clock

Mudam de estado apenas na transio do clock


Tm uma entrada CLK, CK, ou CP ativada por borda (de subida ou descida -
indicado por crculo)
Indicam quando ocorrer a mudana de estado do FF

Entrada de controle sncronas


Indicam que mudana ser feita na transio do clock
Reviso: Flip-Flops

As entradas S, R, J, K e D so ditas entradas sncronas, pois seu efeito


disparado de acordo com o clock.

Os FFs tm tambm entradas assncronas que sobrepem as entradas


sncronas.
Entradas PRESET () e CLEAR ()
Reviso: Flip-Flops
Consideraes sobre a temporizao em FFs
Tempo de setup: Quanto tempo antes do clock as entradas tem que estar com
seus valores prontos ?
Tempo de hold: Quanto tempo depois do clock as entradas podem mudar de
valor?
Reviso: Flip-Flops
Consideraes sobre a temporizao em FFs
Atraso de propagao: tempo mximo depois do evento de relgio (transio
de subida ou descida) at a mudana do valor na sada do flip-flop (TPLH e TPHL)
Reviso: Flip-Flops
Consideraes sobre a temporizao em FFs
Frequncia mxima de clock fmx: maior frequncia que pode ser aplicada
em CLK mantendo um disparo confivel no FF.
Quantas vezes o FF pode responder a impulsos por unidade de tempo (Hertz)?
Tempo de durao do pulso do clock em ALTO e BAIXO: tW(H) e tW(L)
Valor mnimo

Tempo de transio de clock: para garantir um disparo confivel, o tempo de


transio de clock deve ser pequeno.
Reviso: Flip-Flops
Os FFs podem ser usados para armazenamento e transferncia de dados
Grupos de FFs para armazenamento so chamados de registradores.
A transferncia pode ser sncrona ou assncrona
Reviso: Flip-Flops

A transferncia de dados pode ser em srie ou em paralelo

Srie
Vantagens?
Desvantagens?

Paralela (serial)
Vantagens?
Desvantagens?
Reviso: Flip-Flops - contagem
Diviso de frequncia e contagem
Reviso: Flip-Flops - contagem
Diviso de frequncia e contagem
Diagrama de estados
Cada crculo representa um dos possveis estados. Cada seta representa a ocorrncia
de um pulso de clock.

O mdulo de um contador indica


quantos estados ele tem em seu
Diagrama de estados.
Mdulo: 2^N

O mdulo tambm indica a razo


entre a frequncia de entrada e a
do ltimo FF
Reviso: Contadores e Registradores

Contadores assncronos
FF do LSB acionado por clock e a sada de cada FF aciona a entrada CLK do
FF seguinte
dito assncrono porque os FFs no mudam de estado exatamente com o mesmo
sincronismo com que os pulsos de clock.

Contadores sncronos ou paralelos


FFs so disparados simultaneamente pelos pulsos de clock
FF LSB J e K conectados em nvel ALTO e os demais por uma combinao lgica das
sadas dos demais FFs
Famlias Lgicas e Circuitos Integrados

CIs contem muito mais circuitos em um pequeno encapsulamento


Reduz o tamanho da maioria dos sistemas digitais reduzido
Custo reduzido >>> fabricao em massa
Sistemas mais confiveis devido reduo do nmero de conexes
externas
Proteo contra soldas ruins, por exemplo
Reduo na potncia eltrica necessria
Requerem menos potncia que os elementos discretizados
Famlias Lgicas e Circuitos Integrados

CIs, no entanto, no so bons em todas situaes.


No suportam correntes ou tenses muito grandes
No so fceis de implementar em dispositivos como indutores, transformadores
e grandes capacitores
Se algum circuito exige nvel de potncia alta e precisam ser controlados por
algum circuito lgico, ento ser necessrio usar algum circuito de
interfaceamento.
Famlias Lgicas e Circuitos Integrados

Existem famlias lgicas diferentes. Cada uma das famlias lgicas tm


caractersticas eltricas distintas que dependem dos seus componentes.

Famlia TTL

Famlia CMOS
TERMINOLOGIA DE Cis DIGITAIS

Parmetros de corrente e tenso

VIH(mn): mnimo de tenso requerido para o


nvel lgico 1 em uma entrada.
VIL(mx): mximo nvel de tenso requerido
para o nvel lgico 0 em uma entrada
VOH(mn): mnimo nvel de tenso na sada de
um circuito lgico, no estado lgico 1, sob
determinadas condies de carga
VOL(mx): o mximo nvel de tenso na sada
de um circuito lgico, no estado lgico 0,
sob determinadas condies de carga
TERMINOLOGIA DE Cis DIGITAIS

Parmetros de corrente e tenso


IIH: a corrente que flui para uma entrada
quando uma tenso nvel ALTO
especificada aplicada nessa entrada.
IIL: a corrente que flui para uma entrada
quando uma tenso nvel BAIXO
especificada aplicada nessa entrada.
IOH: a corrente que flui de uma sada
quando, no estado lgico 1, sob
determinadas condies de carga
IOH: a corrente que flui de uma sada
quando, no estado lgico 0, sob
determinadas condies de carga.
TERMINOLOGIA DE Cis DIGITAIS

Fan-Out (Fator de Carregamento)


Em geral, a sada de um circuito lgico projetada para alimentar vrias
entradas de outros circuitos lgicos. O fan-out , tambm chamado fator de
carga e fator de acionamento de carga, definido como o nmero
mximo de entradas lgicas padronizadas que uma sada pode acionar
confiavelmente. Se FO for excedido, os nveis lgicos da sada no podem
ser garantidos.
Atrasos de propagao
TPLH e TPHL

Atraso em uma porta inversora


TERMINOLOGIA DE Cis DIGITAIS

Requisitos de potncia

Todo CI necessita de uma certa quantidade de potncia eltrica para


operar. Essa potncia fornecida pela fonte de alimentao (geralmente
VCC para TTL e VDD para CMOS).
A potncia definida pelo produto ICC X VCC. Para muitos CIs esse produto
varia de acordo com os nveis lgicos das sadas.
Todas sadas em alto ICCH
Todas sadas em baixo ICCL
TERMINOLOGIA DE Cis DIGITAIS

Imunidade ao rudo
Campos eltricos ou magnticos parasitas podem induzir tenses nos fios de
conexo.
Define-se a margem de rudo: rudo tolerado e que no provoca uma reposta
imprevisvel do circuito
VNH=VOH(mn)-VIH(mn)
VNL=VIL(mx)-VOL(mx)

Nveis de tenso invlidos


Imunidade ao rudo - exerccio
Parmetro Mn *V) Tpico (V) Mx (V)
VOH 2,4 3,4
VOL 0,2 0,4
VIH 2,0*
VIL 0,8*

* Normalmente os valores mnimos e mximos so dados

As especificaes das tenses de entrada e sada da famlia TTL padro esto


especificadas na tabela acima. Utilize esses valores para determinar:

a) A maior amplitude de um spike de rudo que pode ser tolerada quando uma
sada em nvel ALTO aciona uma entrada.
b) A maior amplitude de um spike de rudo que pode ser tolerada quando uma
sada em nvel BAIXO aciona uma entrada.
Nveis de tenso invlidos

Para a TTL padro, a tenso de entrada entre 0,8 V e 2 V invlida (veja


tabela slide anterior)

Nveis invlidos podem ocorrer quando o fan-out no respeitado ou


quando a tenso de alimentao fica fora da faixa aceitvel.
Ao de fornecimento de corrente e
de absoro de corrente
Escala integrao

So determinadas pela quantidade de dispositivos ativos dentro do


circuito integrado