Académique Documents
Professionnel Documents
Culture Documents
El trmino sper escalar se emplea como contraposicin a la arquitectura escalar, que solo es
capaz de ejecutar una instruccin por ciclo de reloj.
CAPTACIN DE INSTRUCCIN
DECODIFICACIN DE LA OPERACIN
EJECUCIN DE LA OPERACIN
Luego, se presenta la implementacin super segmentada, en la cual es posible ejecutar dos etapas del cauce por ciclo de
reloj. Esta forma de implementacin es denominada de grado 2, pues, las funciones realizadas en cada etapa se dividen
en dos y cada una de ellas se realiza en medio ciclo de reloj.
0 1 2 3 4 5 6 7 8 9
Por ltimo, se presenta la implementacin superescalar, en al cual es posible
ejecutar dos instrucciones en paralelo.
0 1 2 3 4 5 6 7 8 9
Diagrama Completo:
PARALELISMO
al disear un procesador superescalar, ser necesario manejar este concepto y evitar los
conflictos que podran surgir al ejecutar instrucciones en forma paralela cuando realmente
deberan ser ejecutadas en forma secuencial.
En la figura 3.1, se muestran dos secuencias de instrucciones, una que permite ejecucin
solapada de instrucciones y otra que no, pues, en este ltimo caso, el registro 3 (R3) debe
ser actualizado primero (sumndole 1) antes de sumarle el contenido del registro 2 (R2) y
almacenarlo en el registro 4 (R4).
PARALELISMO A NIVEL DE MQUINA
Es una medida de la capacidad del procesador para sacar partido del paralelismo a nivel de
instrucciones. El paralelismo de la mquina depender del nmero de instrucciones que se
pueden captar y ejecutar al mismo tiempo, y de la capacidad del procesador para localizar
instrucciones independientes.
Decodifica las instrucciones y lee los registros. La lectura de los registros se hace en paralelo debido a
que se encuentran en un lugar fijo.
EXECUTE (EX)
El ALU (Arithmetic Logic Unit) ejecuta la instruccin cuyos operandos quedaron listos en el ciclo
anterior, realizando una de cuatro funciones dependiendo del tipo de la instruccin.
Referencia a memoria. El ALU suma los operandos para formar la direccin efectiva. El
resultado lo pone en el registro ALU output.
Instruccin registro-registro. El ALU realiza la operacin especificada por el cdigo de
operacin entre el registro A y el registro B. El resultado lo pone en el registro temporal
ALU output.
Instruccin registro-inmediato. El ALU realiza la operacin especificada por el cdigo de
operacin entre el registro A y el registro Imm. El resultado lo pone en el registro
temporal ALU output.
Salto. El ALU suma el NPC al valor en el registro Imm para calcular la direccin de la
instruccin a ejecutar despus del salto.
MEMORY ACCESS (MEM)
WRITEBACK (WB)
BUFFER DE REORDENAMIENTO
UNIDAD DE RETIRO
Esta unidad toma los resultados obtenidos en la ejecucin y los retira del buffer de
reordenamiento.
Un procesador superescalar suele tener unidades funcionales independientes de
los tipos siguientes :
Las instrucciones que siguen a una bifurcacin (se pueden saltar o no) tienen una dependencia
relativa al procedimiento en la bifurcacin y no se pueden ejecutar hasta que se ejecute la
bifurcacin.
Desde el punto de vista del cauce, un conflicto por recursos presenta el mismo comportamiento
que la dependencia de datos, sin embargo existen algunas diferencias, las cuales se enumeran a
continuacin:
Cuando una operacin tarda ms del tiempo considerado normal, los conflictos de
recursos se pueden minimizar segmentando la unidad funcional correspondiente.
DEPENDENCIA DE SALIDA
El ejemplo de la figura ilustra esta dependencia. La instruccin I3 si se ejecuta antes del final de I1,
se captar un valor incorrecto de R3 para la ejecucin de I4, por lo tanto I3 debe terminar despus
de I1. Para asegurar esto, la emisin de la tercera instruccin debe detenerse si su resultado puede
ser sobrescrito ms tarde por una instruccin anterior que tarda ms en finalizar.
ANTIDEPENDENCIA
El ejemplo de la figura ilustra esta dependencia. La instruccin I3 no puede finalizar antes de que
la instruccin I2 comience a ejecutarse y haya captado sus operandos, esto, porque I3 actualiza el
registro R3, que es operando fuente de I2.
Tras la era industrial y aprovechando la segunda guerra mundial, los gobiernos ms potentes
se vieron en la necesidad de invertir el tiempo mquinas que pudiesen tratar informacin y
adems almacenar los resultados para poder estudiarlos a posteriori as naci
la arquitectura de Von Neumann.
La arquitectura de Von Neumann fue ideada por John Von Neumann en la dcada de los 40.
Su misin es servir un esquema de funcionamiento genrico que permitiese a un ordenador
ejecutar tareas sucesivamente, sin tener que modificar la estructura fsica del equipo.tres
componentes bsicos:
ARQUITECTURA CISC
En la arquitectura computacional, CISC (complex instruction set computer) es un modelo
de arquitectura de computadora.
Los microprocesadores CISC tienen un conjunto de instrucciones que se caracteriza por
ser muy amplio y permitir operaciones complejas entre operandos situados en la
memoria o en los registros internos, en contraposicin a la arquitectura RISC.
COMPARACIN ENTRE CISC Y RISC
Enumeramos una serie de diferencias entre una arquitectura y otra.