Seringkali diperlukan rancang-bangun untuk membuat

hubungan perantara IC seri keluarga TTL dan IC seri CMOS.

Sistem perantara dibuat dengan tujuan untuk menjamin
dan memastikan bahwa sebuah keluaran logika 1 atau
TINGGI dari sebuah gerbang IC TTL ditanggapi dengan
keadaan yang sama seperti sebuah keluaran 1 atau TINGGI
dari sebuah gerbang CMOS.
Hal yang sama juga berlaku pada level logika 0 atau RENDAH.
Selain itu kita harus memastikan bahwa gerbang pengendali
dapat menjadi penguras atau sumber arus yang cukup untuk
mensuply arus masukan yang dibutuhkan oleh gerbang yang akan
dikendalikan.
 Perancangan hubungan antarmuka atau perantara (interface)
adalah suatu metode untuk menghubungkan dua piranti digital,
dalah hal ini IC yang berbeda teknologinya atau serinya.
Pembuatan sistem antarmuka ini menjamin kemampuan piranti
untuk masuk kedalam kelompok rangkaian logika, dimana satu
masukan pada gerbang akan menggerakkan sistem yang lainnya.
Sekarang permasalahanya adalah bagaimana jika gerbang seri
TTL dihubungkan dengan gerbang seri CMOS
Untuk menjelaskan dapat dilihat pada diagram tingkat logika
dibawah ini
 IC CMOS
IC TTL 4,95
VOH
Batas derau teg logika 1
3,33
VIH
2,4 VOH
Batas derau teg logika 1
2,0 VIH
Daerah tak tentu
VIL
Daerah tak tentu 1,67

0,8 VIL
Batas derau teg logika 0 Batas derau teg logika 0
0,4 VOL VOL
0,05

Terlihat bahwa level tegangan pada kedua keadaan logika

baik pada input maupun pada output berbeda sehingga
menjadi masalah yang harus ditanggulangi apabila kedua jenis
IC tersebut akan di hubungkan.
 Sewaktu gerbang TTL digunakan untuk mengendalikan
gerbang CMOS, tidak ada masalah untuk keluaran level logika
0, karena gerbang TTL masih menjamin keluaran level logika 0
dari 0,4 sampai 0,8 volt sedang CMOS masih akan menjamin
setiap tegangan dari 0,05 sampai 1,67 sebagai logika 0.
Tetapi jika keluarannya berubah menjadi level logika 1,
keluaran gerbang TTL maximal hanya sebesar 2,4 volt dan
dinyatakan sebagai logika 1. Tetapi gerbang CMOS hanya akan
menerima level logika 1 paling tidak sebesar 3,33 volt. Oleh
karena itu, tegangan 2,4 volt tidak diterima dan akhirnya
berada pada daerah tak tentu, sehingga tidak dapat
dinyatakan sebagai level logika 1 apalagi level logika 0.
Untuk mengatasi hal tersebut dipasang sebuah resistor pul-
up antara masukan CMOS ke Vcc seperti pada gambar dibawah
ini :
 Dengan Vout1 dalam keadaan logika 0, gerbang TTL akan
menguras arus dari resistor 10 Kohm dan arus IIL dari gerbang
CMOS ini membuat Vout 2 menjadi logika 1. Tetapi ketika Vout 1
berlogika 1, resistor 10 kohm akan mendorong (pull-up) tegangan
pada Vin 2 menjadi 5,0 V, menyebabkan Vout 2 menjadi logika 0.
Jadi resistor ini terutama dipakai pada keadaan logika 1.
Jadi dengan Vout 1 belogika 1, tegangan pada Vin 2 hampir 5 volt
karena arus masuk kedalam gerbang CMOS (IIH sekitar 1 A)
menyebabkankeluarannya berlogika 0 artinya tegangan susut yang
melewati resistor menjadi tak berarti dan Vin 2 menetap pada
tegangan 5 volt.
Dengan demikian gerbang TTL dapat menguras arus pada waktu
keluarannya berada dalam keadaan logika 0 (sekitar 16mA)
ditambah arus dari resistor sebesar 0,5 mA sedang arus IIL sekitar 1
A dan pada waktu keluarannya dalam keadaan 1 bukan
merupakan masalah arus IOH sekitar -400 A dan gerbang TTL tidak
membutuhkan sumber arus dari resistor pull-up.
PERANTARA DARI IC CMOS KE IC TTL
Sistem perantara dari IC MOS ke TTL lebih mudah seperti
pada gambar dibawah ini :

Jadi terjadi hubungan langsung jika IC CMOS dihubungkan

dengan IC TTL berdaya rendah dengan catu daya yang sama
yaitu 5 volt, dan hanya mengerakkan suatu gerbang TTL
berdaya rendah.
 Jika IC CMOS pada keluarannya dibutuhkan untuk
menjalankan lebih banyak gerbang-gerbang TTL berdaya lebih
besar maka dapat menggunakan penyangga (buffer) berupa IC
CMOS 4049, yang merupakan penyangga pembalik antar
masukan dan keluaran, juga boleh digunakan IC CMOS 4050 yang
tanpa pembalik dan dipasang diantara IC CMOS dan IC TTL.
Dalam hubungan perantara IC CMOS ke IC TTL, level
tegangan logika tidak menjadi persoalan karena dari IC CMOS
akan dikeluarkan tegangan sekitar 4,95 volt untuk logika 1 dan
tegangan 0,05 volt untuk logika 0, sehingga mudah dikenali oleh
gerbang TTL.
Besar kecilnya kemampuan arus perlu mendapat perhatian
karena IC CMOS memiliki keterbatasan dalam arus input-output
sedang IC TTL seri 74C dan 74HC memiliki kemampuan
menyediakan arus yang lebih besar.
Seperti ditunjukkan pada gambar dibawah ini :

Untuk itu dibutuhkan IC buffer diantaranya seperti IC

buffer 4050 atau 4049. Dengan adanya gerbang buffer
tersebut mampu menghasilkan arus keluaran untuk IC CMOS
pada keadaan logika 0 sebesar IOL = 4,0 mA dan arus
keluaran dalam keadaan logika 1 sebesar 0,9 mA.
KESIMPULAN
Perantara antara dua IC yang berbeda
mempertimbangkan dua hal yaitu :
1. Pertimbangan utama adalah level pada kedua
tingkat logika yang sesuai antara kedua IC yang
akan dihubungkan.
2. Pertimbangan mengenai besarnya arus keluaran
pada kedua tingkat logika yang sesuai dengan arus
masukan disamping itu dapat menentukan berapa
maksimum beban yang bisa digerakkan oleh
gerbang utama.