Memórias D

Sistemas
Microprocessados
Memória
Ivo Reis Fontes

José Eduardo C. Castanho
Memórias
 O que são?
 É a parte de um sistema capaz de armazenar a
informação digital
 Que tipo de informação
 Dados
 Código de instruções (programa)
2
jun-05 Sistemas Microprocessados
Memórias
 Guardam informações/instruções
 Características principais
 Localização
 Capacidade
 Unidade de transferência
 Método de acesso
 Desempenho
 Tecnologia
 Características físicas
 Organização
3
Memórias
 Localização
 Processador
 Interna (principal)
 Externa (secundária)
 Capacidade
 Tamanho da palavra
 Número de palavras
4
Memórias
 Método de acesso
 Sequencial
 Direto
 Aleatório
 Associativo
 Desempenho
 Tempo de acesso
 Tempo de ciclo
 Taxa de transferência
5
Memórias
 Tecnologia
 Semicondutores
 Magnética
 Óptica
 Magneto-óptica
 Características físicas
 Volátil ou não
 Apagável ou não
 Organização
6
Combinando registradores
 Exemplo: armazena quatro números binários de 8-
bit em quatro registradores de 8-bit
 Solução 1: quatro pulsos de clock mutuamente exclusivos
Source
8 8 8 8
of
8-bit
words
8 8 8 8
8-bit 8-bit 8-bit 8-bit

regist regist regist regist
er er er er
clk1 clk2 clk3 clk4
Quatro clocks mutuamente exclusivos
7
Escrevendo para a memória
 O barramento de dados seta 8 linhas de
dados de entrada para os valores requeridos
 No pulso de clock/controle, a saída do

decodificador de endereços seleciona qual
registrador endereçar.
 Os outros registradores não recebem o pulso

de clock
8
8-bit data words

2-bit
8
addresses
8
buses
register register register register
2
00
address
decoder control line
(clock pulse)
11
9
 Solução 2: a fonte de dados Inputs Outputs
A1 A0 Q3 Q2 Q1 Q0
especifica qual registro
0 0 0 0 0 1
0 1 0 0 1 0
Source of
8 8 8 8 1 0 0 1 0 0
8-bit
words
and 2-bit
1 1 1 0 0 0
addresses
8 8 8 8
Decode Control AND gate
output signal output
0 0 0
8-bit 8-bit 8-bit 8-bit
regist regist regist regist 0 1 0
control
er er er er
signal 1 0 0
C C C C C
1 1 1
2
Q3 Q2 Q1 Q0
address decoder
Escrevendo e lendo
 Circuitos similares podem ser usados
para a leitura da memória
 Memória consiste, então, de

registradores, barramentos que permitem
a realização das funções de
armazenamento
11
Memória endereçável
Address Data
0 0 0 x x x x
Bus de 0 0 1 x x x x data bus
endereços 4 linhas
0 1 0 x x x x
de
decoder
3 lines 3 0 1 1 x x x x
4
1 0 0 x x x x
1 0 1 x x x x
1 1 0 x x x x
1 1 1 x x x x
2 Bus de controle
read/write
enable
12
A memória pode ser organizada
de diferentes modos:
64 x 1 bit
8 x 1 byte
16 x 4 bit
ou
8 x 8 bit
Capacidade de 64 bits para

todas as organizações
13
Combinando memórias endereçáveis
 Oito dispositivos de memória de 32K por 8 formando uma
memória de 256K byte
address bus 15
3 18
address
32K by 8 addresses source and
decoder
RAM 224K to (256K-1) receiver
8
32K by 8 RAM
32K by 8 addresses
15
RAM 192K to (224K-1)
8
32K by 8 RAM
32K by 8 addresses
15
RAM 160K to (192K-1)
8
32K by 8 RAM
32K by 8 addresses
15
RAM 128K to (160K-1)
8
32K by 8 RAM
32K by 8 addresses
15
RAM 96K to (128K-1)
8
32K by 8 RAM
32K by 8 addresses
15
RAM 64K to (96K-1)
8
32K by 8 RAM
32K by 8 addresses
15
RAM 32K to (64K-1)
8
32K by 8 RAM
32K by 8 addresses
15
RAM 0K to (32K-1)
8
32K by 8 RAM
15 14
Combinando memórias endereçáveis
 Oito dispositivos de 256K por 1, formando uma memória de

256K byte
256K 256K 256K 256K 256K 256K 256K 256K

by 1 by 1 by 1 by 1 by 1 by 1 by 1 by 1
RAM RAM RAM RAM RAM RAM RAM RAM
18 18 18 18 18 18 18 18
source
and 8 7 6 5 4 3 2 1 data bus
receiver
18
address bus
15
Organização de dispositivos de
memória
Matriz de memória
n R(linhas)
C(colunas)
16
Parâmetros da memória
 tamanho.
 Largura de endereço.
 capacidade.
 Largura da palavra.
17
Classificação das memórias
memórias
RAM ROM
Não Programáveis
voláteis Não voláteis Uma vez
Programáveis
programáveis
OTP
18
Tipos de memória
 ROM:
 Programável por máscara.
 Programável eletricamente.
 RAM:
 DRAM.
 SRAM.
19
Tecnologia RAM
 SRAM
 DRAM
 FRAM
 NVRAM
 MRAM - chegando…
20
Tecnologia RAM (cont.)
 SRAM (RAM estática)
 Static Random Access Memory
 O dado permanece intacto enquanto o componente

está energizado.
 Construído com transistores
21
 DRAM (RAM dinâmica)
 Dynamic Random Access Memory
 Necessita refresh constante para não perder os dados,
mesmo quando o componente está energizado.
 É feita de um transistor e um capacitor
 O capacitor contém uma carga se o bit “1” está
armazenado e nenhuma carga se o bit “0” está
armazenado
 O transistor é usado para ler o conteúdo do capacitor
22
 NVRAM: Non-volatile RAM
 É uma memória encapsulada com uma pequena bateria de Lithium para
alimentar uma SRAM de baixo consumo quando a energia do sistema n;ao está
disponível, criando um comportamento não volátil.
 FRAM: Ferroelectric RAM

 É uma nova geração de memórias não voláteis que combinam o alto
desempenho e baixo consumo, com a capacidade de reter os dados sem a
alimentação.
 Não necessita o refresh periódico e quando a energia falha a FRAM retém os
dados instantaneamente.
 A tecnologia FRAM consiste de pequenos cristais ferro-elétricos integrados com
um capacitor
 MRAM: Magnetic RAM

 É um método de armazenar dados em bits usando cargas magnéticas ao invés
de cargas elétricas usadas em DRAM
23
SRAM vs. DRAM
 SRAM:
 Mais rápida.
 Mais fácil de integrar com a lógica do sistema.
 Maior consumo de potência.
 Maior tamanho (chip)
 DRAM:
 Maior densidade.
 Deve ser refrescada.
 Menor custo
24
SRAM típica
CE’
R/W’
SRAM
Adrs
Data
25
Diagrama de tempo típico
para uma SRAM
CE’
R/W’
Adrs
Data From SRAM From CPU
read write time

26
DRAM genérica
CE’
R/W’
RAS’
DRAM
CAS’
Adrs
Data
27
Temporização de uma DRAM
CE’
R/W’
RAS’
CAS’
Adrs row col

adrs adrs
Data data
time
28
Modo de acesso paginado
(Page)
CE’
R/W’
RAS’
CAS’
Adrs row col col col

adrs adrs adrs adrs
Data data data data
time
29
Refresh de RAM
 Valores decaem em aproximadamente 1 ms.
 Os valores são refrescados fazendo a leitura
deles.
 Não é possível acessar a memória durante o o
refresh.
 Refresh CAS-before-RAS.
 Refresh escondido.
30
DRAM síncronas
 Sinal de Clock é usado internamente para
acessos em pipeline.
 Memória deve ser rápida o suficiente para
responder às requisições das outras unidades do
sistema.
 Requisições tomam múltiplos ciclos de clock.
 Fornecem modo de acesso acelerado (burst
mode) :
 1, 2, 4, 8 locais simultaneamente.
31
Outras tecnologias de memória
DRAM
 Extended data out (EDO): modo de acesso
por página melhorado.
 Rambus: DRAM com alto grau de pipeline.
32
Tecnologia ROM
 não programável
 ROM
 programável
 PROM
 EPROM
 EEPROM
 Flash memory
33
Tecnologia ROM (cont.)
 PROM: Programmable ROM
 Pode ser programada (escrita) somente uma vez
usando um programador de PROM
 EPROM: Erasable Programmable ROM

 pode ser apagada com luz ultravioleta e então
reescrita via um programador EPROM
 A exposição repetida a luz UV pode eventualmente destruir
a EPROM
34
 EEPROM: Electrically Erasable PROM
 Inclui memória Flash
 Pode ser “apagada por um software de controle”.
 Pode ser apagada um bit por vez; não necessita apagar

por bloco (diferente da memória flash) para programar o
dado no chip.
 Pode ser escrita novamente (flashed) sem remover o chip.
35
 Flash memory
 É um tipo de EEPROM que usa circuito especial para apagar os
dados gravados aplicando um campo elétrico em todo o chip ou
para determinadas seções dele, denominadas blocos.
 Tamanhos típicos de bloco incluem 8Kb até 64 Kb
 Intel oferece um chip com memória Flash capaz de apagar

apenas um bit
 Como a memória Flash não pode apagar um bit (como na

memória EEPROM ), pode ser produzida com maiores
densidades.
 Pode ser escrita na forma de byte ou word.
36
Problemas com as memórias
Flash
 A memória Flash é programada e
reprogramada eletricamente exigindo circuito
próprio.
 Tempo de apagamento é longo.
 Deve ser apagada em blocos.
37
Parâmetros de sistema
Tipo de Densidade velocidade tamanho Custo Volátil
memória
DRAM Muito alta rápida pequeno barata Sim
SRAM baixa Muito alta grande Cara Sim
FRAM alta lenta pequeno Barata Não
NVRAM baixa Muito rápida Muito grande Cara Não

ROM alta Muito rápida pequenol Barata Não
PROM alta Muito alta Moderado Barata Não
EPROM Muito alta rápida Pequeno Barata Não
EEPROM média rápida Moderado Barata Não
Flash Muito alta Muito rápida grande Barata Não
38
Hierarquia de memórias em sistemas
embarcados
Hierarquia de memória para um DSP ou

microcontrolador
Mem.
registro No Mem. Memória
chip cache externa
+ rápida + lenta
39
hierarquia
Memória
secundária Discos
DRAM
hierarquia
L2 Cache
L1 Cache
Processador
registradores
40
Qual é a preocupação como a hierarquia
de memórias?
 O principal objetivo de projetistas de sistemas
embarcados de tempo-real é ter tudo que o sistema irá
usar o mais próximo possível da CPU (princípio da
localidade).
 Isto leva as seguintes práticas de projeto:

 Obter as informações da memória externa em memórias mais
rápidas
 Uso de técnicas de acesso direto a memória (Direct Memory
Access - DMA)
 Técnicas arquiteturais
41
Níveis da hierarquia de
memória
 Memórias no chip
 DSPs e microcontradores possuem memória no próprio
chip
 Instruções e dados podem ser mantidos na memória do
chip
 O processador pode usar a memória do chip para
aumentar o desempenho significativamente
 Exemplo: 1M-bit Serial EEPROM/Data FLASH in
Motorola’s DSP56852EVM
fonte: http://e-www.motorola.com/webapp/sps/site/prod_summary.jsp?code=DSP56852EVM
42
Níveis da hierarquia de memória
(cont.)
 Primeiro nível
 Consiste dos registradores do processador no chip.
 Retém os dados temporários e intermediários.
 O compilador usa os registradores quando escalona as
instruções.
 Esta memória é a mais rápida e cara.
43
Níveis da hierarquia de memória
(cont.)
 Segundo nível
 O segundo nível é o sistema cache
 Este é tão rápido (e caro) mas comparativamente mais
barato que os registradores.
 É usada para mover instruções e dados próximos da CPU
imediatamente antes que aquele bloco use instruções ou
dados (princípio da localidade) para acesso mais rápido
aos dados usados mais frequentemente.
 São implementadas usando SRAM.
44
Níveis de hierarquia de memória
(cont.)
 Terceiro nível
 O terceiro nível é o externo ou fora do chip.
 Tende a ser mais lento, mais barato, que outros tipos de
memória.
 Onde as instruções e dados são mantidos quando não
usadas (armazenamento de longo termo)
 Acessar informação deste nível exige mais protocolo e
controle e demora mais.
45
Hierarquia de memória:
parâmetros de sistema
 Do nível mais baixo para o mais baixo, observa-se:

 densidade: aumenta
 latência: aumenta
 Espaço : aumenta
 consumo: aumenta
 velocidade: diminui
 Custo: diminui
46
Aplicações
 SRAM
 Sistemas super rápidos
 Cache
 Workstations
 DSPs
 Sistemas de baixo consumo

 Hand helds
 Telefones Celulares
47
Aplicações (cont.)
 DRAM
 Grande volumes
 PC
 impressoras
 PDAs
 Processadores embarcados e móveis
48
 FRAM
 Baixa potência e não voláteis
 Smart cards
 Substituição de RAM não volátil e SRAM de alta densidade
 Wireless e DSPs
 EPROM
 Modem
 Armazenamento de código e sist. embarcados
 DSPs
 Telefones celulares
49
 EEPROM
 Aplicações móveis
 Tel. celulares
 DSPs
 Pagers
 Modems
 BIOS
 Câmeras Digitais
 PDAs
Source:
jun-05 Deep-Submicron CMOS IC’, Harry Veendrick,
Sistemas Kluwer Academic Publishers, Second Edition, ISBN:9040001116
Microprocessados
50
 Flash
 Telefones celulares digitais
 DSPs
 Sist embarcados
 sistemas portáteis
 Sist. De comunicação
 BIOS
 Câmeras digitais
 Flash cards
 MP3 players
Source:
jun-05 Deep-Submicron CMOS IC’, Harry Veendrick,
Sistemas Kluwer Academic Publishers, Second Edition, ISBN:9040001116
Microprocessados
51
 NVRAM
 Sistemas nos quais dissipação de potência não seja
permitida e que requerem acesso de leitura e escrita
rápidos, tais como:
 Sistemas médicos
 espaçonaves
52
Desempenho e parâmetros
dispos Componentes área Área Tempo de Tempo Tempo de
itivo por celula Da do porgramação de retenção
celula Chip acesso sem Com
energia energia
SRAM 6 4-6 4-4.5 10-100 ns 20 – 100 ns 0 ∞
DRAM 1.5 1.5 1.5 30 – 100 ns 30 – 100 ns 0 2 ms
FRAM 1.5 1.5 1.5 150 – 200 ns 150 – 200 ns > 10 years
ROM 1 1 1 - 10 – 100 ns ∞
PROM 1.5 4 3 10 – 100 ms 5 – 20 ns ∞
EPROM 2.5 4 4 5 - 10 s 20 – 150 ns > 10 years
EEPROM 2.5 4 4 1 – 10 s per byte 5 – 150 ns = SRAM
FLASH 1 1.5 1.5 5 - 10 s 20 – 150 ns > 10 years
NVRAM 9 8 8 = SRAM or = EPROM = SRAM > 10 years
53
Tecnologias em pesquisa
 MRAM: Magnetic (magneto-resistiva) RAM
 Método de armazenamento usando cargas
magnéticas ao invés de elétricas
 Um metal é magneto-resistivo se ele altera sua
resistência elétrica sob campo magnético
 Combina alta velocidade das SRAMs e alta
densidade das DRAM
 Vantagens: grande densidade, menor consumo,
não voláteis
 Os sistemas podem iniciar imediatamente
54
DMA operation
 CPU sets up DMA transfer:
 Start address.
 Length.
 Transfer block length.
 Style of transfer.
 DMA controller performs transfer, signals when
done:
 Cycle-stealing.
 Priority.
55
Tendências
 Exigências de sistemas
 Softwares cada vez mais complexos
 Conversão analógica-digital
 Maior número de usuários
 Transferência de dados Processador/memória cada vez maior
 Processadores mais rápidos
 Protocolos mais rápidos
 Demanda por dispositivos móveis
 Interfaces gráfica e telas maiores
 Uso intensivo de multimídia
 Conclusão :
 Cada vez mais são necessárias Memórias com maior densidade,
maior desempenho, menos potência e menores
56

Memórias D

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Memórias D

Transféré par

Droits d'auteur :

Formats disponibles

Sistemas

Ivo Reis Fontes

8-bit 8-bit 8-bit 8-bit

clk1 clk2 clk3 clk4

Quatro clocks mutuamente exclusivos

 No pulso de clock/controle, a saída do

 Os outros registradores não recebem o pulso

8-bit data words

 Memória consiste, então, de

Capacidade de 64 bits para

 Oito dispositivos de 256K por 1, formando uma memória de

256K 256K 256K 256K 256K 256K 256K 256K

 O dado permanece intacto enquanto o componente

 Construído com transistores

 FRAM: Ferroelectric RAM

 MRAM: Magnetic RAM

Data From SRAM From CPU

read write time

Adrs row col

Adrs row col col col

 EPROM: Erasable Programmable ROM

 Pode ser “apagada por um software de controle”.

 Pode ser apagada um bit por vez; não necessita apagar

 Pode ser escrita novamente (flashed) sem remover o chip.

 Tamanhos típicos de bloco incluem 8Kb até 64 Kb

 Intel oferece um chip com memória Flash capaz de apagar

 Como a memória Flash não pode apagar um bit (como na

 Pode ser escrita na forma de byte ou word.

SRAM baixa Muito alta grande Cara Sim

FRAM alta lenta pequeno Barata Não

NVRAM baixa Muito rápida Muito grande Cara Não

PROM alta Muito alta Moderado Barata Não

EPROM Muito alta rápida Pequeno Barata Não

EEPROM média rápida Moderado Barata Não

Flash Muito alta Muito rápida grande Barata Não

Hierarquia de memória para um DSP ou

 Isto leva as seguintes práticas de projeto:

 Do nível mais baixo para o mais baixo, observa-se:

 Sistemas de baixo consumo

EEPROM 2.5 4 4 1 – 10 s per byte 5 – 150 ns = SRAM

FLASH 1 1.5 1.5 5 - 10 s 20 – 150 ns > 10 years

NVRAM 9 8 8 = SRAM or = EPROM = SRAM > 10 years

Vous aimerez peut-être aussi