Vous êtes sur la page 1sur 30

Les bascules et registres

A.Lebrun
Définition
 La bascule est un circuit bistable pouvant prendre
deux états logiques "0" ou "1". Elle possède deux
sorties qui sont toujours complémentaires.
 L'état de la bascule peut être modifié en agissant sur
une ou plusieurs entrées. Le nouvel état de la bascule
dépend de l'état précédent, c'est l'élément de base des
circuits séquentiels.
 La bascule peut conserver son état pendant une durée
quelconque, elle peut donc être utilisée comme
mémoire.
Bascule RS asynchrone
Autre bascule RS asynchrone
Bascule RS synchrone sur front montant
Bascules RS sur front descendant
Pour cela il suffit d’inverser l’entrée H sur le circuit
précédent
Les prises en compte de l ’état des entrées se feront
donc sur un front descendant de H à un instant t
Les états de sorties varieront donc au temps t + d(t)
d(t) représente le temps de traversée de la bascule
Bascule D (latch)

Sur un front descendant:


D= 0 alors S=0 et R= 1 donc Q = o
D= 1 alors S=1 et R=0 donc Q = 1
La bascule D recopie l’entrée D (Data) sur la sortie Q et cette sortie Q
restera mémorisée tant que H ne recevra pas un front descendant. Dans
ce cas particulier on appelle H signal d’écriture et est souvent nommé W.
Cette bascule constitue la cellule mémoire de base
En général on ajoute deux entrées qui permettent de fixer la valeur de Q
à 0 ou 1 indépendamment du signal d’horloge: entrée asynchrone Clr
(Clear) fixe Q à O et Pr(preset) fixe Q à 1.
Représentation
Bascule D à front montant avec Cl et Pr actif sur niveau
bas
Clr
D Q

D
Q
W Pr
Organisation mémoire
La mémoire sera un ensemble de bascule D. On
attribue à chaque bascule une adresse Adi.
Q0
D Q3

D0 D 3

& &
W
décodeur

Ad
Fonctionnement (écriture)
Pour écrire dans une mémoire on fait successivement
les choses suivantes:
Envoi de la donnée sur D qui est présent sur toutes les
bascules D
Envoi de l’adresse d’écriture qui permet de mettre une
sortie à 1: celle correspondant à l’adresse Adi.
Envoi d’un front sur W
Seule la bascule Di dont l’adresse a été sélectionnée
reçoit l’ordre W (porte Et qui reçoit 0 annihile cet ordre)
La valeur Qi prend alors la valeur D
Fonctionnement (écriture)
L’ensemble des sorties Qi est placé sur un
multiplexeur des entrées
L’adresse de lecture est envoyée sur les entrées de
sélection du multiplexeur
L’ordre de lecture (RD) est envoyé sur l’entrée de
validation du multiplexeur
Alors la valeur Qi est placée sur la sortie.
Bascule JK synchrone
La bascule RST pose le problème de l’état interdit
Pour lever cette problématique, reboucle les sorties R
et S sur les entrées suivant le schéma ci-dessous:

Analyse de la bascule JK
Cette analyse se fait par la méthode d’analyse des
circuits séquentiels
Elle conduit à la table de vérité suivante
Mise à zéro et mise à un conduisent à la mise à 0 et à 1
de façon asynchrone de la sortie Q (en faisant
abstraction de H)
Les entrées J et K permettent de fixer la sortie Q à la
valeur fixée par la table de fonctionnement sur un
front montant
Il n’existe plus d’état interdit
Table de fonctionnement de la bascule JK
sur front montant
Commentaires
Les deux sorties sont toujours complémentaires
Tant qu’il n’y a pas de front montant, la bascule JK
mémorise l’état précédent
 Sur un front montant, les sorties s’ajustent en
fonction des entrées JK
J=K=0 mémorisation de l’état précédent
J=1 et K= 0  Q prend la valeur 1
J=0 et K= 1 Q prend la valeur 0
J=1 et k= 1 les sorties changent d’état
Représentation
Bascule JK à front descendant avec Cl et Pr actif sur
niveau haut
Clr
J Q
H
JK
Q
K Pr
Exemple de chronogramme
Bascule T
Bascule JK dont les entrées J et K sont identiques
Deux possibilités:
J= K = 0 état mémoire
J = K= 1 état inverseur: à chaque front montant la sortie
change d’état
Chronogramme avec J = 1 et K = 1 en permanence et H
signal carré de période f:

H

Q
Diviseur de fréquence
Si J = K = 1 la bascule T est un diviseur de fréquence
Le signal carré de sortie a une fréquence qui vaut la
moitié de la fréquence d’entrée
C’est une utilisation très fréquente de la bascule T qui
permet de fixer la fréquence d’utilisation d’un
composant comme sous-multiple de la fréquence du
cristal du microprocesseur
Cela permet de respecter le temps de réponse d’un
composant
Constitution de registre
Un registre est un ensemble de bascules D qui sont
toutes reliées à un même signal d’horloge et qui
peuvent stocker des « mots » de plusieurs bits qui
resteront disponibles aussi longtemps que nécessaire
Chaque bascule mémorise 1 bit
La taille du registre dépend de la taille des mots que
l’on veut mémoriser, plus généralement du nombre de
bits avec lequel va travailler le processeur.
Registre n bits à chargement //

Sur un front montant de Ck (ou W), les entrées E1,E2,E3,..,En sont placées
sur les sorties Q1,Q2, Q3, …Qn.
Registre à décalage vers la droite

Chaque sortie Qi est relié à l’entrée Di+1


L’entrée D0 est relié à une entrée série Esd
Fonctionnement
A chaque impulsion d’écriture, le contenu de la cellule
i est transféré à la cellule i+1
La bascule Do reçoit ce qui est placé en Esg
La bascule mémoire permet de transférer le contenu
de la bascule Dn vers une bascule spécifique DI
des indicateurs I
Si I = 0 et Esd = 0 alors division par deux
Ex: 1010 (10) avant H donne 0101 (5) après H et 0 dans DI
Nouvelle impulsion donne 0010 (2) et 1 (reste) dans DI
Registre à décalage vers la gauche

Chaque sortie Qi est reliée à Di-1


Entrée Dn est reliée à une entrée série Esg
Fonctionnement
A chaque impulsion d’écriture, le contenu de la cellule i
est transféré à la cellule i-1
La bascule Dn reçoit ce qui est placé en Esd
La bascule mémoire permet de transférer le contenu de
la bascule D0 vers une bascule spécifique DI
des indicateurs I
Si DI = 0 et Esg = 0 alors multiplication par deux
Ex: 0110 (6) avant H donne 1100 (12) après H et 0 dans DI
Nouvelle impulsion donne 1000 (8) et 1 (correspondant à
16) dans DI
Registre universel
C’est un registre qui peut remplir les trois fonctions
précédentes avec une commande de choix de fonction
Il permet de faire le chargement parallèle, la division
et la multiplication par deux.
Il faut 2 fils de commande pour les trois fonctions
La dernière commande permettra de figer les valeurs
dans le registre en inhibant l’action de l’horloge
La remise a zéro asynchrone et mise à un asynchrone
ne sont pas représentées
Schéma du registre universel 4 bits
Fonctionnement
Le choix des commandes dépend du constructeur et
peut différer des choix ci-dessous
S0=S1=0, l’entrée d’horloge donne 0 quelque soit Ck
donc pas de variation de sorties : état mémoire
S0=1 et S1=0, décalage à gauche
 S0= 0 et S1= 1, décalage à droite
S0=1 et S1=1, chargement des données par les entrées
parallèles
Il faut donc calculer les entrées sur le multiplexeur dont
la sortie alimente D et commandé par S0 et S1
Calcul des entrées pour le multiplexeur
alimentant D(1)
EM0 n’a pas d’importance puisque à ce moment D n’a
pas d’influence sur les sorties
EM1 correspond au décalage à gauche et donc E1 doit
être égal à Q2
EM2 correspond au décalage à droite et donc E2 reçoit
Esd
EM3 correspond au chargement en parallèle et donc
EM3 est branché sur E 1
On fait les branchements pour toutes les entrées des
multiplexeurs de manière identique
Exemple de registre universel

Branchement registre 74194 et table de fonctionnement