Vous êtes sur la page 1sur 243

Architecture des ordinateurs

Elaboré par: ABIDA Mounir

BEN HMED Afef

ISET MAHDIA
Architecture des ordinateurs 1
Positionnement du cours

Traitement
Capteur Conditionnement Amplificateur C.A.N.
de l’information
φ
R, I, U U Mot binaire
C, L,
F…

Capteur
Electronique Acquisition Informatique
données d’instrumentation

Architecture des ordinateurs 2


Définition

Informatique = Information + Automatique

Ce terme a été introduit en France. Il est très


répandu dans le monde à part dans les pays anglo-
saxons où le terme dominant est computer science.

Informatique = Théories et des supports physiques

Système Informatique = Software+hardware

Architecture des ordinateurs 3


Objectifs du cours

 Comprendre la structure matérielle d’un ordinateur

 Savoir choisir un ordinateur en fonction d’un besoin

Architecture des ordinateurs 4


Plan

Architecture des ordinateurs 5


Architecture des ordinateurs 6
I. Généralités

I.1 Définitions
I.2 Représentation de l’information
I.3 Codage de l’information
I.4 Traitement de l’information

Architecture des ordinateurs 7


I. Généralités
I.1 Définitions

 Architecture d’un système :


 Représente l’organisation des différentes unités d’un
système et leurs interconnexions.

 Ordinateur :
 Machine automatique de traitement de l’information

 Obéit à un programme formé par des suites


d’opérations logiques et arithmétiques

Architecture des ordinateurs 8


I. Généralités
I.1 Définitions

1ière génération 2ième génération 3ième génération

1642 1854 1904 1938 1943 1945 1947 1958 1960 1971 1976 1981

Algèbre Shannon Transistor


de Boole BInary digiT
Z3
Circuit Intel 4004 IBM PC
Intégré
Pascaline Tube à vide Mark I
Apple I
ENIAC

IBM 7000

Architecture des ordinateurs 9


I. Généralités

I.1 Définitions
I.2 Représentation de l’information
I.3 Codage de l’information
I.4 Traitement de l’information

Architecture des ordinateurs 10


I. Généralités
I.2 Représentation de l’information

 Information numérique = information binaire


= 1 bit
 Représentée par 2 niveaux de tension

 Codée par « 0 » logique ou « 1 » logique

 Différents codages pour représenter une information


(binaire naturel, complément à 2, BCD, etc…)

001101101

Architecture des ordinateurs 11


I. Généralités
I.2 Représentation de l’information

 Numération

Nbase b

Poids du chiffre bn b2 b1 b0

Rang du chiffre n 2 1 0

Architecture des ordinateurs 12


I. Généralités
I.2 Représentation de l’information

 Conversion Binaire → Décimal


On additionne les poids associés à chaque symbole

16 8 4 2 1

24 23 22 21 20
Exemple : ( 1 1 0 0 1 )2 = 1+ 8 + 16 = (25)10

Architecture des ordinateurs 13


I. Généralités
I.2 Représentation de l’information

 Conversion Décimal → Binaire


On effectue des divisions successives par 2

Exemple : 55 2
1 27 2
(55)10 = (110111)2
1 13 2

1 6 2
0 3 2
1 1

Architecture des ordinateurs 14


I. Généralités
I.2 Représentation de l’information

 Conversion Hexadécimal → Décimal


On additionne les poids associés à chaque symbole

256 16 1

162 161 160


Exemple : (B 2 2 )16 = Bx256 + 2x16 + 2x1
= 11x256 + 32 + 2
= (2850)10

 Conversion Décimal → Hexadécimal


On effectue des divisions successives par 16

Architecture des ordinateurs 15


I. Généralités
I.2 Représentation de l’information

 Conversion Binaire → Hexadécimal


On regroupe les bits par quartets et on remplace les
quartets par leur équivalent hexadécimal

Exemple :
8421 8421 8421

( 1011 0010 0010 )2


(B 2 2 )16

 Conversion Hexadécimal → Binaire


On effectue l’opération inverse

Architecture des ordinateurs 16


I. Généralités

I.1 Définitions
I.2 Représentation de l’information
I.3 Codage de l’information
I.4 Traitement de l’information

Architecture des ordinateurs 17


I. Généralités
I.3 Codage de l’information

 Les informations directement traitées par un


ordinateurs sont :
 des données :
 entiers : naturels et relatifs
 flottants : nombres réels
 caractères

 des instructions :
leur codage est spécifique à un processeur

Architecture des ordinateurs 18


I. Généralités
I.3 Codage de l’information

 Codage des entiers naturels :


 Binaire naturel
 BCD : Remplacer chaque chiffre d’un nombre décimal par
son équivalent binaire

 Codage des entiers relatifs :


 Complément à 2 :
 x est le complément à 1
(-x)C2 = x +1
Bit de poids fort = bit de signe

Architecture des ordinateurs 19


I. Généralités
I.3 Codage de l’information

 Codage des caractères :


 ASCII

Caractères spéciaux

Chiffres

Lettres

Architecture des ordinateurs 20


I. Généralités
I.3 Codage de l’information

 Notations

 1 kilo = 210 = 1024


 1 Méga = 220 = 1 048 476
 1 octet = 8 bits

 1 ko = 1024 octets = 8192 bits


 1 Mo = 210 ko = 1024 ko = 8 388 608 bits

Architecture des ordinateurs 21


I. Généralités
I.3 Codage de l’information

 Exemple : Codage d’une image


Image matricielle = matrice de points élémentaires
= PIcture ELement = pixel

 Chaque pixel est codé en binaire sur un certains


nombre de bits

Architecture des ordinateurs 22


I. Généralités
I.3 Codage de l’information

 Image noir et blanc :


 Chaque pixel est codé sur 1 bit : 0 = blanc
1 = noir

0 0 0 0 0 0
0 0 0 0 0 0
0 0 0 0 0 0
0 1 1 1 1 0
1 1 1 1 1 1
303 pixels
0 1 0 0 1 0

36 bits

303 pixels
303 x 303 x 1 bit = 91809 bits

Architecture des ordinateurs 23


I. Généralités
I.3 Codage de l’information

 Image Niveaux de gris


 Chaque pixel est codé sur plusieurs bits
 Si on code sur 8 bits = 1 pixel = 1 octet

303 pixels
303 x 303 x 1 octet = 91809 octets
= 734 472 bits

303 pixels

Architecture des ordinateurs 24


I. Généralités
I.3 Codage de l’information

 Image couleur 24 bits


 Code RVB = Rouge, Vert, Bleu
 Chaque couleur est codée sur 8 bits
 La couleur du pixel est l’association des 3 couleurs
Chaque pixel est codé sur 24 bits (true color)

303 x 303 x 3 octets = 275 424 octets


= 2 203 392 bits
303 pixels

303 pixels
Architecture des ordinateurs 25
I. Généralités

I.1 Définitions
I.2 Représentation de l’information
I.3 Codage de l’information
I.4 Traitement de l’information

Architecture des ordinateurs 26


I. Généralités
I.4 Traitement de l’information

 Arithmétique
 Addition 0 0 1
+ 0 + 1 + 1
0 1 10
Retenue

 Soustraction
A-B = A + (B)C2

 Multiplication B fois
A x B = A+A+A+A+…+A

 Division
A:B=c
avec c : nombre entier de soustraction de B dans A

Architecture des ordinateurs 27


I. Généralités

 Un mot de n bits est une suite (ai)0i n-1


 a0 est le bit de poids faible
 an-1 est le bit de poids fort
 Notation hexadécimale :
 Manière simplifiée d’écrire les mots binaires
 4 bits = 1 digit hexadécimal
 Exemple : 0100 1011 0101 1111 = 0x4b5f

Architecture des ordinateurs 28


I. Généralités
Entiers naturels

 Soient B un entier 2 et N un entier 1


 Tout entier p compris entre 0 et BN-1 s’écrit de
façon unique sous la forme :
N 1
pdi B
i

i0
où les di sont entre 0 et B-1
 La décomposition de p en base B est :
P = dN-1 … d2d1d0

Architecture des ordinateurs 29


I. Généralités
Entiers relatifs

 Quatre représentations (au moins) :


 Signe – Valeur absolue
 Complément à 1
 Complément à 2
 Excédent à 2N-1

 Représentation symétrique ?
 Problème lié au zéro

Architecture des ordinateurs 30


I. Généralités
Complément à 2

 Sur N bits, on peut représenter 2N nombres


différents. On choisi de représenter les nombres
compris entre
-2N-1 et 2N-1-1.
 La représentation des entiers positifs est identique à
celle des entiers naturels.
 La représentation d’un entier négatif p est la
représentation en naturel de l’entier p+2N (Excédent
à 2N)

Architecture des ordinateurs 31


I. Généralités
Intérêts du complément à 2

 Signe + valeur absolue nécessite 2 algorithme pour


les additions.
 Complément à 2 : un seul algorithme
 On voit le signe (0 positif 1 négatif)
 Pour une suite d’opérations dont le résultat théorique
est représentable, même si il y a des dépassements
de capacité intermédiaires, le résultat final est correct.

Architecture des ordinateurs 32


I. Généralités
Exemples de numérations

binaire position Signe || comp. à 1 à2 exed. à 4 à3

000 0 0 0 0 -4 -3

001 1 1 1 1 -3 -2

010 2 2 2 2 -2 -1

011 3 3 3 3 -1 0

100 4 -0 -3 -4 0 1

101 5 -1 -2 -3 1 2

110 6 -2 -1 -2 2 3

111 7 -3 -0 -1 3 4

Architecture des ordinateurs 33


I. Généralités
Notation BCD

 But : travailler directement en base 10


 Applications de gestion, beaucoup d’E/S

 Exemple : 35268 est représenté en BCD par : 0011


0101 0010 0110 1000
 Inconvénients :
 Opérations arithmétiques plus compliquées
 Demande plus de mémoire

Architecture des ordinateurs 34


I. Généralités
Les flottants

 Forme mantisse et exposant :


x=mBe

Nombres négatifs Nombres positifs


zéro
représentables représentables

overflow underflow overflow

Architecture des ordinateurs 35


I. Généralités
La norme IEEE 754
I. Généralités

 Simple précision :

31 30 23 22 0
s e = exposant f = mantisse (partie fractionnaire de la)

Double précision
31 30 : 20 0
s e = exposant f = mantisse (partie fractionnaire)

31 0
Suite de la partie fractionnaire de la mantisse
Architecture des ordinateurs 36
I. Généralités
Interprétation des champs

nom exposant Partie frac. valeur

normalisé emin<e<emax f qque (-1)s  1.f  2e

dénormalisé e = emin f0 (-1)s  0.f  2e

zéro e = emin f=0 +/- 0

infini e = emax f=0 +/- 

NaN e = emax f0 NaN

Architecture des ordinateurs 37


I. Généralités
I.4 Traitement de l’information

 Logique
 Combinatoire : la sortie des fonctions réalisées dépend
d’une combinaison des entrées
Utilisation de portes logiques élémentaires
Réalisation de MUX, ADD, Codeur, Décodeur, etc…

 Séquentielle : la sortie des fonctions réalisées dépend


d’une combinaison des entrées et de l’état de la sortie
Utilisation de bascules
Réalisation de compteur, registre, séquenceur, etc…

Architecture des ordinateurs 38


I. Généralités
I.4 Traitement de l’information

 Exemple

Architecture des ordinateurs 39


Architecture des ordinateurs 40
II. Architecture de base

II.1 Modèle de von Neumann et modèle de Harvard


II.2 Microprocesseur
II.3 Mémoire principale
II.4 Interface E/S
II.5 Les bus
II.6 Le décodage d’adresses

Architecture des ordinateurs 41


II. Architecture de base
II.1 Modèle de von Neumann

 Système minimum de traitement programmé de


l’information
 Une machine universelle contrôlée par un programme
 Des instructions, sous format binaire, stockées en
mémoire
 Programme et données dans la même mémoire
 Rupture de séquence possible

Architecture des ordinateurs 42


II. Architecture de base
II.1 Modèle de von Neumann

Mémoire
Mémoire
Microprocesseur
Microprocesseur Principale
Principale
Interface E/S
Interface E/S

Architecture des ordinateurs 43


II. Architecture de base
II.2 Modèle de Harvard

RAM
RAM ROM
ROM
Microprocesseur
Microprocesseur

Interface E/S
Interface E/S

Architecture des ordinateurs 44


II. Architecture de base

II.1 Modèle de von Neumann et modèle de Harvard


II.2 Microprocesseur
II.3 Mémoire principale
II.4 Interface E/S
II.5 Les bus
II.6 Le décodage d’adresses

Architecture des ordinateurs 45


II. Architecture de base

Architecture des ordinateurs 46


II. Architecture de base

Architecture des ordinateurs 47


II. Architecture de base
II.2 Microprocesseur

 Circuit intégré numérique complexe.

 Intégration sur une puce de l’unité


Microprocesseur
Microprocesseur de commande et de l’UAL

 Capable d'interpréter et d'exécuter


les instructions d'un programme

 Caractéristiques du up :
 Vitesse horloge
 Nbre instructions/s
 Taille des données…

Architecture des ordinateurs 48


II. Architecture de base

II.1 Modèle de von Neumann


II.2 Microprocesseur
II.3 Mémoire principale
II.4 Interface E/S
II.5 Les bus
II.6 Le décodage d’adresses

Architecture des ordinateurs 49


II. Architecture de base
II.3 Mémoire principale

 Contient :
 les programmes
Mémoire
Mémoire  Les données
Principale
Principale
 Composée :
 Mémoire vive (RAM)
Lecture/écriture
données
 Mémoire morte (ROM)
Lecture
programme

Architecture des ordinateurs 50


II. Architecture de base

II.1 Modèle de von Neumann


II.2 Microprocesseur
II.3 Mémoire principale
II.4 Interface E/S
II.5 Les bus
II.6 Le décodage d’adresses

Architecture des ordinateurs 51


II. Architecture de base
II.4 Interface E/S

 Passerelle vers le monde


extérieur
 Assure la communication entre
le microprocesseur et les
Interface E/S
Interface E/S périphériques

Architecture des ordinateurs 52


II. Architecture de base

II.1 Modèle de von Neumann


II.2 Microprocesseur
II.3 Mémoire principale
II.4 Interface E/S
II.5 Les bus
II.6 Le décodage d’adresses

Architecture des ordinateurs 53


II. Architecture de base
II.5 Les bus

Mémoire
Mémoire
Microprocesseur
Microprocesseur Principale
Principale
Interface E/S
Interface E/S

Ces éléments vont communiquer entre eux par


l ’intermédiaire de 3 BUS

Architecture des ordinateurs 54


II. Architecture de base
II.5 Les bus

 Bus :
 Ensemble de fils qui assure la transmission du même
type d’information

 Interconnecte les différents sous-système

 Lien de communication partagé

Architecture des ordinateurs 55


II. Architecture de base
II.5 Les bus

Mémoire
Mémoire
Micropro-
Micropro- Principale Interface E/S
Interface E/S
Principale
-cesseur
-cesseur

Bus de données

Architecture des ordinateurs 56


II. Architecture de base
II.5 Les bus

 Bus de données
 Assure le transfert des informations (données ou
instructions) entre le microprocesseur et son
environnement

 Bidirectionnel

 Nombre de fils définit la capacité de traitement du up

up périphériques

Architecture des ordinateurs 57


II. Architecture de base
II.5 Les bus

Bus d ’adresses

Mémoire
Mémoire
Micropro-
Micropro- Principale Interface E/S
Interface E/S
Principale
-cesseur
-cesseur

Bus de données

Architecture des ordinateurs 58


II. Architecture de base
II.5 Les bus

 Bus d ’adresses :
 Ensemble de fils sur lesquels le microprocesseur fournit
l ’adresse du périphérique sélectionné

 Unidirectionnel

 Nombre de fils définit l’espace adressable par le up


 espace adressable = 2n avec n:nbre de fils

up périphériques

Architecture des ordinateurs 59


II. Architecture de base
II.5 Les bus

Bus d ’adresses
Bus de commande

Mémoire
Mémoire
Micropro-
Micropro- Principale Interface E/S
Interface E/S
Principale
-cesseur
-cesseur

Bus de données

Architecture des ordinateurs 60


II. Architecture de base
II.5 Les bus

 Bus de commande
 Assure la synchronisation des flux d'informations sur
les bus de données et d’adresses.

 Le CPU indique ce qu ’il est en train de faire.

 Ce bus véhicule des signaux relatifs aux interruptions,


commande de lecture/écriture, etc...

Architecture des ordinateurs 61


II. Architecture de base

II.1 Modèle de von Neumann


II.2 Microprocesseur
II.3 Mémoire principale
II.4 Interface E/S
II.5 Les bus
II.6 Le décodage d’adresses

Architecture des ordinateurs 62


II. Architecture de base
II.5 Le décodage d’adresses

Dans quels boîtiers vont aller les données ?

Bus d ’adresses
Bus de commande

Mémoire
Mémoire
Micropro-
Micropro- Principale Interface E/S
Interface E/S
Principale
-cesseur
-cesseur

Bus de données

Architecture des ordinateurs 63


II. Architecture de base
II.5 Le décodage d’adresses

 Décodeur d’adresses
 Périphériques reliés sur le même bus de données

 Nécessité qu’un seul soit sélectionné à la fois

 Implique :
 Création d’un plan mémoire
 Utilisation d’un décodeur d’adresses
 Création d’entrée de sélection (CE ou CS)
 Existence de l’état haute impédance

Architecture des ordinateurs 64


II. Architecture de base
II.5 Le décodage d’adresses

Décodeur
Décodeur
d’adresses
d’adresses

Bus d ’adresses
Bus de commande

Mémoire
Mémoire
Micropro-
Micropro- Principale Interface E/S
Interface E/S
Principale
-cesseur
-cesseur

Bus de données

Architecture des ordinateurs 65


EXERCICE:
A l ’aide du schéma structurel du système minimum
repérer les différents boîtiers.
colorier
Donner le nom du CPU (rouge)

Donner le nom de la ROM (bleu)

Donner le nom de la RAM (vert)

Donner le nom du circuit I/O (Gris)

Donner le nom du décodeur d ’adresses. (Jaune)


Colorier les 3 Bus et repérer les 3 fils d ’adressage.
Système minimum Architecture des ordinateurs 66
Système minimum Architecture des ordinateurs 67
CPU
PIA
6809
6821

RAM Eprom
HCT 6116 27
138 64

Système minimum Architecture des ordinateurs 68


II. Architecture de base
II.5 Le décodage d’adresses

 Plan mémoire
$0000  µP 16 bits d’adresse
PIA $1FFF  216=65536 octets
$2000
RAM = 64 Ko adressable
$3FFF  @debut = $0000
 @fin = $FFFF

 8 Ko pour le PIA
 8 Ko pour la RAM
$C000  8 Ko pour la ROM2
ROM2 $DFFF
$E000  8 Ko pour la ROM1
ROM1
$FFFF

Architecture des ordinateurs 69


Architecture des ordinateurs 70
III. Les mémoires

III.1 Principe
III.2 Caractéristiques
III.3 Différents types de mémoire
III.4 Critères de choix
III.5 Hiérarchie mémoire

Architecture des ordinateurs 71


III. Les mémoires
III.1 Principe

 Généralités

 Permet le stockage des informations sous forme


numérique

 Les informations stockées sont appelées des données

 Elles sont accessibles par l’intermédiaire de leur


adresse

Architecture des ordinateurs 72


III. Les mémoires
III.1 Principe

 Applications

 Carte à puce
 Carte mémoire appareil multimédia
 Ordinateur
 Etc…

Architecture des ordinateurs 73


III. Les mémoires
III.1 Principe

Bus d’adresses 1
A2
0 A1
0 Mémoire
A0
D7 D0

10011010
Bus de données

Architecture des ordinateurs 74


III. Les mémoires
III.1 Principe

Sélection CS
Commande R/W

n fils
d’adresses Mémoire

m fils de données
Architecture des ordinateurs 75
III. Les mémoires

III.1 Principe
III.2 Caractéristiques
III.3 Différents types de mémoire
III.4 Critères de choix
III.5 Hiérarchie mémoire

Architecture des ordinateurs 76


III. Les mémoires
III.2 Caractéristiques

 Format :
Nombre de bits dans chaque case mémoire
Largeur du mot mémorisable

 Capacité
si : m bits dans chaque cases mémoire
si : 2n cases mémoire

C = m . 2n bits

Architecture des ordinateurs 77


III. Les mémoires
III.2 Caractéristiques

 Temps d’accès
Temps qui s'écoule entre l'instant où a été lancée une
opération de lecture/écriture en mémoire et l'instant où
la première information est disponible sur le bus de
données.

 Temps de cycle
Intervalle minimum qui doit séparer deux demandes
successives de lecture ou d'écriture.

Architecture des ordinateurs 78


III. Les mémoires
III.2 Caractéristiques

 Exemple : cycle de lecture

Bus @ @x

R/W

CS
Données accessibles

Bus D Dx

Tps accès Tps de cycle


Architecture des ordinateurs 79
III. Les mémoires
III.2 Caractéristiques

 Débit
Nombre maximum d'informations lues ou écrites par
seconde
On parle aussi de bande passante (1/débit)

 Volatilité

Architecture des ordinateurs 80


III. Les mémoires
III.2 Caractéristiques

 Exemple : capacité mémoire

Bus de données
8 bits
Bus d’adresses
15 bits

C = 215 . 8 = 262 144 bits


/1024
256 k bits
32 768 octets /8
32 ko
32 768 mots de 8 bits

Architecture des ordinateurs 81


III. Les mémoires

III.1 Organisation
III.2 Caractéristiques
III.3 Différents types de mémoire
III.4 Critères de choix
III.5 Hiérarchie mémoire

Architecture des ordinateurs 82


III. Les mémoires
III.3 Différents types de mémoire

Mémoire

Mortes Vives

Architecture des ordinateurs 83


III. Les mémoires
III.3 Différents types de mémoire

 RAM (Random Access Memory)

 Mémoire vive
 Lecture et écriture possible
 Mémoire volatile = perd son contenu lorsqu’elle
n’est plus alimentée
 RAM statique ou dynamique

Architecture des ordinateurs 84


III. Les mémoires
III.3 Différents types de mémoire

Mémoire

Mortes Vives

Statiques Dynamiques

Architecture des ordinateurs 85


III. Les mémoires
III.3 Différents types de mémoire

 RAM statique
 Élément mémoire = bascule

 RAM dynamique
 Élément mémoire = capacité

 Comparaison
 DRAM : Encombrement plus faible
: coût plus faible
 DRAM : Nécessité d’un rafraîchissement
: plus lente

Architecture des ordinateurs 86


III. Les mémoires
III.3 Différents types de mémoire

 Application
 SRAM = cache de petite taille et rapide
 DRAM = mémoire principale de forte capacité et de
faible coût

Architecture des ordinateurs 87


III. Les mémoires
III.3 Différents types de mémoire

Mémoire

Mortes Vives

Statiques Dynamiques

SRAM

Asynchrone Synchrone

Architecture des ordinateurs 88


III. Les mémoires
III.3 Différents types de mémoire

 Technologie DRAM

 Difficile de maîtriser les temps de propagation


 Nécessite de synchroniser les accès mémoire
 SDRAM: Synchrone DRAM
 Introduction du mode Rafale (BURST)

Architecture des ordinateurs 89


III. Les mémoires
III.3 Différents types de mémoire

 Synchronous DRAM
 Une matrice de cellules mémoires
 Un buffer d’Entrée/Sortie
 Un bus de données

Matrice
Mémoire

Buffer Matrice Buffer


Mémoire

SDR

Architecture des ordinateurs 90


III. Les mémoires
III.3 Différents types de mémoire

 Double Data Rate SRAM


 Lecture sur front montant et descendant
 Banc mémoire X2

Matrice
Mémoire
Buffer Matrice Buffer
Mémoire

DDR

Architecture des ordinateurs 91


III. Les mémoires
III.3 Différents types de mémoire

 Double Data Rate SRAM II


 Vitesse du buffer X2
 Banc mémoire X2

Matrice
Mémoire
Buffer Matrice Buffer
Mémoire

DDR-II

Architecture des ordinateurs 92


III. Les mémoires
III.3 Différents types de mémoire

Mémoire

Mortes Vives

ROM
PROM
EPROM Statiques Dynamiques
EEPROM
FLASH

SRAM
Asynchrone Synchrone

SDRAM
EDO…
DDR

Architecture des ordinateurs 93


III. Les mémoires
III.3 Différents types de mémoire

 ROM (Read Only Memory)

 Mémoire morte
 Écriture effectuée par l’intermédiaire d’un
programmateur spécifique
 Accessible seulement en Lecture
 Mémoire non volatile = conserve son contenu
lorsqu’elle n’est plus alimentée

Architecture des ordinateurs 94


III. Les mémoires
III.3 Différents types de mémoire

 ROM
 Point mémoire = diode
 Programmation par le constructeur (masque)
 Modification impossible
 Délai

Architecture des ordinateurs 95


III. Les mémoires
III.3 Différents types de mémoire

+V

adresses

1 0 0 0

données

Architecture des ordinateurs 96


III. Les mémoires
III.3 Différents types de mémoire

 PROM (Programmable ROM)


 Point mémoire = fusible
 Programmation par l’utilisateur
 Modification impossible

Architecture des ordinateurs 97


III. Les mémoires
III.3 Différents types de mémoire

 EPROM (Erasable PROM)


 Point mémoire = transistor FAMOS
 Programmation par pic de tension
 Effaçable entièrement par UV
G
VPP

Grille flottante

S D

GND

Architecture des ordinateurs 98


III. Les mémoires
III.3 Différents types de mémoire

 EEPROM (Electrically EPROM)


 Point mémoire = transistor SAMOS
 Programmation par pic de tension
 Effaçable mot par mot par pic de tension
 Comportement d’une RAM non volatile mais très
lente

Architecture des ordinateurs 99


III. Les mémoires
III.3 Différents types de mémoire

 Flash EEPROM
 Programmation et effacement in situ ISP
 Programmation par mot ou bloc
 Temps d'effacement très rapide
 Flash NAND ou Flash NOR

Architecture des ordinateurs 100


III. Les mémoires
III.3 Différents types de mémoire

 Le futur : La MRAM ??
 Information = charge magnétique (polarisation e-)
 Allie les avantages :
SRAM = rapidité
DRAM = capacité
Flash = permanence

Architecture des ordinateurs 101


III. Les mémoires

III.1 Organisation
III.2 Caractéristiques
III.3 Différents types de mémoire
III.4 Critères de choix
III.5 Hiérarchie mémoire

Architecture des ordinateurs 102


III. Les mémoires
III.4 Critères de choix

 Critères de choix

 Capacité
 Vitesse
 Consommation
 Coût

Architecture des ordinateurs 103


III. Les mémoires

III.1 Organisation
III.2 Caractéristiques
III.3 Différents types de mémoire
III.4 Critères de choix
III.5 Hiérarchie mémoire

Architecture des ordinateurs 104


III. Les mémoires
III.5 Hiérarchie mémoire

 Hiérarchie mémoire
+ vitesse

1 ns 5 ns 10 ns 10 ms

Mémoire Mémoire
Registre Cache
principale de masse

200 octets 1 Mo 1 Go 120 Go

capacité +

Architecture des ordinateurs 105


Architecture des ordinateurs 106
IV. Le microprocesseur

IV.1 Généralités
IV.2 Architecture de base
IV.3 Exécution d’une instruction
IV.4 Caractéristiques
IV.5 Langage de programmation

Architecture des ordinateurs 107


IV. Le microprocesseur
IV.1 Généralités

 Microprocesseur
 Circuit intégré numérique complexe.

 Intégration sur une puce de fonctions logiques


combinatoires (logiques et/ou arithmétiques) et
séquentielles (registres, compteur, etc…)

 Capable d'interpréter et d'exécuter les instructions


d'un programme.

Architecture des ordinateurs 108


IV. Le microprocesseur
IV.1 Généralités

 Concept de microprocesseur créé par la Société


Intel en 1971

 1ier microprocesseur = le 4004 :


 unité de calcul 4 bits
 fonctionnant à 108 kHz
 intégration d’environ 2300 transistors.

Architecture des ordinateurs 109


IV. Le microprocesseur
IV.1 Généralités

 Rôle
 Il organise l’enchaînement des tâches précisées dans la
mémoire (programme)
 Il rythme et synchronise l'exécution de ces tâches
 Il gère les informations extérieures au système

 Principe de von Neuman


Programme et données dans la même mémoire
Exécution séquentielle des tâches

Architecture des ordinateurs 110


IV. Le microprocesseur

IV.1 Généralités
IV.2 Architecture de base
IV.3 Exécution d’une instruction
IV.4 Caractéristiques
IV.5 Langage de programmation

Architecture des ordinateurs 111


IV. Le microprocesseur
IV.2 Architecture de base

Bus d’adresses

up mémoire

Données
Unité de Unité de
traitement commande
H
Programme

Bus de données

Architecture des ordinateurs 112


IV. Le microprocesseur
IV.2 Architecture de base

 Unité de commande
 Séquence le déroulement des instructions
 Décode les instructions à exécuter

 Unité de traitement
 Regroupe les circuits qui assurent les traitements
nécessaires à l'exécution des instructions
 UAL, registre d’état…

Architecture des ordinateurs 113


IV. Le microprocesseur

IV.1 Généralités
IV.2 Architecture de base
IV.3 Exécution d’une instruction
IV.4 Caractéristiques
IV.5 Langage de programmation

Architecture des ordinateurs 114


Objectifs

 Comprendre l’architecture d’une machine von newman.

 Comprendre les étapes de déroulement de l’exécution d’une


instruction.

 Comprendre le principe des différents modes d’adressage.

Architecture des ordinateurs 115


1. Introduction

 Un programme est un ensemble d’instructions exécutées


dans un ordre bien déterminé.
 Un programme est exécuté par un processeur ( machine ).
 Un programme est généralement écrit dans un langage
évolué (Pascal, C, VB, Java, etc.).
 Les instructions qui constituent un programme peuvent être
classifiées en 4 catégories :
 Les Instructions d’affectations : permet de faire le transfert des
données
 Les instructions arithmétiques et logiques.
 Les Instructions de branchement ( conditionnelle et
inconditionnelle )
 Les Instructions d’entrées sorties.

Architecture des ordinateurs 116


1. Introduction

 Pour exécuter un programme par une machine, on passe par les


étapes suivantes :
1. Édition : on utilise généralement un éditeur de texte pour écrire un
programme et le sauvegarder dans un fichier.
2. Compilation : un compilateur est un programme qui convertit le code
source ( programme écrit dans un langage donné ) en un programme écrit
dans un langage machine ( binaire ). Une instruction en langage évolué
peut être traduite en plusieurs instructions machine.
3. Chargement : charger le programme en langage machine dans mémoire
afin de l’exécuter .

117
Architecture des ordinateurs 117
• Comment s’exécute un programme dans la machine ?

• Pour comprendre le mécanisme d’exécution d’un programme


 il faut comprendre le mécanisme de l’exécution d’une
instruction .

• Pour comprendre le mécanisme de l’exécution d’une


instruction  il faut connaître l’architecture de la machine
( processeur ) sur la quelle va s’exécuter cette instruction.

Architecture des ordinateurs 118


2. Architecture matérielle d’une machine ( architecture de
Von Neumann )

L’architecture de Von Neumann est composée :

• D’une mémoire centrale,


• D’une unité centrale UC , CPU (Central Processing Unit), processeur ,
microprocesseur.
•D’un ensemble de dispositifs d’entrées sorties pour communiquer avec
l’extérieur.
•Cette architecture est la base des architectures des ordinateurs.

entrées
UC Mémoire
Processeur Centrale
sorties

119
Architecture des ordinateurs 119
2.1 La mémoire centrale

 La mémoire centrale (MC) représente l’espace de travail de


l’ordinateur .
 C’est l’organe principal de rangement des informations utilisées par le
processeur.
 Dans un ordinateur pour exécuter un programme il faut le charger
( copier ) dans la mémoire centrale .
 Le temps d’accès à la mémoire centrale et sa capacité sont deux
éléments qui influent sur le temps d’exécution d’un programme
( performances d’une machine ).

120
Architecture des ordinateurs 120
Une adresse
•La mémoire centrale peut être vu
comme un large vecteur ( tableau ) de 0001100 0000
mots ou octets.
•Un mot mémoire stocke une
0011100 0001
information sur n bits. 0111100 0002
•Chaque mot possède sa propre adresse. 0001100 …….
•La mémoire peut contenir des 0001100 …….
programmes et les données utilisées par
……..
les programmes.
Contenu d’une case
(un mot)mémoire

FFFF
121
Architecture des ordinateurs 121
Structure d’un programme en MC

1000000

}
1111111 Partie données
0000000
11110000 ( variables )
Addition 11000001
Soustraction 11100001
11000001
11100001
11100001 Partie instructions
………….
……….

Architecture des ordinateurs 122


2.2 L’Unité Centrale ( UC)

 L’unité centrale (appelée aussi processeur , microprocesseur)


à pour rôle d’exécuter les programmes.
 L’UC est composée d’une unité arithmétique et logique (UAL)
et d’une unité de contrôle.
- L’unité arithmétique et logique réalise les opérations élémentaires
(addition, soustraction, multiplication, . . .) .
- L’unité de commande contrôle les opérations sur la mémoire
(lecture/écriture) et les opérations à réaliser par l’UAL selon
l’instruction en cours d’exécution.

Architecture des ordinateurs 123


Architecture matérielle d’une machine Von Neumann

UC

Architecture des ordinateurs 124


2.2.1 L’UAL

 L’unité arithmétique et logique réalise une opération élémentaire


(addition, ,soustraction, multiplication, . . .).

 L’UAL regroupe les circuits qui assurent les fonctions logiques


et arithmétiques de bases ( ET,OU,ADD,SUS,…..).

 L’UAL comporte un registre accumulateur ( ACC ) : c’est un


registre de travail qui sert a stocker un opérande (données )au
début d’une opération et le résultat à la fin.

Architecture des ordinateurs 125


 L’UAL comporte aussi un registre d’état : Ce registre nous
indique l’état du déroulement de l’opération .
 Ce registre est composé d’un ensemble de bits. Ces bits
s’appels indicateurs (drapeaux ou flags).
 Ces indicateurs sont mis à jours ( modifiés )après la fin de
l’exécution d’une opération dans l’UAL.
 Les principeaux indicateurs sont :
 Retenue : ce bit est mis à 1 si l’opération génère une retenue.
 Signe :ce bit est mis à 1 si l’opération génère un résultat négative.
 Débordement :ce bit est mis à 1 s’il y a un débordement.
 Zero : ce bit est mis à 1 si le résultat de l’opération est nul.

Architecture des ordinateurs 126


Schéma d’une UAL

127
Architecture des ordinateurs 127
2.2.2 Unité de contrôle

 Le rôle de l'unité de contrôle (ou unité de commande ) est de :


 coordonner le travail de toutes les autres unités ( UAL , mémoire,
…. )
 et d'assurer la synchronisation de l'ensemble.

 Elle assure :
 la recherche ( lecture ) de l’instruction et des données à partir de la
mémoire,
 le décodage de l’instruction et l’exécution de l’instruction en cours
 et prépare l’instruction suivante.

128
Architecture des ordinateurs 128
 L’unité de contrôle comporte :
 Un registre instruction (RI) : contient l’instruction en cours
d’exécution. Chaque instruction est décoder selon sont code
opération grâce à un décodeur.
 Un registre qui s’appel compteur ordinal (CO) ou le compteur de
programme (CP ) : contient l’adresse de la prochaine instruction à
exécuter (pointe vers la prochaine instruction à exécuter ).
Initialement il contient l’adresse de le première instruction du
programme à exécuter.
 Un séquenceur : il organise ( synchronise ) l’exécution des
instruction selon le rythme de l’horloge, il génère les signaux
nécessaires pour exécuter une instruction.

129
Architecture des ordinateurs 129
Schéma d’une UC

130
Architecture des ordinateurs 130
Schéma détaillé d’une machine

UC

131
Architecture des ordinateurs 131
Remarque

 Le microprocesseur peut contenir d’autres registres autre que


CO,RI et ACC.
 Ces registres sont considérés comme une mémoire interne
( registre de travail ) du microprocesseur.
 Ces registres sont plus rapide que la mémoire centrale , mais le
nombre de ces registre est limité.
 Généralement ces registres sont utilisés pour sauvegarder les
données avant d’exécuter une opération.
 Généralement la taille d’un registre de travail est égale à la
taille d’un mot mémoire

132
Architecture des ordinateurs 132
Une machine avec des registres de travail

registres

133
Architecture des ordinateurs 133
3.Jeu d’instructions

 Chaque microprocesseur possède un certain nombre limité


d’instructions qu’il peut exécuter. Ces instructions s’appelles jeu
d’instructions.
 Le jeu d’instructions décrit l’ensemble des opérations élémentaires
que le microprocesseur peut exécuter.
 Les instructions peuvent être classifiées en 4 catégories :
 Instruction d’affectation : elle permet de faire le transfert des données
entre les registres et la mémoire
Écriture : registre  mémoire
Lecture : mémoire  registre
 Les instructions arithmétiques et logiques ( ET , OU , ADD,….)
 Instructions de branchement ( conditionnelle et inconditionnelle )
 Instructions d’entrées sorties.

134
Architecture des ordinateurs 134
3.1 Codage d’une instruction

 Les instructions et leurs opérandes ( données ) sont stocké dans la


mémoire.
 La taille d’une instruction ( nombre de bits nécessaires pour la
représenter en mémoire ) dépend du type de l’instruction et du type de
l’opérande.
 L’instruction est découpée en deux parties :
 Code opération ( code instruction ) : un code sur N bits qui indique quelle
instruction.
 La champs opérande : qui contient la donnée ou la référence ( adresse ) à
la donnée.

Code opération Opérande

N bits K bits

•Le format d’une instruction peut ne pas être le même pour toutes les
instructions.
•Le champs opérande peut être découpé à sont tours en plusieurs champs
135
Architecture des ordinateurs 135
Machine à 3 adresses

 Dans ce type de machine pour chaque instruction il faut


préciser :
 l’adresse du premier opérande
 du deuxième opérande
 et l’emplacement du résultat

Code opération Opérande1 Opérande2 Résultat

Exemple :
ADD A,B,C ( CB+C )

•Dans ce type de machine la taille de l’instruction est grand .


• Pratiquement il n’existent pas de machine de ce type.

136
Architecture des ordinateurs 136
Machine à 2 adresses

 Dans de type de machine pour chaque instruction il faut


préciser :
 l’adresse du premier opérande
 du deuxième opérande ,
 l’adresse de résultat est implicitement l’adresse du deuxième
opérande .

Code opération Opérande1 Opérande2

Exemple :
ADD A,B ( BA +B )

137
Architecture des ordinateurs 137
Machine à 1 adresses

 Dans de type de machine pour chaque instruction il faut


préciser uniquement l’adresse du deuxième opérande.
 Le premier opérande existe dans le registre accumulateur.
 Le résultat est mis dans le registre accumulateur.

Code opération Opérande2

Exemple :
ADD A ( ACC(ACC) + A )

Ce type de machine est le plus utilisé.

138
Architecture des ordinateurs 138
4. Mode d’adressage

 La champs opérande contient la donnée ou la référence


( adresse ) à la donnée.
 Le mode d’adressage définit la manière dont le
microprocesseur va accéder à l’opérande.
 Le code opération de l’instruction comportent un ensemble de
bits pour indiquer le mode d’adressage.

 Les modes d’adressage les plus utilités sont :


 Immédiat
 Direct
 Indirect
 Indexé
 relatif

139
Architecture des ordinateurs 139
4.1 Adressage immédiat

 L’opérande existent dans le champs adresse de l’instruction

Code opération Opérande

Exemple :
ADDADD 150 150

Cette commande va avoir l’effet suivant : ACC(ACC)+ 150

Si le registre accumulateur contient la valeur 200 alors


après l’exécution son contenu sera égale à 350

140
Architecture des ordinateurs 140
4.2 Adressage direct

 Le champs opérande de l’instruction contient l’adresse de


l’opérande ( emplacement en mémoire )
 Pour réaliser l’opération il faut le récupérer ( lire ) l’opérande à
partir de la mémoire. ACC  (ACC)+ (ADR)

Exemple :
On suppose que l’accumulateur
continent la valeur 20 .
ADD 150

A la fin de l’exécution nous


allons avoir la valeur 50 ( 20 + 30
30 ) 150

141
Architecture des ordinateurs 141
4.3 Adressage indirect
 La champs adresse contient l’adresse de
l’adresse de l’opérande.
 Pour réaliser l’opération il faut :
 Récupérer l’adresse de l’opérande à partir de la
mémoire.
 Par la suite il faut chercher l’opérande à partir de
la mémoire. ADD 150
ACC (ACC)+ ((ADR))
 Exemple :
 Initialement l’accumulateur contient la 150
200
valeur 20
 Il faut récupérer l’adresse de l’adresse
(150). 40
200
 Récupérer l’adresse de l’opérande à partir
de l’adresse 150 ( la valeur 200 )
 Récupérer la valeur de l’opérande à partir
de l’adresse 200 ( la valeur 40 )
Additionner la valeur 40 avec le contenu de
l’accumulateur (20) et nous allons avoir la
valeur 60 142
Architecture des ordinateurs 142
4.4 Adressage indexé

 L’adresse effectif de l’opérande est relatif à une zone mémoire.


 L’dresse de cette zone se trouve dans un registre spécial
( registre indexe ).
 Adresse opérande = ADR + (X)

Registre d’indexe

50
ADD 150

30
200
Remarque : si ADR ne contient pas une valeur
immédiate alors
Adresse opérande = (ADR )+ (X) 143
Architecture des ordinateurs 143
4.5 Adressage relatif

 L’adresse effectif de l’opérande est relatif a une zone mémoire.


 L’dresse de cette zone se trouve dans un registre spécial ( registre de
base ).
 Ce mode d’adressage est utilisée pour les instructions de branchement.
Adresse = ADR + (base)

Registre de base

100
BR 150

ADD
250

144
Architecture des ordinateurs 144
5. Cycle d’exécution d’une instruction

 Le traitement d’une instruction est décomposé en trois


phases :
 Phase 1 : rechercher l’instruction à traiter et décodage
 Phase 2 : rechercher de l’opérande et exécution de l’instruction
 Phase 3 : passer à l’instruction suivante

 Chaque phase comporte un certain nombre d’opérations


élémentaires ( microcommandes ) exécutées dans un ordre
bien précis ( elle sont générées par le séquenceur ).
 La phase 1 et 3 ne change pas pour l’ensemble des
instructions , par contre la phase 2 change selon l’instruction
et le mode d’adressage

145
Architecture des ordinateurs 145
 Exemple1 : déroulement de l’instruction d’addition en mode
immédiat ACC(ACC)+ Valeur

 Phase 1 : ( rechercher l’instruction à traiter )


Mettre le contenu du CO dans le registre RAM RAM (CO)
 Commande de lecture à partir de la mémoire
Transfert du contenu du RIM dans le registre RI RI (RIM)
Analyse et décodage
 Phase 2 : (traitement )
Transfert de l ’opérande dans l’UAL UAL  (RI).ADR
Commande de l’exécution de l’opération ( addition )
 Phase 3 : ( passer à l’instruction suivante )
 CO  (CO )+ 1

146
Architecture des ordinateurs 146
 Exemple 2 : déroulement de l’instruction d’addition en mode direct
ACC(ACC)+ (ADR)

 Phase 1 : ( rechercher l’instruction à traiter )


Mettre le contenu du CO dans le registre RAM RAM (CO)
 Commande de lecture à partir de la mémoire
Transfert du contenu du RIM dans le registre RI RI (RIM)
Analyse et décodage
 Phase 2 : ( décodage et traitement )
Transfert de l’adresse de l ’opérande dans le RAM RAM (RI).ADR
Commande de lecture
Transfert du contenu du RIM vers l’UAL UAL (RIM)
Commande de l’exécution de l’opération ( addition )
 Phase 3 : ( passer à l’instruction suivante )
• CO  (CO )+ 1

147
Architecture des ordinateurs 147
 Exemple 3 : Déroulement de l’instruction d’addition en mode
indirect ACC(ACC)+ ((ADR))

 Phase 1 : ( rechercher l’instruction à traiter )


Mettre le contenu du CO dans le registre RAM RAM (CO)
 Commande de lecture à partir de la mémoire
Transfert du contenu du RIM dans le registre RI RI (RIM)
Analyse et décodage
 Phase 2 : ( décodage et traitement )
Transfert de l’adresse de l ’opérande dans le RAM  (RI).ADR
Commande de lecture /* récupérer l’adresse */
Transfert du contenu du RIM vers le RAM RAM(RIM)
Commande de lecture /* récupérer l’opérande */
Transfert du contenu du RIM vers l’UAL UAL  (RIM )
Commande de l’exécution de l’opération ( addition )
 Phase 3 : ( passer à l’instruction suivante )
CO  (CO )+ 1 148
Architecture des ordinateurs 148
IV. Le microprocesseur
IV.3 Exécution d’une instruction

 Le microprocesseur ne comprend que informations


binaires

 Chaque instruction est représentée par un code


différent

 Un cycle d’exécution s’effectue en 3 étapes :

1. Recherche de l’instruction
2. Décodage de l’instruction
3. Exécution de l’instruction

Architecture des ordinateurs 149


IV. Le microprocesseur

IV.1 Généralités
IV.2 Architecture de base
IV.3 Exécution d’une instruction
IV.4 Caractéristiques
IV.5 Langage de programmation

Architecture des ordinateurs 150


IV. Le microprocesseur
IV.4 Caractéristiques

 Fabricant
AMD – Intel – IBM – Motorola…

 Taille des données traitables


8 bits – 16 bits – 32 bits – 64 bits…

 Quantité de mémoire adressable


1Mo – 1Go – 64 Go – 64 To…

 Fréquence d’horloge
1 GHz – 2GHz…

Architecture des ordinateurs 151


IV. Le microprocesseur
IV.4 Caractéristiques

 Unité de traitement complémentaire


FPU (Floating Point Unit)
MultiMedia eXchange (MMX)
Mémoire cache…

 Jeux d’instructions
Ensemble des opérations élémentaires que le
microprocesseur pourra exécuter.

Architecture des ordinateurs 152


IV. Le microprocesseur
IV.4 Caractéristiques

 Jeux d’instructions

 Type d’instructions
 Codage des instructions
 Mode d’adressage
 Temps d’exécution

Architecture des ordinateurs 153


IV. Le microprocesseur

IV.1 Généralités
IV.2 Architecture de base
IV.3 Exécution d’une instruction
IV.4 Caractéristiques
IV.5 Langage de programmation

Architecture des ordinateurs 154


IV. Le microprocesseur
IV.5 Langage de programmation

Langage machine Langage compris par le


0101 0011 1111 0011
microprocesseur
assemblage
Langage assembleur Langage le plus proche du
lda, sta, cmp… langage machine
compilation
Permet de faire abstraction
Langage haut niveau
for, if…then, write…
du microprocesseur
Facilité de programmation

Architecture des ordinateurs 155


IV. Le microprocesseur
IV.5 Langage de programmation

 Exemple de langage

Code machine Assembleur


Langage C
(68HC11) (68HC11)

C6 64 LDAB #100
B6 00 LDAA #0 A=0 ;
1B ret ABA for ( i=1 ; i<101 ; i++)
5A DECB A=A+i ;
26 03 BNE ret

Architecture des ordinateurs 156


Architecture des ordinateurs 157
V. Performance d’un microprocesseur

V.1 Généralités
V.2 Amélioration des performances
V.3 Outils de mesure

Architecture des ordinateurs 158


V. Performance d’un microprocesseur
V.1 Généralités

 2 paramètres pour la mesure de performance :

 Temps d’exécution : temps écoulé entre le début et la


fin de l’exécution d’une tâche

 Quantité totale de travail exécuté dans un certains


intervalle de temps (troughput)

Architecture des ordinateurs 159


V. Performance d’un microprocesseur
V.1 Généralités

 Temps d’exécution dépend de 3 facteurs :


 Le nombre d’instructions exécutées (IC)
 Le nombre moyen de cycles d’horloge par instruction
lors de l’exécution d’un programme (CPI)
 La période d’horloge (T=1/F)

Temps = (nombre d’instructions) x (nombre de cycles


par instruction) x (période d’horloge)

Architecture des ordinateurs 160


V. Performance d’un microprocesseur
V.1 Généralités

IC × CPI 1
Temps = =
F performance

F
performance =
IC × CPI

 On définit aussi :

IC F (en MHz) Million d’Instructions


MIPS = = Par Seconde
temps CPI

Architecture des ordinateurs 161


V. Performance d’un microprocesseur
V.1 Généralités

 Exemple : Microprocesseur 50 MHz

Opération % op Nbre cycles


UAL 43 1
Chargement 21 2
Rangement 12 2
Branchement 14 2

CPI = 0.43 x 1 + (0.21 + 0.12 + 0.24) x 2 = 1.57 cpi


MIPS = F / CPI = 50 / 1.57 # 31.9 mips
Texe = n / MIPS = 31.4 n ns

Architecture des ordinateurs 162


V. Performance d’un microprocesseur
V.1 Généralités

 Gain de performance
performance après Temps avant
G perf = =
performance avant Temps après

 Portion améliorée 
Texenew = Texeold ×  1 - Portion améliorée  + 
 Gainportion 
 
 
Texeold  1 
G perf = =
Texenew  Portion améliorée 
  1 - Portion améliorée  + Gain 
 portion 
Architecture des ordinateurs 163
V. Performance d’un microprocesseur
V.1 Généralités

 Exemple :
On remplace un processeur dédié au traitement de l’image par un
processeur 5 fois plus rapide dans les applications de traitement
d’image.
Le processeur d’origine passait 75% de son temps à faire du
traitement d’image et et 25% à faire l’acquisition d’image.

Portion améliorée = 75% = 0.75


Gain portion = 5

1
G perf = = 2.5
0.75
 1 - 0.75  +
5
Architecture des ordinateurs 164
V. Performance d’un microprocesseur

V.1 Généralités
V.2 Amélioration des performances
V.3 Outils de mesure

Architecture des ordinateurs 165


V. Performance d’un microprocesseur
V.2 Amélioration des performances

 Pour augmenter les performances d’un


microprocesseur, on peut donc :
Augmenter la fréquence d’horloge
(limitation matérielle)
Améliorer l’organisation interne pour diminuer le CPI
(choix du jeu d’instruction et de l’architecture)
RISC ou CISC ?? Superscalaire, pipeline,
mémoire cache ??
Améliorer le compilateur
(diminution de IC ou du CPI)

Architecture des ordinateurs 166


V. Performance d’un microprocesseur
V.2 Amélioration des performances

 Notion d’architecture CISC


 Instructions complexes
 Accès mémoire réduit
 Réalisation de compilateurs plus facile

Mais
La taille des instructions est variable = difficile à
décoder
Augmentation de la complexité de la logique de
contrôle (micro-code)
Augmentation de FH plus difficile

Architecture des ordinateurs 167


V. Performance d’un microprocesseur
V.2 Amélioration des performances

 Notion d’architecture RISC


 80% des traitements de langage de haut niveau font
appel à seulement 20% du jeu d’instructions d’un
microprocesseur.
D’où
Instruction simple = 1 cycle d’horloge
Taille instruction fixe = décodage simple
Gain de surface pour la réalisation du up qui permet
d’augmenter :
Le nombre de registres
Le nombre d’unités de traitement
La fréquence d’horloge…

Architecture des ordinateurs 168


V. Performance d’un microprocesseur
V.2 Amélioration des performances

 Notion de Mémoire cache


 La mémoire principale n’est pas capable de délivrer les
informations aussi rapidement que le microprocesseur
est capable de les traiter
 Tps accès mémoire >>> Tps cycle up
 Apparition d’un goulot d’étranglement pour les
données

Solution : Disposer une mémoire très rapide entre la


mémoire principale et le microprocesseur

Architecture des ordinateurs 169


V. Performance d’un microprocesseur
V.2 Amélioration des performances

 Notion de cache mémoire : fonctionnement

1
up

mémoire
Unité de Unité de cache
traitement commande

= succès de cache

Architecture des ordinateurs 170


V. Performance d’un microprocesseur
V.2 Amélioration des performances

 Notion de cache mémoire : fonctionnement

1
up 2

mémoire
Unité de Unité de cache
traitement commande

3
4

= défaut de cache

Architecture des ordinateurs 171


V. Performance d’un microprocesseur
V.2 Amélioration des performances

 Notion d’architecture Pipeline

recherche recherche
décodage décodage

exécution exécution

Architecture des ordinateurs 172


V. Performance d’un microprocesseur
V.2 Amélioration des performances

 Notion d’architecture Superscalaire

Architecture des ordinateurs 173


V. Performance d’un microprocesseur
V.2 Amélioration des performances

 Architecture Dual Core

Architecture des ordinateurs 174


V. Performance d’un microprocesseur
V.2 Amélioration des performances

 Core 2 quadro

Architecture des ordinateurs 175


V. Performance d’un microprocesseur

V.1 Généralités
V.2 Amélioration des performances
V.3 Outils de mesure

Architecture des ordinateurs 176


V. Performance d’un microprocesseur
V.3 Outils de mesure

 Étalon de performance

 Permet de comparer les performances de différents


processeur (ou système)

 Beaucoup de Benchmark ne permettent de comparer


que des microprocesseurs ayant un même jeu
d’instructions

Architecture des ordinateurs 177


V. Performance d’un microprocesseur
V.3 Outils de mesure

 Benchmark PC

Architecture des ordinateurs 178


V. Performance d’un microprocesseur
V.3 Outils de mesure

 Standart Performance Evaluation Corporation


(SPEC) www.spec.org

 Pour comparer microprocesseur à jeu d’instructions


différent

 Evalue les performances :


Du microprocesseur
De la hiérarchie mémoire
Du compilateur

 Autre type de benchmark : graphique, réseau

Architecture des ordinateurs 179


V. Performance d’un microprocesseur
V.3 Outils de mesure

 SPEC : CPU 2006

 Donne un indice de vitesse (temps d’éxecution)

 Donne un indice de quantité de travail (troughput)

 Pour des calculs sur des entiers ou des réels

Architecture des ordinateurs 180


V. Performance d’un microprocesseur
V.3 Outils de mesure

 Exemple : Sisoft Sandra

Architecture des ordinateurs 181


V. Performance d’un microprocesseur
Evolution des microprocesseurs

Intel Processeur Date de Perform CPU Nb de Taille des Taille Cache dans le
mise en en MIPS fréquence Transistors registres mémoire CPU
service adressable
8086 1978 0.8 4,77Mhz 29 K 16 1 Mo None
8Mhz (20 bits)
80 286 1982 2.7 6 Mhz 134 K 16 16 Mo -
25 Mhz (24 bits)
386 DX 1985 6 16 Mhz 275 K 32 4 Go -
50 Mhz (32 bits)
486 DX 1989 20 25 Mhz 1,2 M 32 4 Go 8 Ko L1
120 Mhz (32 bits)
Pentium I & 1993 100 60 Mhz 3,1 M 32 4 Go 16 Ko L1
MMX 233 Mhz (32 bits)
Pentium Pro 1995 440 150 Mhz 5,5 M 32 64 Go 16 Ko L1
200 Mhz (36 bits) 256/512 Ko L2
Pentium II 1997 466 233 Mhz 7M 32 64 Go 32 Ko L1
450 Mhz (36 bits) 512Ko L2
Pentium III 1999 1000 400 Mhz 8,2 M 32 GP 64 Go 32 Ko L1
1,2 Ghz (36 bits) 512 Ko L2
Pentium IV 2001 3000 1,4 Ghz 12 M 32 GP 64 Go 32Ko L1
512 Ko L2
2005 9500 3.8 Ghz 169 M 64 256 To 2Mo L1
Pentium D 2005 17460 3.2 Ghz 230 M 64 256 To 32Ko L1
1Mo L2 / core

Architecture des ordinateurs 182


Architecture des ordinateurs 183
VI Les échanges de données

VI.1 Généralités
VI.2 Les techniques d’échange
VI.3 Les types de liaison

Architecture des ordinateurs 184


VI Les échanges de données
VI.1 Généralités

 L’interface d’E/S permet au microprocesseur de


communiquer avec le monde extérieur

 Exemple :
 Clavier entrée 0,01 ko/s
 Souris entrée 0,02 ko/s
 Disquette sortie 50 ko/s
 Imprimante sortie 100 ko/s
 CDROM E/S 500 ko/s
 Disque Dur E/S 5000 ko/s
 Ecran Sortie 30000 ko/s

Architecture des ordinateurs 185


VI Les échanges de données
VI.1 Généralités

 Le microprocesseur doit gérer des périphériques


 De différents rôles
 De différentes vitesses
 De langage différents

 Sous traitance de cette gestion à des contrôleurs

 Le dialogue microprocesseur/contrôleur se fera


selon:
 Un protocole particulier
 Une vitesse particulière

Architecture des ordinateurs 186


VI Les échanges de données

VI.1 Généralités
VI.2 Les techniques d’échange
VI.3 Les types de liaison

Architecture des ordinateurs 187


VI Les échanges de données
VI.2 Les techniques d’échange

 Différentes techniques d’échange


 Sans condition
le processeur ne vérifie pas que le périphérique est
disponible

 Mode programmé :
par scrutation
par interruption

 Mode par accès direct à la mémoire

Architecture des ordinateurs 188


VI Les échanges de données
VI.2 Les techniques d’échange

 Mode programmé : scrutation

Bus d ’adresses

Mémoire
Prêt
Mémoire PrêtInterface
?
Up
Up Principale Interface Interface
Interface
Principale
E/S
E/S E/S
E/S
Attente n°1
n°1 n°2
n°2

Bus de données
Attente

Architecture des ordinateurs 189


VI Les échanges de données
VI.2 Les techniques d’échange

 Mode programmé : scrutation

 Avantages :
Simplicité

 Inconvénients :
Le microprocesseur se retrouve souvent en phase
d’attente
L’initiative de l’échange de données est dépendante du
programme exécuté

Architecture des ordinateurs 190


VI Les échanges de données
VI.2 Les techniques d’échange

 Mode programmé : interruption

 Interruption : Principe
Suspendre un programme pour en exécuter un autre
Pouvoir le faire n’importe quand
Pouvoir revenir au programme interrompu et continuer
à faire ce que l’on était en train de faire

Architecture des ordinateurs 191


VI Les échanges de données
VI.2 Les techniques d’échange

 Mode programmé : interruption

Bus d ’adresses

Mémoire
Mémoire
Up
Up Principale Interface
Interface Interface
Interface
Principale
E/S
E/S E/S
E/S
n°1
n°1 n°2
n°2
INT
INT 1 INT 2

Bus de données

Architecture des ordinateurs 192


VI Les échanges de données
VI.2 Les techniques d’échange

 Mode programmé : interruption


 Les interruptions sont classées par ordre de priorité au
cas où plusieurs interviendraient en même temps

 Le programme principal et le programme


d’interruption vont utiliser les mêmes ressources
microprocesseur (registre, PC, etc…)
Nécessité de sauvegarder le contexte avant d’exécuter le
sous programme d’interruption
Nécessité de restituer le contexte à la fin du sous
programme d’interruption.

Architecture des ordinateurs 193


VI Les échanges de données
VI.2 Les techniques d’échange

Clavier

Souris
Disque dur

Carte réseau

Carte graphique

Wifi
USB

Architecture des ordinateurs 194


VI Les échanges de données
VI.2 Les techniques d’échange

Niveau
de priorité

Exécution
IRQ IRQ IRQ
modem souris imprimante

Architecture des ordinateurs 195


VI Les échanges de données
VI.2 Les techniques d’échange

 Mode programmé : interruption

 Avantages :
Le programme principal n’est interrompu que le temps
du transfert

 Inconvénients :
Besoin d’une architecture plus évoluée du
microprocesseur et du contrôleur

Architecture des ordinateurs 196


VI Les échanges de données
VI.2 Les techniques d’échange

 Mode d’accès direct à la mémoire (DMA)

 Permet le transfert de données entre l’interface E/S et


la mémoire sans passer par le microprocesseur

 Nécessité d’un circuit supplémentaire = Contrôleur de


DMA

Architecture des ordinateurs 197


VI Les échanges de données
VI.2 Les techniques d’échange

Bus d ’adresses

BUSRQ
Mémoire
Mémoire
Up
Up Contrôleur
Contrôleur Interface
Interface
Principale
Principale
DMA
DMA E/S
E/S
BUSACK

Requête DMA

Bus de données

Architecture des ordinateurs 198


VI Les échanges de données
VI.2 Les techniques d’échange

 Mode d’accès direct

 Avantages :
Transfert de données sans passer le microprocesseur
Le microprocesseur peut exécuter une autre tâche

 Inconvénients :
Le contrôleur DMA prend possession du bus = le
microprocesseur n’a plus accès à la mémoire

Architecture des ordinateurs 199


VI Les échanges de données

V.1 Généralités
V.2 Les techniques d’échange
V.3 Les types de liaison

Architecture des ordinateurs 200


VI Les échanges de données
VI.3 Les types de liaison

 Liaison parallèle

 Tous les bits d’un mot sont transmis en même temps


sur autant de fils que de bits à transmettre

Up
Up Interface
Interface Périphérique
Périphérique
E/S
E/S

Architecture des ordinateurs 201


VI Les échanges de données
VI.3 Les types de liaison

 Liaison série

 Tous les bits d’un mot sont transmis les uns à la suite
des autres sur un seul fil

Up
Up Interface
Interface Périphérique
Périphérique
E/S
E/S

Architecture des ordinateurs 202


VI Les échanges de données
VI.3 Les types de liaison

On caractérise une liaison par sa vitesse de transmission


ou débit (en bit/s)

 Liaison parallèle  Liaison série


 Faible distance  Longue distance

 Vitesse élevée  Vitesse peu importante

 Coût au m élevé  Coût plus faible

Architecture des ordinateurs 203


VI Les échanges de données
VI.3 Les types de liaison

 Exemple liaison parallèle : Bus GPIB


(General Purpose Interface Bus)

 Connu aussi sous le nom de HP-IB ou IEEE 488.

 Conçu par Hewlett Packard pour interfacer un


ordinateur à des instruments.

 1 à 8 Mo/s en norme High Speed


 20m maximum
 15 appareils maximum

Architecture des ordinateurs 204


VI Les échanges de données
VI.3 Les types de liaison

 Bus parallèle composé de 16 signaux :


 8 signaux de données
DIO1 à DIO8
 5 signaux de commande
EOI – IFC – ATN – REN – SRQ
 3 signaux de synchronisation
DAV – NRFD - NDAC

Architecture des ordinateurs 205


VI Les échanges de données
VI.3 Les types de liaison

 Exemple

NRFD

DIO1-8

DAV

NDAC

t0 t1 t2 t3 t4 t5

Architecture des ordinateurs 206


VI Les échanges de données
VI.3 Les types de liaison

 Exemple liaison série : port série

 On transmet des informations seulement lorsque c’est


nécessaire = liaison asynchrone

 Nécessité d’encadrer la transmission par un signal de


départ et un signal d’arrêt

 Pour que chaque élément communicant se comprenne,


il faut établir un protocole de communication

Architecture des ordinateurs 207


VI Les échanges de données
VI.3 Les types de liaison

 Exemple : transmission 1010 1100

ligne
Bit de Bit de
« start » « stop »

1 0 1 0 1 1 0 0

t
1
Ligne au repos = 1 =
vitesse
Architecture des ordinateurs 208
VI Les échanges de données
VI.3 Les types de liaison

 Paramètres d’un protocole de liaison série

 Longueur du mot transmis : 7 ou 8 bits

 Vitesse de transmission : détermine la fréquence


d’horloge : 110 bit/s à 128000 bit/s

 Bit de start : inverse état repos

Architecture des ordinateurs 209


VI Les échanges de données
VI.3 Les types de liaison

 Bit de stop : identique à l’état repos (parfois 1,5 ou 2


bits stop)

 Bit de parité : parfois le mot est suivi d’un bit de parité


servant à la détection d’erreur
 Parité paire : nbre total de bit est pair
 Parité impaire : nbre total de bit est impair

 La durée de transmission d’une donnée dépendra des


paramètres du protocole choisi

Architecture des ordinateurs 210


VI Les échanges de données
VI.3 Les types de liaison

1 bit start + 1 bit stop + 1 bit parité + 8 bit données


ligne = 11 bits à transmettre / données
11
D= s
vitesse

1 0 1 0 1 1 0 0

t
Parité paire

Parité impaire
Architecture des ordinateurs 211
VI Les échanges de données
VI.3 Les types de liaison

 Contrôle de flux d’une liaison série


 Permet d’envoyer des informations seulement lorsque
le récepteur est prêt

 Contrôle logiciel :
Lorsque le récepteur ne peut plus recevoir de données, il
émet une information sur la ligne série
L’émetteur doit toujours être à l’écoute avant d’émettre
une donnée

Architecture des ordinateurs 212


VI Les échanges de données
VI.3 Les types de liaison

 Contrôle de flux d’une liaison série

 Contrôle matériel :
Il faut rajouter des lignes de contrôle supplémentaire en
plus de la ligne de transmission.

Architecture des ordinateurs 213


Architecture des ordinateurs 214
VII Architecture d’un ordinateur

 Personal Computer :
 Unité centrale
 carte mère
 Microprocesseur
 Mémoire
 Carte graphique
 Périphérique interne de stockage
 Moniteur
 Périphériques
 clavier, souris, modem, etc…

Architecture des ordinateurs 215


VII Architecture d’un ordinateur

VII.1 Carte mère


VII.2 Microprocesseur
VII.3 Mémoire
VII.4 Périphérique interne de stockage
VII.5 Carte graphique
VII.6 Comparaison offre MIPE

Architecture des ordinateurs 216


VII Architecture d’un ordinateur
VII.1 Carte mère

 Caractéristiques
 chipset
 BIOS
 horloge
 Ports de connexion
 Socket

Architecture des ordinateurs 217


VII Architecture d’un ordinateur
VII.1 Carte mère

 Architecture

Bus processeur
Bus PCI-E x16
Pont Bus mémoire
Nord
Liaison pont
nord/pont sud
Bus IDE Bus PCI

Serial ATA
Pont Bus USB
Sud
Firewire AC’97

Port série LAN


Port parallèle
Interface floppy

Architecture des ordinateurs 218


VII Architecture d’un ordinateur
VII.1 Carte mère

Architecture des ordinateurs 219


VII Architecture d’un ordinateur

VII.1 Carte mère


VII.2 Microprocesseur
VII.3 Mémoire
VII.4 Périphérique interne de stockage
VII.5 Carte graphique
VII.6 Comparaison offre MIPE

Architecture des ordinateurs 220


VII Architecture d’un ordinateur
VII.2 Microprocesseur

Athlon 64 Athlon 64 Core 2 Duo Pentium 4 Core Duo


Référence
4000+ FX62 X6800 570 T2700
Fréquence 2400 MHz 2800 MHz 2933 MHz 3800 MHz 2330 MHz
Bus 266 MHz 200 MHz 166 MHz
200 MHz 400 MHz
processeur (QB) (QB) (QB)
Finesse
0.13um 0.09um 65 nm 0.09um 65 nm
gravure
Cache L1 128 ko 128 ko/core 64 ko 16 ko 64 ko/core
1024
Cache L2 1024 ko 1024 ko/core 2Mo 2048 ko
ko/core
Fréquence
2400 MHz 2800 MHz 2933 MHz 3800 MHz 2330 MHz
cache L2
Prix moyen 130 € 800 € 1000 € 600 € 660 €

Architecture des ordinateurs 221


VII Architecture d’un ordinateur
VII.2 Microprocesseur

 Performances

Architecture des ordinateurs 222


VII Architecture d’un ordinateur
VII.2 Microprocesseur

 Overcloking

Pentium M
1.6GHz
@2.13GHz
1

Architecture des ordinateurs 223


VII Architecture d’un ordinateur
VII.2 Microprocesseur

 Refroidissement

Heat Pipe Ventirad Kit Watercooling

Architecture des ordinateurs 224


VII Architecture d’un ordinateur

VII.1 Carte mère


VII.2 Microprocesseur
VII.3 Mémoire
VII.4 Périphérique interne de stockage
VII.5 Carte graphique
VII.6 Comparaison offre MIPE

Architecture des ordinateurs 225


VII Architecture d’un ordinateur
VII.3 Mémoire

 Rappels

Matrice Matrice Matrice


Mémoire Mémoire Mémoire
Buffer Buffer Buffer

SDR DDR DDR-II

Architecture des ordinateurs 226


VII Architecture d’un ordinateur
VII.3 Mémoire

 Différent type

Désignation Type FSB Vitesse B.P.


PC 100 SDR 100 MHz 100 MHz 0,8 Go/s
PC 2700 DDR 166 MHz 333 MHz 2,7 Go/s
PC 3200 DDR 200 MHz 400 MHz 3,2 Go/s
PC 4000 DDR 250 MHz 500 MHz 4 Go/s
PC 3200 DDR II 100 MHz 400 MHz 3,2 Go/s
PC 4200 DDR II 133 MHz 533 MHz 4,2 Go/s
PC 5300 DDR II 166 MHz 667 MHz 5,3 Go/s

Architecture des ordinateurs 227


VII Architecture d’un ordinateur

VII.1 Carte mère


VII.2 Microprocesseur
VII.3 Mémoire
VII.4 Périphérique interne de stockage
VII.5 Carte graphique
VII.6 Comparaison offre MIPE

Architecture des ordinateurs 228


VII Architecture d’un ordinateur
VII.4 Périphérique interne de stockage

 Le disque dur

 disque magnétique
 piste
 bloc
 secteur
 cylindre piste

secteur

cylindre

Architecture des ordinateurs 229


VII Architecture d’un ordinateur
VII.4 Périphérique interne de stockage

 Formatage :
 Organisation du disque en piste – bloc – secteur

 Défragmentation :
 Stockage de fichiers dans des blocs contigus

 Caractéristiques :
 Capacité
 Vitesse de rotation
 Temps d’accès
 Interface

Architecture des ordinateurs 230


VII Architecture d’un ordinateur
VII.4 Périphérique interne de stockage

 Disque dur flash

Architecture des ordinateurs 231


VII Architecture d’un ordinateur
VII.4 Périphérique interne de stockage

 Le CDROM
 cuvette = lumière
non réfléchie
 plat = lumière
réfléchie couche protection
 780 nm couche sensible
 ‘1’ codé par une transition polycarbonate

diode laser photodiode

Architecture des ordinateurs 232


VII Architecture d’un ordinateur
VII.4 Périphérique interne de stockage

 Le CDROM
 1 seule piste en spirale
 150 ko/s (1X) - 7200 ko/s (48x)

 Caractéristiques
 vitesse lecture / écriture
 interface

Architecture des ordinateurs 233


VII Architecture d’un ordinateur
VII.4 Périphérique interne de stockage

 Le DVDROM
 cuvette plus petite
 650 nm et 635 nm
 double couche

Architecture des ordinateurs 234


VII Architecture d’un ordinateur
VII.4 Périphérique interne de stockage

Type de support Capacité Nbre CD

CD 800 Mo 1

DVDRAM 2.6 Go 4

DVD -/+ RW simple


4.7 GO 6
face simple couche

DVD -/+ RW double


9.4 Go 12
face simple couche

DVD -/+ RW simple


8.5 Go 11
face double couche

DVD -/+ RW double


17 Go 22
face double couche

Architecture des ordinateurs 235


VII Architecture d’un ordinateur

VII.1 Carte mère


VII.2 Microprocesseur
VII.3 Mémoire
VII.4 Périphérique interne de stockage
VII.5 Carte graphique
VII.6 Comparaison offre MIPE

Architecture des ordinateurs 236


VII Architecture d’un ordinateur
VII.5 Carte graphique

 Carte graphique

BUS
Mémoire
GPU DVI
vidéo
PCIX

RAMDAC
CRT

Architecture des ordinateurs 237


VII Architecture d’un ordinateur
VII.5 Carte graphique

 Carte graphique : GPU

 placer les objets dans le repère et leur appliquer


Vertex
des transformations (translation, rotation, etc…) 
shader
 appliquer les effets de lumières sur chaque objet
 décomposer les objets en petits triangles puis en Setup
fragments Engine
 appliquer des textures et des effets sur les
fragments Pixel
 afficher les pixel résultants de l’association des Shader
fragments

Architecture des ordinateurs 238


VII Architecture d’un ordinateur
VII.5 Carte graphique

Architecture des ordinateurs 239


VII Architecture d’un ordinateur

VII.1 Carte mère


VII.2 Microprocesseur
VII.3 Mémoire
VII.4 Périphérique interne de stockage
VII.5 Carte graphique
VII.6 Comparaison offre MIPE

Architecture des ordinateurs 240


VII Architecture d’un ordinateur
VII.6 Comparaison offre MIPE

 Offre MIPE (MIcro Portable Etudiant)


 Poids ≤ 3kg
 WIFI
 Suite bureautique
 Autonomie ≥ 3h
 Lecteur DVD
 WIFI
 ≥ 2 prises USB
 Antivirus avec ≥ 6 mois de maj gratuite
 Garantie européenne ≥ 2ans

Architecture des ordinateurs 241


VII Architecture d’un ordinateur
VII.6 Comparaison offre MIPE

Lecteur Carte
Référence Processeur Mémoire Disque dur Ecran Poids Port E/S
Optique Vidéo
DELL Pentium M Intel 900
60 Go DVD+/-RW 15,4’’ Garantie 3 ansWIFI
Inspiron 1.6 GHz 512 Mo 128 Mo 3 kg 802.11g
4200 tr/min 8x – 4x – 2x 1280x800 Maj antivirus 15 mois
1300 649€ 2 Mo FSB 400 MHz partagé 3 USB…
HP Pavilion Core Duo GeForce WIFI
1 Go 100 Go DVD+/-RW Garantie 2 15,4’’
ans
DV5245EA 1.6 GHz 7400Go
+ lecteur carte
3 kg 802.11g
6 en 1 – maj antivirus 2 mois
FSB 533 MHz 5400 tr/min 8x – 4x – 2x 1280x800
949€ 1 Mo/core 128 Mo 3 USB…
EasyNote Core Duo Intel 945 WIFI
1 Go 100 Go DVD+/-RW Garantie 2 ans
15’’
MX45-003 1.6 GHz 128 Mo
+ webcam640x480 2,8 kg 802.11g
FSB 533 MHz 5400 tr/min 8x – 4x – 2x 1280x800– maj antivirus 6 mois
999€ 1 Mo/core partagé 3 USB…
DELL Core Duo Garantie 3 ans WIFI
1 Go 120 Go DVD+/-RW ATI X1400 17’’
Inspiron 2 GHz 3,5 kg 802.11g
FSB 667 MHz 5400 tr/min 8x – 4x – 2x 256 Mo 1440x900 Maj antivirus 15 mois
9400 1299€ 1 Mo/core 6 USB…
ASUS Turion X2 GeForce WIFI
2 Go 100 Go Garantie 2 ans
DVD+/-RW 15,4’’
Z92T 1.6 GHz
+–webcam
7600 GO
1,3Mp – maj antivirus
2,9 kg 802.11g
6 mois – sacoche - souris
512 ko/core FSB 400 MHz 5400 tr/min 8x 4x – 2x 1280x800
1299€ 256 Mo 4 USB…
Cybertek Core
Core2Duo
Duo 120 Go GeForce WIFI
Garantie 12Goans DVD+/-RW 15,4’’
Amilo M1451 2Ghz
2 GHz -
+ webcam 1,3Mp SATA carte
+ lecteur 150 + lecteur empreinte
7600+ GO
maj antivirus 24 mois2,9 kg
– sacoche 802.11g
-
FSB 667 MHz 8x – 4x – 2x 1280x800
1299€ 4Mo 1399€
1 Mo/core
souris 5400 tr/min 256 Mo 3 USB…

+ 1 PCMCIA – 1 firewire – Réseau 10/100 – Audio stéréo


Architecture des ordinateurs 242
Architecture des ordinateurs 243