Les Registres d’Etats

Mode de
dépassement
Le registre d’etat ST0 1: valeur limite
avant le
Résultat nul dépassement
Compteur de Dépassement
Retenue
dépassement

Bit de test
Décalage Résultat négatif (instruction Mode
TBIT) (extens
001 pas de ion de
decalage signe)
Le registre d’etat ST1 Mapping mode
Mode
d’adressage, 0:
Pointeur des Bit d’etat du signal XFS Par defaut 1 C28, 1: C27
(sampling frequency) Si 0, permutation entre M0 et M1, ,
registres
Stack : 0x000
auxiliaires Compatibilite
1:C28, 0C27

1: Alignement a
une adresse
paire du stack
pointer

Emplacement
des vecteurs de
priorités des Si 0: les
1:Mode Idle interruption Si 0: activation interruption
(execution d’un du mode masquable
ensemble Permet l’acces d’adressage activée
d’instruction aux registres Indique une stack
0: debug events
pour vider le protégés boucle en enabled,
pipeline, mise execution (apres 1: debug events
en attente) D2) desable