Vous êtes sur la page 1sur 25

Modélisation fonctionnelle

INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES

• Modèle structurel
– Identification et modélisation des fonctions principales des systèmes
– Identification et modélisation des médias de communications
– Identification des paramètres génériques du modèle structurel
Légende
Spécifications Fonction
système
E1 Sous Fonction
Modélisation F1 F2
Port de
fonctionnelle P1 SF1 P2 SF2 communication

Variable
Structurel
Évènement
Comportemental
V1
Algorithmique
E2
F5 F4 F3
SF1 SF2
P4 P3

V2

Arnaud Massiani 25/11/2005 1


Modélisation fonctionnelle
INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES

• Modèle comportemental
Légende
– Identification et modélisation du comportement des fonctions
– Identification des paramètres génériques du modèle Instant initial
comportemental
Op Opération
Spécifications
système
Boucle finie ou infinie
Init
Modélisation Condition d’activation
fonctionnelle

Règle de composition
Structurel
Action
Comportemental

Algorithmique Op1 Op2


F1
P1 P2

Agrandissement
Arnaud Massiani 25/11/2005 2
Modélisation fonctionnelle
INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES

• Modèle algorithmique
– Description des opérations (C, SystemC, VHDL)
– Prise en compte des paramètres génériques du modèle algorithmique

Spécifications
système Op i

Modélisation
fonctionnelle FFT Add

Structurel • Description gros grain des • Description grain fin des


opérations opérations
Comportemental – –
Simulation et validation de Simulation et validation de
Algorithmique l’algorithme l’algorithme
– Modèle fonctionnel indépendant – Connaissance de
de l’architecture cible l’architecture cible
– Codes complexes – Codes simples

 Utilisation d’une description fonctionnelle à gros grain pour


parcourir le flot de conception
Arnaud Massiani 25/11/2005 3
Modélisation fonctionnelle
INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES

• Simulation fonctionnelle
– Prise en compte des attributs
fonctionnels et des paramètres
génériques

Spécifications
système

Modélisation
fonctionnelle

Structurel

Comportemental

Algorithmique

Simulation
fonctionnelle

Virgule Virgule
flottante fixe

Arnaud Massiani 25/11/2005 4


Conception architecturale
INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES

• Modèle architectural
– Modélisation de l’architecture cible
Légende
– Détermination des attributs
Processeur
P
Software/Hardware
Spécifications DSP1 FPGA1 FPGA2
système
M Mémoires
Modélisation
fonctionnelle Nœud de
communication
M DSP2
Conception
architecturale

• Définition des attributs de l’architecture décrite


– Processeurs – Média de communication
• Temps de cycle • Temps d’émission, de réception
• Concurrence • Concurrence
– Mémoires • Capacité
• Temps de cycle • Type de média de communication

Arnaud Massiani 25/11/2005 5


Conception architecturale
INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES

• Répartition des fonctions sur les processeurs


– Répartition des opérations sur les différentes architectures cibles
– Prise en charge des médias de communications selon trois niveaux de raffinement
• Abstraction totale • Degré de concurrence et temps de transferts de données
• Instanciation des médias de communications

Spécifications
système

Modélisation
fonctionnelle

Conception
architecturale

Arnaud Massiani 25/11/2005 6


Conception architecturale
INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES

• Simulation conjointe
– Prise en compte des attributs fonctionnels et architecturaux
– Influence de la répartition des opérations
– Détermination de l’activité des architectures
Spécifications
système

Modélisation
fonctionnelle

Conception
architecturale

Arnaud Massiani 25/11/2005 7


Génération de codes pour cibles FPGA
INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES

• Génération de codes
– Génération des entités correspondant aux opérations du modèle fonctionnel
– Génération de la hiérarchie
– Génération des interfaces de communications
Spécifications
système

Modélisation
fonctionnelle

Conception
architecturale

Génération de codes
C VHDL
pour DSP Interfaces
pour FPGA

Arnaud Massiani 25/11/2005 8


Portage sur plate-forme hétérogène
INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES

• Génération automatique et implantation de deux systèmes


– Un émetteur MC-CDMA
• Description fonctionnelle réalisée à gros grain
• Instanciation d’IP VHDL développées au préalable
Spécifications
système

Modélisation
fonctionnelle

Conception
architecturale
• Avantages
– Complexité équivalente
Génération de codes
– Fréquences de fonctionnement quasiment identiques
C VHDL
pour DSP Interfaces
pour FPGA – Prise en compte des interfaces de communications
• Inconvénients
– Besoin d’un environnement dédié au développement
Portage sur plate-forme
hétérogène
des entités VHDL
– Valeur ajoutée restreinte
Arnaud Massiani 25/11/2005 9
Portage sur plate-forme hétérogène
INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES

• Génération automatique et implantation de deux systèmes


– Fonctions de l’émetteur MC-CDMA (QPSK et Étalement de spectre)
• Description fonctionnelle réalisée à grain plus fin
• Écriture des opérations élémentaires uniquement
Spécifications
système

Modélisation
fonctionnelle

Conception
architecturale • Avantages
– Complexité et fréquences de fonctionnement quasiment
Génération de codes identiques
C VHDL – Prise en compte des interfaces de communications
Interfaces
pour DSP pour FPGA
– Écriture de code C, SystemC et/ou VHDL réduit

• Inconvénients
Portage sur plate-forme – Prise en compte de l’architecture cible dans le modèle
hétérogène
fonctionnel
Arnaud Massiani 25/11/2005 10
PLAN
INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES

• Contexte de l’étude
• Présentation des systèmes étudiés
• Étude des contraintes d’implantation des systèmes étudiés
• Application de la méthodologie de conception MCSE
• Implantation des systèmes considérés
– Présentation de la carte de prototypage et de l’environnement de
test
– Résultats d’implantation du système MC-CDMA étudié
– Résultats d’implantation du système OSTBC/MC-CDMA étudié
• Conclusions et perspectives

Arnaud Massiani 25/11/2005 11


Description de la plate-forme de
INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES
prototypage Sundance
• Partie émission

• Partie réception

Arnaud Massiani 25/11/2005 12


Environnement de test
INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES

Station de travail
FPGA
Interface
Interface S S
Fichier binaire Host/Modem DSP D D CNA
TX
B Émetteur B

Connexion PCI

FPGA
Interface
Interface S S
Fichier binaire Host/Modem DSP D D CAN
RX
B Récepteur B

Connexion PCI

Arnaud Massiani 25/11/2005 13


Paramètres des Modems
INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES

Arnaud Massiani 25/11/2005 14


Représentation du signal MC-
INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES CDMA
• Signal temporel
– Attente paramétrable entre symboles
– 7 symboles par trame
• 1 symbole d’estimation – Attente paramétrable entre trames
• 6 symboles de données

• Configuration
PALMYRE
– Np=256
– Npu=192
– Lc=32

Arnaud Massiani 25/11/2005 15


Représentation du signal MC-CDMA
INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES

• Signal analogique en fréquence intermédiaire


– 20 MHz de bande
– FI à 30 MHz

• Atténuation des lobes


secondaires

• Images symétriques

Arnaud Massiani 25/11/2005 16


Débit théorique des systèmes par
INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES utilisateur
• Cas du système MC-CDMA :

Npu : Nombre de sous-porteuses utiles.


Np : Nombre de sous-porteuses.
m : Nombre de bits transmis par symboles complexes.
Lc : Longueur des codes d’étalement.
Ts : Durée du symbole OFDM.
Tg : Durée de l’intervalle de garde.
Fs : Fréquence de fonctionnement du système.
Configuration PALMYRE => Du  909 Kbit/sec

• Cas du système OSTBC/MC-CDMA :


– Codage OSTBC utilisé pour renforcer la robustesse du système global
– Débit théorique identique au système MC-CDMA

Arnaud Massiani 25/11/2005 17


Mesure de débit du système MC-CDMA
INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES

• Cas du système numérique en bande de base

• Cas du système analogique en fréquence intermédiaire

Arnaud Massiani 25/11/2005 18


Mesure de débit du système
INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES OSTBC/MC-CDMA
• Cas du système numérique en bande de base

MIMO SISO

 Baisse de débit due aux contraintes d’implantation des deux FFT sur
notre cible FPGA
 Mode paquet et non flot de données
Arnaud Massiani 25/11/2005 19
PLAN
INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES

• Contexte de l’étude
• Présentation des systèmes étudiés
• Étude des contraintes d’implantation des systèmes étudiés
• Application de la méthodologie de conception MCSE
• Implantation des systèmes étudiés
• Conclusions et perspectives
– Bilan des travaux présentés
– Perspectives de recherche

Arnaud Massiani 25/11/2005 20


Conclusion (I)
INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES

• Étude des modulations combinant l’étalement de spectre et les porteuses


multiples
– Analyse de la technique MC-CDMA

• Étude de l’extension de la technique MC-CDMA au cas des systèmes


MIMO
– Analyse de la technique OSTBC/MC-CDMA

• Optimisation de la mise en œuvre de systèmes MC-CDMA et OSTBC/MC-


CDMA
– Étude de la complexité de mise en œuvre en nombre d’opérations et en
occupation mémoire
– Étude du format de données en virgule fixe

• Optimisation de la technique de détection ORC

Arnaud Massiani 25/11/2005 21


Conclusion (II)
INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES

• Mise en œuvre de la méthodologie de conception MCSE


– Démarche de modélisation et de simulation
• Virgule flottante
• Virgule fixe
– Exploration architecturale
– Génération automatique et intégration de codes pour FPGA

• Mise en œuvre d’un système MC-CDMA paramétrable au sein d’une


architecture hétérogène
– Implantation sur DSP et FPGA
– Mesure de débit en numérique et en analogique
– Analyse des performances d’intégration

• Mise en œuvre d’un système OSTBC/MC-CDMA paramétrable au sein


d’une architecture hétérogène
– Implantation sur DSP et FPGA
– Mesure de débit en numérique
– Analyse des performances d’intégration
Arnaud Massiani 25/11/2005 22
Perspectives
INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES

• Extension de la conception du système MC-CDMA


– Ajouts des fonctions de synchronisation temporelle
• Extension de la conception du système OSTBC/MC-CDMA
– Ajouts des fonctions de passage en fréquence intermédiaire
– Ajouts des étages de conversions et de transmission analogique
• Intégrer les modems sur la plate-forme PALMYRE
– Assemblage avec la partie RF de l’ENST Bretagne

• Optimisation de la phase de génération de codes selon l’approche MCSE


– Développement de primitives adaptées pour DSP
– Étudier la génération de code VHDL pour un modèle fonctionnel à grain fin
– Identifier les points bloquants de la génération de code VHDL à partir d’un
modèle fonctionnel à gros grain
• Étudier les échanges possibles entre MCSE et Matlab/Simulink
– Profiter du flot de conception de MCSE
– Profiter de la souplesse de Matlab/Simulink

Arnaud Massiani 25/11/2005 23


INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES

Prototypage de Systèmes Haut Débit


combinant Étalement de Spectre,
Multi-porteuses et Multi-antennes

Arnaud MASSIANI

Soutenance de doctorat
Vendredi 25 Novembre 2005

UMR
6164 24
Complexité des systèmes
INSTITUT D’ÉLECTRONIQUE ET DE TÉLÉCOMMUNICATIONS DE RENNES

• Modem MC-CDMA en fréquence intermédiaire


Virtex2 XC2V2000 slices RAM Mult 18*18

Interface + Émetteur 45% 46% 42%

Émetteur 38% 42% 42%

Interface + Récepteur 51% 50% 57%

Récepteur 45% 44% 57%

• Modem OSTBC/MC-CDMA en bande de base numérique


Virtex2 XC2V2000 slices RAM Mult 18*18

Interface + Émetteur 52% 46% 32%

Émetteur 42% 35% 32%

Interface + Récepteur 52% 44% 60%

Récepteur 44% 32% 60%

Arnaud Massiani 25/11/2005 25

Vous aimerez peut-être aussi