Vous êtes sur la page 1sur 127

PLESIOCHRONOUS DIGITAL HIERARCHY

Enseignant A/ BACHA
1
HIERARCHIE NUMERIQUE PLESIOCHRONE

COMMUTATION/MULTIPLEXAGE

A A’

M D

B U M B’

C X U C

C O X O C’

M D M
D D’
M M

U U

X X
2
HIERARCHIE NUMERIQUE PLESIOCHRONE

COMMUTATION/MULTIPLEXAGE

A A’

M D

B U M B’

C X U C
C O X O C’

M D M
D D’
M M

U U

X X
3
HIERARCHIE NUMERIQUE PLESIOCHRONE

LA NORMALISATION

En matière de télécommunication, la normalisation est issue d’organismes divers. Du groupement de constructeurs aux organismes
internationaux, la normalisation couvre tous les domaines de la communication. D’une manière générale, la normalisation ne s’impose
pas, sauf celle émanant de l’ETSI ( Européen Télécommunication Standard Institute) qui normalise les réseaux publics et leurs moyens
d’accès en Europe.

LES PRINCIPAUX GROUPEMENTS DE CONSTRUCTEURS

ECMA (Européen Computer Manufactures Association) l’ECMA comprend aujourd’hui tous les grands constructeurs
mondiaux (IBM, NEC, UNISYS….)En matière de télécommunications, l’ECMA comprend deux comités: le TC23 pour
l’interconnexion des systèmes ouverts et le TC24 pour les protocoles de communication

EIA (Electronic Industries Association) connue,essentiellement,pour les recommandation RS232C…

LES PRINCIPAUX ORGANISMES NATIONAUX

AFNOR, Association Française de Normalisation


ANSI, American National Standard Institute
DIN, Deutsche Institut für Normung
BSI, British Standard Institute

4
HIERARCHIE NUMERIQUE PLESIOCHRONE

LA NORMALISATION

LES ORGANISMES INTERNATIONAUX

CEI, Commission Electrotechnique Internationale affiliée à l’ISO en est la branche électricité

ISO, International Sandardization Organization. L’ISO est organisée en Technical Committee(TC) environ 200, divisés en Sub-Committee
(SC),eux- même subdivisés en Working Groupe (WG).

UIT-T, Union Internationale des Télécommunication (CCITT, « Comité Consultatif International Téléphonique et Télégraphique », jusqu'en 1993) ,
publie des Recommandations. Celles-ci sont éditées tous les 4ans sous forme de recueils. Les domaines d’application sont identifiés par un
lettre
- V concerne les modems et les interfaces,
- T s’applique aux applications télématiques
- X concerne les réseaux de transmission de données….

5
HIERARCHIE NUMERIQUE PLESIOCHRONE

LE MODELE OSI

ARCHITECTURE :LES 7 COUCHES DE L’ISO :Recommandation ISO 7498 DE 1978

Modèle OSI Modèle OSI

Application Application

Présentation Présentation

Session Session

Transport Transport

Réseau Réseau

Couche trame
Liaison de données Liaison de données

Physique Physique

Support physique Support physique


Couche bit

6
HIERARCHIE NUMERIQUE PLESIOCHRONE

LES SIGNAUX ELECTRIQUES

LE SIGNAL ANALOGIQUE

Un signal analogique est un signal continu dans le temps

t
t

7
HIERARCHIE NUMERIQUE PLESIOCHRONE

LE SIGNAL ANALOGIQUE

CARACTERISTIQUE D’UN SIGNAL PERIODIQUE

Un signal périodique se caractérise par son amplitude, sa période et donc sa fréquence


Période – Fréquence d’un Signal analogique .

T
F = 5Hz

1 seconde

PERIODE D’UN SIGNAL ANALOGIQUE


La période d’un signal analogique c’est le temps T qui sépare deux valeurs d’amplitude égales après changement
d’alternance .

FREQENCE D'UN SIGNAL PERIODIQUE

La fréquence F d’un signal périodique est égale aux nombres de périodes en une seconde . 8
HIERARCHIE NUMERIQUE PLESIOCHRONE

LE SIGNAL NUMERIQUE

Un signal numérique est un signal à valeurs d’amplitude discrètes(2,4,…).

Signal numérique à 2 valeurs de tension : C’est un signal binaire . Chaque valeur est représentée par un bit ;
par exemple

1 1 1 1 1
+V

t
-V 0 0

Signal numérique à 4 valeurs de tension :

Soit les 4 valeurs de tension : V1, V2 , V3 et V4. Pour pouvoir représenter ces 4 valeurs il faut 2 bits par valeur
ou 2 = 4 soit V1 = 00 , V2 = 01 , V3 =10,V4 =11

00
V1

V2 01

10
V3
V4
11

9
HIERARCHIE NUMERIQUE PLESIOCHRONE
SIGNAL D’HORLOGE

Un signal d’horloge est un signal régulier généralement carre

Un signal d’horloge est en réalité un signal régulier bipolaire

10
HIERARCHIE NUMERIQUE PLESIOCHRONE

SIGNAL D’HORLOGE

CARACTERISTIQUES D’UN SIGNAL D’HORLOGE

T t

F = 4 Hz

1 seconde

Un signal d’horloge est caractérise par sa période T donc sa fréquence F et la durée  de ses impulsions .

PERIODE D’UN SIGNAL D’HORLOGE


La période d’un signal d’horloge est le temps qui sépare le début d’une impulsion du début de l’impulsion suivante.
Dans le signal ci-dessus il y a 4 période par seconde donc la fréquence de ce signal est de F = 4Hz

FREQENCE D'UN SIGNAL PERIODIQUE

La fréquence F d’un signal numérique périodique est égale aux nombres de périodes en une seconde .

RELATION FREQUENCE/PERIODE

1  1
F = T=
(Hz) T(s) F
11
HIERARCHIE NUMERIQUE PLESIOCHRONE

SIGNAL D’INFORMATION

Le signal d’information ou signal code source est un signal électrique à deux états représentant d’une
manière aléatoire les deux éléments binaires 0 et 1
Exemple : soit le signal d’information du mot PAR en code ASCII sur 7 bits La combinaison code du
mot PAR est : 101000010000011010010
Le signal d’information ne peut être déterminé qu’après avoir défini le signal d’horloge qui le pilote et
cela pour en déterminer la durée des bits .en effet la durée des bits est égale à la période du signal
d’horloge de commande.

Horloge

F = 12 Hz

1 seconde

1 1 1 1 1 1 1
Signal NRZ 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Débit = 12 bit/s

1 seconde

Un signal d’information est caractérisé par son débit ou vitesse de transmission exprimé en bits par
seconde (bits/s) et multiples .Kbit/s, Mbit/s, Gbit/s , Tbit/s (Kilo, Méga, Giga , Tera)

Le débit d’un signal d’information est égal au nombre d’éléments binaires (bit) émis en une seconde.

C'EST L'HORLOGE EMISSION QUI DETERMINE CE DEBIT.


12
HIERARCHIE NUMERIQUE PLESIOCHRONE

LES MODES DE TRANSMISSION

TRANSMISSION SYNCHRONE

Les bits sont émis au rythme de l’horloge locale de l’émetteur que nous supposons stable. L’horloge du récepteur
est supposée fonctionner à la même cadence ou fréquence (nombre d’instants significatifs par seconde identique).
Cependant, rien ne permet de garantir sa stabilité. La fréquence varie, on dit que l’horloge dérive. En admettant
que lors de la réception du premier bit, l’horloge du récepteur soit parfaitement calée sur l’horloge d’émission
(synchronisée), la dérive de l’oscillateur local du récepteur fait que quelques bits plus tard, l’instant significatif de
lecture est sur le bit suivant ou précédent selon le sens de la dérive. En admettant que l’instant d’interprétation
du signal reçu corresponde au front montant de l’horloge de réception, la dérive illustrée figure 3 (dérive positive :
l’horloge réception est inférieur à l’horloge émission ) et figure 3bis ( dérive négative : l’horloge réception est
supérieur à l’horloge émission ) montre que, du fait de cette dernière, des bits sont perdus ou répétés. Des erreurs
de transmission apparaissent .

13
HIERARCHIE NUMERIQUE PLESIOCHRONE

LES MODES DE TRANSMISSION

H(t)

Horloge
Émission

D(t)

Informations
Émises
t
H(t)

Horloge
Réception
t

Informations
Reçues

BITS PERDUS

Figure 3 :Horloge réception inférieur à horloge émission:


14
PERTE D’INFORMATION
HIERARCHIE NUMERIQUE PLESIOCHRONE

LES MODES DE TRANSMISSION

H(t)

Horloge
Emission
t

D(t)

Informations
Emises
t
H(t)
Horloge
Réception

t
D(t)
Informations
Reçues
t

BITS REPETES

Figure 3bis :Horloge réception supérieur à horloge émission: 15


HIERARCHIE NUMERIQUE PLESIOCHRONE

TRANSMISSION SYNCHRONE

Les bits sont émis sur la ligne à une certaine cadence. Cette cadence est définie par une horloge dite
horloge émission. Pour décoder correctement la suite de bits reçue, le récepteur doit examiner ce qui
lui arrive à une cadence identique à celle de l’émission des bits sur le support. Les horloges récepteur
et émetteur doivent «battre» en harmonie.

Horloge d’émission Horloge réception


SYNCHRONISATION

Il ne suffit pas que les horloges battent au même rythme, encore faut-il que les instants d’analyse des
niveaux électriques de la ligne soient les mêmes pour les deux éléments, ils sont dits en phase.
L’opération qui consiste à asservir l’horloge de réception sur celle d’émission s’appelle la
synchronisation des horloges émission réception.

16
HIERARCHIE NUMERIQUE PLESIOCHRONE

TRANSMISSION SYNCHRONE

Le signal de synchronisation peut être transmis sur un lien spécifique ou déduit du train binaire.
La première méthode plus complexe et plus onéreuse est utilisée par les opérateurs de
télécommunication pour transmettre la synchronisation aux différents éléments du réseau.

RESEAU

Horloge
Émission Réception

Horloge Horloge

17
HIERARCHIE NUMERIQUE PLESIOCHRONE

TRANSMISSION SYNCHRONE

En général, les équipements terminaux utilisent la seconde méthode, le signal d’horloge est extrait du
train numérique reçu pour piloter l’oscillateur local.

CIRCUIT DE RECUPERATION D’HORLOGE ET SYNCHRONISATION DE L4OSCILLATEUR LOCAL

Transformateu
r Point milieu T T

ET

C Circuit de mise en
Signal reçu forme
en code ligne
Tension T
Redresseur double R
de
alternance correction

Horloge
Circuit RC locale Signal
d’horloge
VCXO

18
HIERARCHIE NUMERIQUE PLESIOCHRONE

DEFAUTS ET LIMITATION DU SUPPORT DE TRANSMISSION

NOTION DE DECIBEL
Utilisé dans tous les domaines de la physique, le décibel est une unité logarithmique qui exprime le rapport d’une
grandeur A par rapport à une autre B prise comme référence.
La relation est de la forme:

A/B = 10 log (A/B en puissance)


(dB) 10

NIVEAU DE PUISSANCE ET ATTENUATION

Pe SUPPORT DE TRANSMISSION Ps

Le support de transmission introduit une atténuation


Att = 10 log (Ps / Pe) : Att valeur négative , Pe et Ps en unité de puissance
(3dB) 10
Le niveau de puissance à l’entrée et le niveau de puissance à la sortie s'exprime en dBm :
NPe = 10 log ( Pe / 1mW ) et NPs = 10 log (Ps / 1mW)
(dBm) 10 (dBm) 10

L’atténuation peut alors s’exprimer comme suit:


Att = NPs - NPe : Att valeur négative
(3dB) (dBm) (dBm)

19
HIERARCHIE NUMERIQUE PLESIOCHRONE

RAPPORT SIGNAL A BRUIT

A un signal utile transmis est généralement associé un signal bruit du a des phénomènes électriques ou
électromagnétique.
La qualité de transmission d’un signal s’exprime par le rapport signal utile à signal bruit : S/B qui doit être constant
sur toute la dynamique du signal. Ce rapport signal à bruit peut s’exprimer en grandeur réelle sans unité ou en dB.
Si S/B est en grandeur réelle alors S/B en dB est égal à :
S/B = 10 log (S/B )
(dB) 10

P (dBm)

Niveau de signal utile


S/B(dB)

Niveau de bruit

20
HIERARCHIE NUMERIQUE PLESIOCHRONE

BANDE PASSANTE
La bande passante d’un support de transmission est définie comme étant égale à la fréquence maximum moins la
fréquence minimale de la courbe de réponse atténuation / fréquence à -3dB.

Pmax

3dB
Pmax/2

F1 F2 F (Hz)

Bande passante à -3 dB : Bande passante a – 3dB

B = F2 – F1
(Hz) (Hz) (Hz)

Exemple la bande vocale : F1 = 300 Hz et F2 = 3400 Hz soit une bande passante de :


F2 - F1 = 300 Hz - 3400 Hz = 3100Hz

21
HIERARCHIE NUMERIQUE PLESIOCHRONE

RAPIDITE DE MODULATION

CRITERE DE NYQUIST
Il existe une relation étroite entre le nombre maximale de symbole qu’un canal peut admettre par unité de temps et la
bande passante de celui-ci.
Soit Rmax le nombre maximal de temps élémentaire par unité de temps ( nombre d’états ), et BP la bande passante
du canal , on obtient la relation dite critère de NYQUIST:

Rmax ≤ 2.BP (Hz)


(Baud)

Ou Rmax est le nombre maximal d’états par unité de temps qu’un canal peut supporter, et est appelé rapidité de
modulation ou vitesse de signalisation sur le canal de transmission.
La rapidité de modulation s’exprime en Baud.

Exemple: rapidité de modulation pour la bande passante vocale BP = 300 – 3400 = 3100Hz.
La rapidité de modulation R = 2.BP = 2..3100 = 6200Baud.

22
HIERARCHIE NUMERIQUE PLESIOCHRONE

DEFAUTS ET LIMITATION DU SUPPORT DE TRANSMISSION

CAPACITE ( DEBIT ) D’UN CANAL DE TRANSMISSION

Théorème de SHANNON ( Claude )


La capacité d’un canal exprimée en bit/s est égale au logarithme à base 2 de la valence du signal émis en ligne
que multiplie 2 fois la bade passante.

C = 2BP. Log (V) V étant la valence du signal c’est-à-dire le nombre d’état du signal.
(bit/s) (2)

SHANNON a montré , en reprenant les travaux de NYQUIST , qu’en milieu perturbé, le nombre maximal d’états ou
valence est donné par la relation

V =  1 + S/B
La capacité d’un canal exprimée en bit/s est égale au logarithme à base 2 de la racine carrée de 1 plus le rapport
signal à bruit que multiplie 2 fois la bade passante.

C = 2BP. Log 1 + S/B S/B exprimé en grandeur réelle soit:


(bit/s) (2)
1/(2)
C = 2BP.log ( 1 + S/B ) = BP.log ( 1+ S/B )
(bit/s) (2) (2)

23
HIERARCHIE NUMERIQUE PLESIOCHRONE
INTRODUCTION A LA TECHNOLOGIE PDH
On a vu, à partir des années 1960, le remplacement progressif des réseaux analogiques à multiplexage fréquentiel par
des réseaux à modulation par impulsions codées MIC ou PCM (Pulse Code Modulation) qui permettent l’utilisation
multiple d’une même ligne par multiplexage numérique temporel. Le signal téléphonique est alors échantillonné à une
fréquence de 8 kHz,
puis numérisé et codé sur 8 bits avant d’être transmis à un débit de 64 kbit/s. Le débit de transmission résultant, dit
débit primaire, est de 2048 kbits/s lorsque 30 canaux de communications sont ainsi multiplexés. Cependant, la
demande toujours plus importante de bande passante a nécessité l’introduction de niveaux de multiplexage
supplémentaires et ce a partir des années 1970, ce qui a conduit à la définition de la hiérarchie numérique
plésiochrone PDH (Plesiochronous Digital Hierarchy).

Interfaces normalisées :

En Europe : 2 Mbit/s, 8 Mbit/s, 34 Mbit/s, 140 Mbit/s, (565 Mbit/s non normalise )
Aux USA : 1.5 Mbit/s , 6 Mbit/s, 45 Mbit/s, 91 Mbit/s, 274Mbit/s
Au Japan : 1.5 Mbit/s, 6 Mbit/s, 32 Mbit/s, 97 Mbit/s

Limitations de la PDH
La technique de multiplexage est complexe en raison du plésiochronisme des sources.
La trame PDH ne contient pas d’octets réservés à l'exploitation.
Pas de gestion standardisée.
Pas de synchronisation aux nœuds de transit.

LES HIERARCHIES PDH EUROPEENNE

Ordre nombre de voies débits binaire désignation

1 30 2048kbits/s 2Mbits/s
2 120 8448kbits/s 8Mbits/s
3 480 34368kbits/s 34Mbits/s
4 1920 139264kbits/s 140Mbits/s
5 7680 564990kbits/s 565Mbits/s
24
HIERARCHIE NUMERIQUE PLESIOCHRONE

STRUCTURE DE LA HIERARCHIE DE MULTIPLEXAGE PDH

2
MUX
Ordre 1 1
MUX
30 2 Ordre 2
3 1
30 Voies analogique
4
Ou Voies de données 2 MUX
Ordre 3
3 1
4 canaux E1 a 2,048Mbit/s
30 voies numériques par 4 2
MUX
canal Ordre4
3
4 canaux E2 a 8,448Mbit/s
4
120 voies numériques
par canal
4 canaux E3 a 34,368Mbit/s 1 canal E4 a 139,264Mbit/s
480 voies numériques par 1920 voies numériques
canal

25
HIERARCHIE NUMERIQUE PLESIOCHRONE
MODULATION PAR IMPULSIONS CODEES  

CHAINE EMISSION  

Base de temps
Filtre Codeur émission
Voie Jonction
passe- Porte Logaritmique Code
audio HDB3 a
bande d’échantillonnag Formation de la
trame a 2Mbit/s 2Mbit/s HDB3
300- e
3400Hz
200-20000Hz

MODULATION PAR IMPULSIONS CODEES  

FILTRAGE   
Si les fréquences vocales vont de 200Hz a 20 000z, le CCITT lui normalise la bande vocale a 300 – 3400Hz.

Avant l'échantillonnage, le signal BF traverse donc un filtre qui limite la fréquence maximum du signal à 3400Hz
Amplitude

0 300 Hz 3400Hz Fréquence

26
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

ECHANTILLONNAGE
L'échantillonnage est, après le filtrage, une opération effectuée sur le signal à transmettre en vue de
réaliser la conversion "analogique / numérique".
Il consiste à substituer, au signal d'origine continu dans le temps , une suite de valeurs instantanées
prélevées sur le signal et régulièrement espacées dans le temps.
A la réception, pour retrouver le signal original, on filtre les échantillons par un filtre "passe-bande" 300 -
3400Hz.
Le théorème de Shannon montre qu'on ne peut pas reconstituer correctement le signal original si la
fréquence d'échantillonnage n'est pas supérieure ou égale à 2 fois la fréquence supérieure de la bande à
transmettre.
Pour la trame MIC la fréquence d'échantillonnage Fe est donc de 8000 Hz. Fe ≥ 2 Fmax

. Impulsions Modulées en Amplitude (IMA) ou


Puls Amplitude Modulation (PAM)
A
Porte d’echantillonnage

Signal modulant
Horloge d’echantillonnage 27
HIERARCHIE NUMERIQUE PLESIOCHRONE
MODULATION PAR IMPULSIONS CODEES  

FILTRAGE/ECHANTILLONNAGE
Codeur
Echantillonneur

Filtre passe bas Fe Cm

Reset

Mémoire analogique
d’entrée

LA QUANTIFICATION

la quantification consiste a partager la dynamique du signal analogique, entre + Vmax et - V max , en un


certain nombre de niveau de tension. On fait correspondre à la suite d’amplitudes des échantillons une suite
discrète et finie d’amplitudes étalons appelées :plages de quantification ou échelons
Le nombre de niveaux est limité, il dépend de la capacité des mots codes. Pour un codage de 8 bits le nombre
de niveaux de tension est 256. Il n’y a pas une opération quantification proprement dite. C’est la loi de codage
qui définit le type de quantification.

28
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

QUANTIFICATION -CODAGE

Vmax

5E
1101

4E
1100

3E
1011
2E
1010
E
1001

0
0001
-E
0010
-2E
0011
-3E
0100
-4E
0101
-5E 29
HIERARCHIE NUMERIQUE PLESIOCHRONE
MODULATION PAR IMPULSIONS CODEES  

LOIS DE QUANTIFICATION

A un échantillon donné on lui fait correspondre un mot binaire représentant la moitié de


l’échelon.
Ceci permet de diminuer le bruit de quantification.

Erreur de quantification
+3E

5E/2 Moitié de l’échelon

+2E

3E/2

+E

E/2

RAPPORT SIGNAL /BRUIT


Le rapport S/B est égal au rapport de la valeur de l’échantillon Ve sur la moitie de l’échelon
S Ve
=
B E/2

Il est possible de maintenir le rapport S/B à une valeur constante en modulant la taille des échelons en fonction de
la valeur absolue de l’échantillon .
 La loi qui permet d’obtenir ce résultat est appelée loi de Compression. La loi de compression utilisée par les
Européens est une fonction logarithmique .
30
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

QUANTIFICATION LOGARITMIQUE / COURBE APPROCHEE PAR SEGEMENTS


La courbe logarithmique est approchée par 13 segments de droite

Chaque segment représente une plage de quantification.

La largeur des plages double d'un segment à l’autre.

Chaque plage est divisée en 16 niveaux de quantification.

Pour l'ensemble des niveaux (positifs et négatifs) on dispose de 16 segments soit au total

256 niveaux de quantification.

31
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  


QUANTIFICATION LOGARITMIQUE / COURBE APPROCHEE PAR SEGEMENTS

128
111
112
110

96
101
courbe approchée par 13 segments de
80 droites
100

64
011

48
010

32
001
Partie linéaire
16
000

Ve
Vmax/8 Vmax/4 Vmax/2 Vmax

Vmax/16
Vmax/32
Vmax/64 32
Vmax/128
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  


CODAGE

L’opération de codage consiste à faire correspondre à chaque échantillon un mot code de 8 bits

selon la quantification logarithmique.

CONSTITUTION DU MOT CODE

S A B C W X Y Z

Le bit S est le bit de signe ( "1" pour tension positive, « 0 » pour tension négative )

Les bits A, B, C représente le numéro de segment de droite

Les bits W, X, Y, Z indiquent le numéro d’échelon dans la plage, un échelon parmi 16 sur le segment de droite
considéré.

Le mot 1 1 0 0 1 0 1 0 représente le code d’une impulsion positive de l’échelon 10 du segment 4.

33
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

PRINCIPE D’UN CODEUR LOGARITMIQUE

Entrée
codeur

Injecteurs de
C: Mémoire courant
analogique RAZ
Echantillon RAZ

Logique de
commande
Comparateur
de tension

Sortie
Registre à décalage codeur
série/série
Horloge émission
2,048Mhz
1 0 0 1 1 1 0 1
Mot binaire de 8 bits
34
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

BASE DE TEMPS EMISSION

8Khz 4Khz
64Khz Horloge MVT
64Khz : 8 8:2
2048Kz : 32

Horloge d’échantillonnage

Horloge IT

2048Khz
Horloge Bit

35
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

MULTIPLEXAGE / LA TRAME A 2MBIT/S

Dans les systèmes européens la trame est divisée en 32 intervalles de même durée égale à 3,9s
et de même capacité 8 bits.

30 IT sont affectes aux voies téléphoniques ou de données:


IT1 à IT15 pour les vois téléphoniques ou de données 1 à 15
IT17 à IT31 pour les voies téléphoniques ou de données 16 à 30

2 IT sont réserves aux voies de signalisation et de synchronisation


IT0 pour la synchronisation (alignement) de la trame
IT16 pour la signalisation des voies téléphoniques

LA TRAME 2,048MBIT/S

IT IT IT IT IT IT IT
----- -----
0 1 2 15 16 17 31

Capacité totale de la trame 256 bits


Durée de la trame 125s

36
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

MULTIPLEXAGE DES 30 VOIES AUDIO: FORMATION DE LA TRAME A 2MBIT/S

Deux techniques de multiplexage, pour la formation de la trame à 2 Mbit/s sont utilisées:


Le multiplexage analogique ou le multiplexage numérique.
LE MULTIPLEXAGE ANALOGIQUE.
Dans ce type de multiplexage on utilise un seul codeur pour les 30 voies audio. Il est donc nécessaire d’aligner
les 30 échantillons, de la voie une à la voie trente avant de les coder.
Dans ce type de multiplexage, la fréquence d’échantillonnage est décodée de sorte qu’elle permette l’alignement
des différents échantillons. Les impulsions sont décalées de 3,9s de la 1ère à 30ème porte d’échantillonnage.

« 3,9s »
Fe pour la voie 1 I1 I2 I4
I3 I5

125s t

Fe pour la voie 2 « 3,9s »

I1 I2 I3 I4 I5

125s t

« 3,9s »
Fe pour la voies 30
I1 I2 I3 I4

125s t
I1: 1ère impulsion, I2: 2ème impulsion…
38
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

MULTIPLEXAGE DES 30 VOIES AUDIO: FORMATION DE LA TRAME A 2MBIT/S

LE MULTIPLEXAGE ANALOGIQUE.

« 3,9s »
Fe de 8Khzpour la voie 1
I1 I2
V2 V1
125s f
e1 e1 Débit: 2,048Mbit/s
Voie1 e1 V30
e2
125s e1 Codeur
Porte unique IT30 IT2 IT1
échantillonnage
« 3,9s »
Fe de 8Khzpour la voie 1 Vers base de temps émission
I1 I2

125s f
Hem 2,048Mhz

e1 e2
Voie2
125s
Porte
échantillonnage

« 3,9s »
Fe de 8Khzpour la voie 1
I1
I2

125s
f
Voie30 e2
e1 125s
Porte
échantillonnage
39
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

MULTIPLEXAGE DES 30 VOIES AUDIO: FORMATION DE LA TRAME A 2MBIT/S

LE MULTIPLEXAGE NUMERIQUE.
Dans ce type de multiplexage le codage est monovoie, on utilise un codeur pour chaque voie audio. L’alignement
se fait au niveau des octets représentant les différents échantillons. L’horloge Fe est distribuée en parallèle sur
les 30 portes d’échantillonnage.

Fe pour la voie 1 « 3,9s »

125s
Fe pour la voie 2 « 3,9s »
t

125s

« 3,9s »

Fe pour la voies 30
125s

39
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

MULTIPLEXAGE DES 30 VOIES AUDIO: FORMATION DE LA TRAME A 2MBIT/S

LE MULTIPLEXAGE NUMERIQUE

« 3,9s » Hem 2,048Mhz


I1 I2
Fe de 8Khzpour la voie 1

125s f
Voie1 e1 e2 M
125s U
Porte
échantillonnage L
« 3,9s »
Codeur V 1 T
Fe de 8Khzpour la voie 1 I1 I2
I
125s f P
L Débit: 2,048Mbit/s
e1 e2
Voie2 E IT30 IT2 IT1
125s
Porte X Vers base de temps émission
échantillonnage
Codeur V 2 E
« 3,9s »
Fe de 8Khzpour la voie 1 I1
U
125s I2
R
f
Voie30 e2
e1 125s
Porte
échantillonnage
Codeur V 30
40
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

BASE DE TEMPS EMISSION

:2 :8 :32 :4

Hem 2,048Mhz 8,192Mhz

Fe 8Khz
Hem 2,048Mhz Vers J HDB3 A
H IT 64Khz Décodage horloges 2Mbit/s émission
Vers porte échant
Et codeur

De S-E Base de temps réception


HMVT 4Khz
Elaboration bits MVT, A et R
Hem 2,048Mhz
IT0 P IT0 IMP
IT VOIES Multiplexeur Multiplexeur
final
D’ IT de voies
Formation de TRAME A
signalisation
De carte de voies de

IT1 à IT15 puis la trame 2,048MBIT/S


Vers J HDB3 à
2,048Mbit/s émission
IT17 à IT31

IT16 signalisation

41
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

ORGANISATION DE LA TRAME

R 0 0 1 1 0 1 1 Trames paires (0, 2, 4, . . .)

R 1 A E R 1 R R Trames impaires (1, 3, 5, . . .)

Info voie 30

IT IT IT IT IT IT IT
----- -----
0 1 2 15 16 17 31

Info voie 1

0 0 0 0 R A R R Trame "0"
S A B C W X Y Z

N° de N°d’échelon dans
±
segment le segment S1n S2n 0 1 S1n+15 S2n+15 0 1 Trames "n"

42
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

INTERVALLES DE TEMPS 0

L'IT0 possède 2 configurations particulières suivant que la trame est paire ou impaire

IT0 des trames paires ( 0 , 2 , 4 ... )

IT0 de des trames impaires ( 1 , 3 , 5... )

INTERVAL DE TEMPS 0 PAIRE : c‘est le mot de verrouillage de trame à 2,048Mbit/s (MVT)

RI 1 0 0 1 1 0 1 1

Mot de Verrouillage Trame : MVT

Le bit n°1 (RI1) est la Réserve Internationale n°1, il est mis à "1" si la réserve n'est pas utilisée.
Les bits n°2 à 8 forment le mot de Verrouillage de Trame (MVT)

43
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

INTERVAL DE TEMPS 0 IMPAIRE

RI 2 1 A E RN 1 RN RN

Le bit n°1 ( RI2 ), Réserve Internationale 2, est à "1" si réserve non utilisée.
Les bits n°2 et 6 sont fixés à "1" pour éviter toute ressemblance avec le MVT.
Le bit n°3 est utilisé pour le retour alarme en cas de perte de MVT , MVT Distant : "0" pas d'alarme.
Le bit n°4 est utilisé pour alarme taux d'erreur : "0" signifie taux d’erreur inférieur à 10-3
Les bits ( RN ), Réserve Nationale sont à "1" si réserve non utilisée.

44
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

LA MULTITRAME DE SIGNALISATION

L’intervalle de temps 16 est réservé a la signalisation des voies téléphoniques. On utilise un IT16 pour signaler 2
voies téléphoniques, en ajoutant un IT16 pour la synchronisation de la signalisation ,on a besoin de 16 trames,
de la trame 0 a la trame 15, pour assurer la signalisation.
Ces 16 trames constituent une multi trame.
La durée de la multi trame est 125s x 16 = 2ms

ORGANISATION DE LA MULTITRAME

INTERVAL DE TEMPS 16

0 0 0 0 RI 3 A R R

MVMT

Les bits n°1 à 4 forment le mot de Verrouillage Multi trame ( MVMT )


Le bit n°5, Réserve Internationale n°3
Le bit n°6 est utilisé pour retour alarme en cas de perte de MVMT à la station distante : "0" pas
d'alarme.
Les bits n° 7 et 8 sont en réserve: « 1 » si réserve non utilisée
45
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

ORGANISATION DE LA MULTITRAME

INTERVAL DE TEMPS 16 DE TRAME 1 A TRAME 15

Bit 1 Bit 8

Sn 0 0 1 Sn+15 0 0 1

Les bits n°1 et 2 forment la signalisation de la voie n ( 1 ou 2 bits )


Le bit n°4 est fixé à "1" pour éviter toute ressemblance avec le MVMT
Les bits n°5 et 6 forment la signalisation de la voie n+15
Les bits n° 7 et 8 sont en réserve ( fixés respectivement à "0" et "1" )

DEBIT BINAIRE D’UN SYSTEME MIC (PCM)

Le débit binaire pour un système MIC est exprimé par la relation D = Fe . N .m
(bit/s)

D = 8000. 8.32= 2,048Mb/s

46

10-96
HIERARCHIE NUMERIQUE PLESIOCHRONE
MODULATION PAR IMPULSIONS CODEES  

ORGANISATION DE LA MULTITRAME: LES IT16 DE LA TRAME 0 A LA TRAME15


Bit 1 Bit 8
Trame 0 0 0 0 0 RI3 A R R

Trame 1 S1 0 0 1 S16 0 0 1
Trame 2 S2 0 0 1 S17 0 0 1
Trame 3 S3 0 0 1 S18 0 0 1
Trame 4 S4 0 0 1 S19 0 0 1

Trame 5 S5 0 0 1 S20 0 0 1

Trame 6 S6 0 0 1 S21 0 0 1
Trame 7 S7 0 0 1 S22 0 0 1
Trame 8 S8 0 0 1 S23 0 0 1

Trame 9 S9 0 0 1 S24 0 0 1
Trame 10 S10 0 0 1 S25 0 0 1
Trame 11 S11 0 0 1 S26 0 0 1
Trame 12 S12 0 0 1 S27 0 0 1
Trame 13 S13 0 0 1 S28 0 0 1
Trame 14 S14 0 0 1 S29 0 0 1
Trame 15 S15 0 0 1 S30 0 0 1

47
Durée de la multi trame: 2ms
HIERARCHIE NUMERIQUE PLESIOCHRONE
MODULATION PAR IMPULSIONS CODEES  

LA SIGNALISATION TRON-RON
CHAINE EMISSION/RECEPTION
On utilise la jonction contra directionnelle à 64Kbit/s dans le cas de la transmission des voies de signalisation.
Dans le cas de cette jonction c’est le système 2Mbit/s qui fournie l’horloge 2,048Mhz à l’équipement de
signalisation aussi bien à l’émission qu’à la réception.

Base de temps
J signalisation
O émission IT16 de signalisation
CC de terre
N S1 0 0 1 S16 0 0 1 Base de
fe 500Hz Bit de sig à 64Kbit/s
C Fil TRON V1 temps
T Echant Hém 2,048Mhz émission à
E 2Mbit/s
CC de terre
U J. Contra H trame 8Khz
fe 500Hz Bit de sig à 64Kbit/s directionnelle
r
Dep
Fil TRON V16
64Kbit/s EM
Echant

Trame à 2Mbit/s
J
CC de terre
Bit de sig à 64Kbit/s J. Contra Hrec 2,048Mhz
O Fil RON V1
N
directionnelle
C CC de terre 64Kbit/s REC H trame 8Khz Base de
temps
T
Fil RON V16 Bit de sig à 64Kbit/s
E
réception à
U
2Mbit/s
Base de temps
r
Arr signalisation
réception

48
HIERARCHIE NUMERIQUE PLESIOCHRONE
MODULATION PAR IMPULSIONS CODEES  

JONCTION CODIRECTIONNELLE A 64KBIT/S

On utilise la jonction codirectionnelle à 64Kbit/s dans le cas ou on veut transmettre des voies de données à la
place des voies audio.
Dans le cas de la jonction codirectionnelle le système 2Mbit/s travaille, à l’émission, avec l’horloge 2,048Mhz de
l’équipement des données. A la réception c’est l’équipement 2Mbit/s qui fournie l’horloge 2,048Mhz à
l’équipement de données.
Base de temps émission
à 2,048Mbit/s
Eqt de données
émission
J codirectionnelle IT de données à
64Kbit/s EM: 2,048Mbit/s
Données à 64Kbit/s signal bipolaire
Changement de
Horloge émission à 2,048Mhz débit de 64Kbit/s
à 2,048Mbit/s

Eqt de données
J codirectionnelle
réception
64Kbit/s Réc:
IT de données à
Données à 64Kbit/s signal bipolaire Changement de 2,048Mbit/s
débit de
2,048Mbit/s à
Horloge réception à 2,048Mhz
64Kbit/s Base de temps réception
à
2,048Mbit/s

49
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

TRANSCODAGE BINAIRE/HDB3

INTRODUCTION

Le signal obtenu après multiplexage est le signal NRZ , signal unipolaire 0V et +V.
Ce signal présente deux inconvénients majeurs pour la transmission :
D’une part le maximum de son énergie se situe a la fréquence zéro, il se comporte comme une composante
continue. Or l’entrée et la sortie de tout équipement se fait a travers des translateurs. La composante continue
ne traverse pas les translateurs.
D’autre part les longues suites de zéros que peut contenir le code source ne permettent plus la récupération de
l’horloge en réception ou au niveaux des répéteurs régénérateurs.
Pour lever ces deux contraintes on doit transcoder le code NRZ en un code de ligne tel le code HDB3 ( Haute
Densité Binaire d’ordre 3 ).

50
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

TRANSCODAGE BINAIRE/HDB3

Code NRZ

Horloge

Signal
0 1 0 1 1 0
NRZ

Puissance

1/ 2/ f
51

Spectre de puissance du code NRZ


HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

TRANSCODAGE BINAIRE/HDB3

CODE BIPOLAIRE NRZ

Pour lever la contrainte de la composante continue il suffit de bipolariser le code NRZ. Mais le problème des
longues suite de zéros reste posé. D’où le code HDB3

Horloge

Code NRZ 1 1 1 0 0 1 1

Code NRZ bipolaire 1 1 0 0 1


1 1

Puissance

1/2 1/ 2/ f 52


Spectre de puissance du code NRZ bipolaire
HIERARCHIE NUMERIQUE PLESIOCHRONE
MODULATION PAR IMPULSIONS CODEES  

TRANSCODAGE BINAIRE/HDB3

CODE BIPOLAIRE RZ50%


Le code bipolaire RZ 50% est obtenue en mettant a zéro la deuxième moitie des bits à 1 du code NRZ bipolaire

Horloge

Code NRZ 1 1 1 0 0 1 1

Code NRZ bipolaire 1 1 0 0 1


1 1

Puissance

1/2 1/ 2/ f 53


Spectre de puissance du code NRZ bipolaire
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

TRANSCODAGE BINAIRE/HDB3

LE CODE HDB3

Le transcodage Binaire/HDB3 (Haute Densité Binaire d’ordre 3 ) consiste à transformer toute suite de quatre zéros
consécutifs, 0000,en une suite de 0001 ou 1001 sachant que le quatrième bit à 1 est un bit en violation de la
règle de bipolarité dit bit de viol et que le premier bit a 1 de la séquence 1001 est un bit qui respecte la règle de
bipolarité , c’est le bit de bourrage.

REGLE DE TRANSCODAGE HDB3

Si le nombre de « 1 » avant la séquence HDB3 ( 4 zéros consécutifs) est paire alors les 4 zéros sont convertis en:

0000  B00V

Si le nombre de « 1 » est impaire avant la séquence HDB3 alors les 4 zéros sont convertis en:

0000  000V

V Bit V Bit 1 émis a la place du 4ème zéro en violation de la règle de bipolarité

B Bit B bit de bourrage bit 1 émis a la place du 1er bit en respect de la règle de bipolarité

54
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

TRANSCODAGE HDB3

EXEMPLE DE TRANSCODAGE BINAIRE/HDB3

Hém

Signal 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0
NRZ

Signal
Bip RZ50% 0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0

1 1

Signal
0 1 0 0 0 0 1 0 0 1 0 0 0 V 0 0 1 0
HDB3 V

1 B V B V

55
HIERARCHIE NUMERIQUE PLESIOCHRONE
MODULATION PAR IMPULSIONS CODEES  

TRANSCODAGE BINAIRE/HDB3

CODE HDB3

Hém

Signal 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0
NRZ

Signal
0 1 0 0 0 0 1 0 0 1 0 0 0 V 0 0 1 0
HDB3 V

1 B V B V

56
Puissance
Spectre de puissance du code NRZ

Spectre de puissance du code HDB3

56
1/2 1/ 2/ f
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

CHAINE RECEPTION  

Base de temps
réception Filtre Voie
Jonction Décodeur
Code passe- audio
HDB3 a logaritmique
Démultiplexage bande
HDB3 2Mbit/s 300-
de la trame a
2Mbit/s 3400Hz
300-34000Hz

57
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

LA JONCTION HDEB3 A 6dB

La jonction HDB3 à 6 dB assure :


La récupération de l’horloge a 2,048Mz réception.
Le transcodage des trames a 2Mbit/s du code de ligne HDB3 au code binaire au même débit .

:
HREC 2,048Mhz Récupération Horloge
Réception 2,048Mhz HDB3
2Mbit/s
Réception
Temps
Base de
Vers

2,048Mhz
Binaire 2Mbit/s Transcodage
HDB3/ Binaire

REGLE DE TRANSCODAGE HDB3/BINAIRE

Si au moins deux zéros consécutifs sont suivis par un viol :


On génère 4 ZEROS

58
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

BASE DE TEMPS RECEPTION  

La base de temps réception assure les foncions suivantes :


Génération des horloges de travaille en réception a partir de l’horloge récupérée 2,048Mhz fournie par la
jonction HDB3 à 6 dB.
Analyse du mot de verrouillage et du bit alarme ( bit A ) .
Élaboration des alarmes VT et VTD ( Verrouillage de Trame Distant ).
Démultiplexage de la trame à 2 Mbit/s en IT au débit de 64Kbit/s

59
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

BASE DE TEMPS RECEPTION  

:2 :8 :32 Hréc 2,048Mhz De J HDB3 A 2Mbit/s


réception
Hréc 2,048Mhz

Binaire 2Mbit/s

H IT 64Khz Décodage horloges


Vers décodeur

IT VOIES Registre série


Démultiplexeur
parallèle
1
Trame à
2 D’ IT de voies:
2 Mbit/s
IT1 à IT15 puis
Reconnaissance du Perte et reprise
4Khz MVT du VT
IT17 à IT31
30
VT à
signalisation
Vers carte de voies de

2Mbit/s

Alarme
Vers S-E
Trame à 2 Mbit/s
VTD à 2Mbit/s
Détection AL Dist
Détection SIA
AL SIA
60
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

BASE DE TEMPS RECEPTION  AUDIO ET SIGNALISATION


ETUDE DES DIFERENTES ALARMES

ALARME VT (Verrouillage de Trame).


Critères de perte et de reprise du mot de verrouillage de trame IT0 paire.
Le mot de verrouillage de trame est considéré perdu si 3 VT consécutifs sont reçus erroné.
On reprend le mot de verrouillage si 3 VT consécutifs sont reçus corrects.

ALARME VTD (Verrouillage de Trame Distant).


La détection de cette alarme indique que le système distant est en perte de verrouillage de trame. Cette
information est reçue dans le bit 3 des IT0 impaires

ALARME SIA.
La détection d’un SIA (Signal Indication Alarm) ou AIS ( Alarme d’Indication de Signal), qui remplace le signal
d’information par un signal tout « 1 », nous informe qu’il a un problème en amont et que le système qui détecte
le SIA n’est pas en cause.
La trame est considérée comme un signal SIA si elle contient au plus 2 »0 ».

ALARME VMT (Verrouillage multi trame)


Cette alarme indique une perte de synchronisation de la signalisation.

ALARME VMTD (Verrouillage multi trame distant).


Même signification que VTD pour la signalisation bit 61
HIERARCHIE NUMERIQUE PLESIOCHRONE

MODULATION PAR IMPULSIONS CODEES  

DECODAGE LOGARITMIQUE

Le décodeur fonctionne sur le même principe que le codeur. Il permet de générer une valeur d’échantillon pour
chaque mot code de 8 bits.
LE FILTRE PASSE - BANDE

Pour récupérer le signal analogique continu dans le temps original il suffit de passer les échantillons ainsi
décodés dans un filtre passe bande 300  - 3400Hz

Filtre passe bas


300 – 3400Hz
PAM obtenus par décodage

Signal audio récupéré

62
HIERARCHIE NUMERIQUE PLESIOCHRONE

LE MULTIPLEXAGE TDM

Le multiplexage TDM (Time Division Multiplexing) ou MRT (Multiplexage par répartition dans le temps)
consiste à regrouper plusieurs canaux de communications à bas débits sur un seul canal à débit plus
élevé.
On retrouve ce type d’utilisation sur les canaux T1 aux États-unis qui regroupent par multiplexage
temporel 24 voies à 64kbit/s en une voie à 1,544 Mbit/s ou sur les canaux E1 en Europe qui regroupent
30 voies à 64kbit/s en une voie à 2,048 Mbit/s.
Les canaux T1 ou E1 peuvent être multiplexés entre eux pour former des canaux à plus hauts débits.

Les signaux plésiochrones : sont des signaux de même débit nominal avec une différence de phase quelconque .

Les signaux synchrones sont des signaux de même débit la différence de phase est nulle.
Les signaux plésiochrones ne peuvent être multiplexés qu’après synchronisation

63
HIERARCHIE NUMERIQUE PLESIOCHRONE

LES MODES DE TRANSMISSION

H(t)

Horloge
Émission

D(t)

Informations
Émises
t
H(t)

Horloge
Réception
t

Informations
Reçues

BITS PERDUS

Figure 3 :Horloge réception inférieur à horloge émission:


64
PERTE D’INFORMATION
HIERARCHIE NUMERIQUE PLESIOCHRONE

LES MODES DE TRANSMISSION

H(t)

Horloge
Emission
t

D(t)

Informations
Emises
t
H(t)
Horloge
Réception

t
D(t)
Informations
Reçues
t

BITS REPETES

Figure 3bis :Horloge réception supérieur à horloge émission: 65


HIERARCHIE NUMERIQUE PLESIOCHRONE

MULTIPLEXAGE DES SIGNAUX SYNCHRONES:

Le multiplexage en PDH se fait par entrelacement de bits.


Le temps bit ( Tb ) des signaux tributaires est partagé en quatre temps bit pour le signal résultant

Tb Tb
Tb
Tb/ 4
Signal 1

Tb/ 4

Signal 2

Tb/ 4

Signal 3

Signal 1 Tb/ 4

Signal résultant 66
HIERARCHIE NUMERIQUE PLESIOCHRONE

MULTIPLEXAGE DES SIGNAUX SYNCHRONES:

Le multiplexage en PDH se fait par entrelacement de bits.


Le temps bit ( Tb ) des signaux tributaires est partagé en quatre temps bit pour le signal résultant

Tb
Tb

Tb
Signal 1

Signal 2

Signal 3

Signal 1

Signal résultant
Tb/ 4 Tb/ 4 Tb/ 4 Tb/ 4
67
HIERARCHIE NUMERIQUE PLESIOCHRONE

MULTIPLEXAGE DES SIGNAUX SYNCHRONES:

EXEMPLE DE MULTIPLEXAGE 2 Mbit/s/ 8Mbit/s

H Multiplex : 8,448Mhz

H Tributaire : 2,112Mhz

T1

T2

MULTIPLEXEUR
T3
Train résultant à 8,448Mbit/s

T4

Trains tributaires synchrones à 2,112Mbit/s

68
HIERARCHIE NUMERIQUE PLESIOCHRONE

LA STRUCTURES DES TRAMES PDH

Le principe de multiplexage numérique de signaux plesiochrones après une synchronisation par la méthode
de justification positive demande une organisation particulière de la trame résultante, les structures de
trames ont donc été définies et normalisées pour chaque ordre hiérarchique

STRUCTURE DE LA TRAME D’ORDRE 2 A 8Mbit/s

La trame d’ordre 2 regroupe les informations provenant de 4 trains numériques d’ordre 1 synchrones et des
bits systématiques ( MVT et IJ ) au débit de 2,112Mbits/s. Elle est formée de 4 secteurs S 1 S2 S3 S4 contenant
les informations suivantes

SECTEUR1 = 212 BITS SECTEUR2 = 212 BITS SECTEUR 3 = 212 BITS SECTEUR 4 = 212 BITS
MVTAR V1V2V3V4… IJ1IJ2IJ3IJ4 V1V2V3V4… IJ1IJ2IJ3IJ4 V1V2V3V4… IJ1IJ2IJ3IJ4PJ1PJ2PJ3PJ4V1V2V3V4...

Sens de la transmission
Capacité totale de la trame 848 bits

Durée de la trame 100s

69
HIERARCHIE NUMERIQUE PLESIOCHRONE

LA STRUCTURES DES TRAMES PDH

STRUCTURE DE LA TRAME D’ORDRE 2 A 8Mbit/s

SECTEUR 1 
- le MVT occupe les 10 premiers bits de la trame
- les 2 bits suivant sont retour alarme A et le bit de réserve R
- les 200 derniers bits sont organisés en 50 mots de 4 bits. Chaque mot reçoit un bit
information V de chacun des 4 trains tributaires.

SECTEUR 2 ET SECTEUR3 
- les Indicateurs de Justification ( IJ ) concernant les 4 trains tributaires occupent
les 4 premiers bits.
- les 208 derniers bits sont organisés en 52 mots de 4 bits. Chaque mot reçoit un bit
information V de chacun des 4 trains tributaires.

SECTEUR 4 
- les Indicateurs de Justification ( IJ ) concernant les 4 trains tributaires occupent
les 4 premiers bits.
- les 4 bits suivants sont les bits de Position de Justification ( PJ ) bits répètes
éventuellement si non se sont des bits d information.
- Les 204 ou 208 bits restants sont organises en 51ou 52 mots de 4 bits Chaque mot
reçoit un bit information V de chacun des 4 trains tributaires.
.

70
HIERARCHIE NUMERIQUE PLESIOCHRONE

LA STRUCTURES DES TRAMES PDH

LES DIFFERENTES INFORMATIONS DE LA TRAME D’ORDRE 2 A 8Mbit/s

MVT  : Mot Verrouillage de Trame


Configuration du MVT :  1 1 1 1 0 1 0 0 0 0 , configuration generee au niveau de la base de temps et
envoyée au début de chaque trame .

En réception
l alignement des trames est considéré perdu si :
4 MVT consécutifs sont reçus erronés
l alignement des trames est considéré de nouveau correct si :
3 MVT consécutifs sont reçus corrects

Bit A  : Bit retour alarme, ce bit est mis a 1 dans les trames retour pour indiquer une perte d
alignement distant , il est mis a 0 dans le cas contraire.

Bit R  : Bit de réserve, ce bit est utilise pour faire un multiple de 4, pour une répartition correcte des
différents bits de la trame entre les 4 trains tributaires.

Les bits IJ  : Indicateurs de Justification , un bit IJ par train tributaire répète 3 fois (critère majoritaire ).
Si les bits IJ sont a <0> , les bits PJ sont des bits d information .
Si les bits IJ sont a <1> , les bits PJ sont des bits répètes , il y a lieu de les supprimer en réception .

Les bits V : Bits de Voies , ce sont les bits des trains tributaires synchrones après multiplexage
71
HIERARCHIE NUMERIQUE PLESIOCHRONE

LA STRUCTURES DES TRAMES PDH

LES FREQUENCE DANS LE MULTIPLEXAGE D’ORDRE 2 A 8Mbit/s

La fréquence nominale des trains tributaires est de 2,112Mhz.

La fréquence nominale du train résultant est de 8,448Mhz  253hz.

La capacité de la trame est de 848 bits.

La durée de la trame est de 100 s.

La fréquence trame est de 10Khz

La fréquence de synchronisation , CRL , des trains a 2Mbit/s est de 2,052Mhz

72
HIERARCHIE NUMERIQUE PLESIOCHRONE

LA STRUCTURES DES TRAMES PDH

STRUCTURE DE LA TRAME D’ORDRE 3 A 34Mbit/s

La trame d’ordre 3 regroupe les informations provenant de 4 trains numériques d’ordre 2 synchrones et des
bits systématiques ( MVT et IJ ) au débit de 8,592Mbits/s. Elle est formée de 4 secteurs S 1 S2 S3 S4 contenant
les informations suivantes

SECTEUR1 = 384 SECTEUR2 = 384 BITS SECTEUR 3 = 384 BITS SECTEUR4 = 384 BITS
BITS
IJ1IJ2IJ3IJ4 V1V2V3V4… IJ1IJ2IJ3IJ4 V1V2V3V4… J1IJ2IJ3IJ4PJ1PJ2PJ3PJ4V1V2V3V4...
MVTAR V1V2V3V4…
Sens de la transmission

Capacité totale de la trame 1536 bits

Durée de la trame 44,6s

73
HIERARCHIE NUMERIQUE PLESIOCHRONE

LA STRUCTURES DES TRAMES PDH

STRUCTURE DE LA TRAME D’ORDRE 3 A 34Mbit/s

SECTEUR 1 
- le MVT occupe les 10 premiers bits de la trame
- les 2 bits suivant sont retour alarme A et le bit de réserve R
- les 372 derniers bits sont organisés en 93 mots de 4 bits. Chaque mot reçoit un bit
information V de chacun des 4 trains tributaires.

SECTEUR 2 ET SECTEUR3 
- les Indicateurs de Justification ( IJ ) concernant les 4 trains tributaires occupent
les 4 premiers bits.
- les 380 derniers bits sont organisés en 95 mots de 4 bits. Chaque mot reçoit un bit
information V de chacun des 4 trains tributaires.

SECTEUR 4 
- les Indicateurs de Justification ( IJ ) concernant les 4 trains tributaires occupent
les 4 premiers bits.
- les 4 bits suivants sont les bits de Position de Justification ( PJ ) bits répètes
éventuellement si non se sont des bits d information.
- Les 376 ou 380 bits restants sont organises en 94 ou 95 mots de 4 bits. Chaque mot
reçoit un bit information V de chacun des 4 trains tributaires.
.

74
HIERARCHIE NUMERIQUE PLESIOCHRONE

LA STRUCTURES DES TRAMES PDH

LES DIFFERENTES INFORMATIONS DE LA TRAME D’ORDRE 3 A 34Mbit/s

MVT  : Mot Verrouillage de Trame

Configuration du MVT :  1 1 1 1 0 1 0 0 0 0 , configuration generee au niveau de la base de temps et


envoyée au début de chaque trame .

En réception
l alignement des trames est considéré perdu si :
4 MVT consécutifs sont reçus erronés
l alignement des trames est considéré de nouveau correct si :
3 MVT consécutifs sont reçus corrects

Bit A  : Bit retour alarme, ce bit est mis a 1 dans les trames retour pour indiquer une perte d
alignement distant , il est mis a 0 dans le cas contraire.

Bit R  : Bit de réserve, ce bit est utilise pour faire un multiple de 4, pour une répartition correcte des
différents bits de la trame entre les 4 trains tributaires.

Les bits IJ  : Indicateurs de Justification , un bit IJ par train tributaire répète 3 fois (critère majoritaire ).
Si les bits IJ sont a <0> , les bits PJ sont des bits d information .
Si les bits IJ sont a <1> , les bits PJ sont des bits répètes , il y a lieu de les supprimer en réception .

Les bits V : Bits de Voies , ce sont les bits des trains tributaires synchrones après multiplexage
75
HIERARCHIE NUMERIQUE PLESIOCHRONE

LA STRUCTURES DES TRAMES PDH

LES FREQUENCE DANS LE MULTIPLEXAGE D’ORDRE 3 A 34Mbit/s

La fréquence nominale des trains tributaires est de 8,592Mhz.

La fréquence nominale du train résultant est de 34,368Mhz  687hz.

La capacite de la trame est de 1536 bits.

La duree de la trame est de 44,6 s.

La fréquence trame est de 22,4Khz

La fréquence de synchronisation , CRL , des trains a 8Mbit/s est de 8,457Mhz

76
HIERARCHIE NUMERIQUE PLESIOCHRONE

LA STRUCTURES DES TRAMES PDH

STRUCTURE DE LA TRAME D’ORDRE 4 A 140Mbit/s

SECTEUR1 488BITS SECTEUR2 488BITS SECTEUR3 488BITS SECTEUR4 488 BITS SECTEUR5 488 BITS SECTEUR6 488 BITS

MVTARRRV1V2V3V4,,, IJ1IJ2IJ3IJ4 V1V2V3V4… IJ1IJ2IJ3IJ4 V1V2V3V4… IJ1IJ2IJ3IJ4 V1V2V3V4… J1IJ2IJ3IJ4V1V2V3V4... J1IJ2IJ3IJ4PJ1PJ2PJ3PJ4V1V2V3V4...

Sens de la transmission
Capacité totale de la trame 2928 bits

Durée de la trame 21s

77
HIERARCHIE NUMERIQUE PLESIOCHRONE

LA STRUCTURES DES TRAMES PDH

STRUCTURE DE LA TRAME D’ORDRE 4 A 140Mbit/s

SECTEUR 1 
- le MVT occupe les 12 premiers bits de la trame
- les 4 bits suivant sont retour alarme A, un bit, et trois bits de réserve R
- les 472 derniers bits sont organisés en 118 mots de 4 bits. Chaque mot reçoit un bit
information V de chacun des 4 trains tributaires.

SECTEURS 2 , 3 , 4 et 5 
- les Indicateurs de Justification ( IJ ) concernant les 4 trains tributaires occupent
les 4 premiers bits.
- les 484 derniers bits sont organisés en 121 mots de 4 bits. Chaque mot reçoit un bit
information V de chacun des 4 trains tributaires.

SECTEUR 6 
- les Indicateurs de Justification ( IJ ) concernant les 4 trains tributaires occupent
les 4 premiers bits.
- les 4 bits suivants sont les bits de Position de Justification ( PJ ) bits répètes
éventuellement si non se sont des bits d information.
- Les 480 ou 484 bits restants sont organises en 120 ou 1215 mots de 4 bits. Chaque
mot reçoit un bit information V de chacun des 4 trains tributaires.
.

78
HIERARCHIE NUMERIQUE PLESIOCHRONE

LA STRUCTURES DES TRAMES PDH

LES DIFFERENTES INFORMATIONS DE LA TRAME D’ORDRE 4 A 140bit/s

MVT  : Mot Verrouillage de Trame


Configuration du MVT :  1 1 1 1 1 0 1 0 0 0 0 0 , configuration generee au niveau de la base de
temps et envoyée au début de chaque trame .

En réception
l alignement des trames est considéré perdu si :
4 MVT consécutifs sont reçus erronés
l alignement des trames est considéré de nouveau correct si :
3 MVT consécutifs sont reçus corrects

Bit A  : Bit retour alarme, ce bit est mis a 1 dans les trames retour pour indiquer une perte d
alignement distant , il est mis a 0 dans le cas contraire.

Bits R  : Bits de réserve, ces bits sont utilise pour faire un multiple de 4, pour une répartition
correcte des différents bits de la trame entre les 4 trains tributaires.
Les bits IJ  : Indicateurs de Justification , un bit IJ par train tributaire répète 5 fois (critère majoritaire ).
Si les bits IJ sont a <0> , les bits PJ sont des bits d information .
Si les bits IJ sont a <1> , les bits PJ sont des bits répètes , il y a lieu de les supprimer en réception .

Les bits V : Bits de Voies , ce sont les bits des trains tributaires synchrones après multiplexage

79
HIERARCHIE NUMERIQUE PLESIOCHRONE

LA STRUCTURES DES TRAMES PDH

LES FREQUENCE DANS LE MULTIPLEXAGE D’ORDRE 4 A 140Mbit/s

La fréquence nominale des trains tributaires est de 34,816Mhz.

La fréquence nominale du train résultant est de 139,264Mhz  2989hz.

La capacité de la trame est de 2928 bits.

La dure de la trame est de 21 s.

La fréquence trame est de 47,6Khz

La fréquence de synchronisation , CRL , des trains a 34Mbit/s est de 34,387Mhz

80
HIERARCHIE NUMERIQUE PLESIOCHRONE

TERMINAL NUMERIQUE DE MULTIPLEXAGE 2 / 8 /34 /140Mbits/s 

L’équipement de multiplexage – démultiplexage PDH est constitue pour chaque niveau


2/8 8/34 et 34/140 Mbit/s des cartes ou sous ensemble de cartes :

A L’ EMISSION

Le sous-ensemble Voies et Jonction HDB3 émission


Le sous-ensemble Base de temps émission
Le sous-ensemble Jonction HDB3 a 6 dB et jonction CMI émission

A LA RECEPTION

Le sous-ensemble Voies et Jonction HDB3 réception


Le sous-ensemble Base de temps réception
Le sous-ensemble Jonction HDB3 a 6 dB et jonction CMI réception

81
HIERARCHIE NUMERIQUE PLESIOCHRONE

TERMINAL NUMERIQUE DE MULTIPLEXAGE 2 / 8 /34 /140Mbits/s 

LA CHAINE EMISSION 2/8Mbit/s

V1+IJ1

Sous-ensemble de V2+IJ2 Sous-ensemble


Synchronisation Base de Temps Trame a 8Mbit/s Jonction Vers Sous-Ensemble
2Mbit/s 8Mbit/s HDB3 a Code
HDB3 V3+IJ3 8Mbit/s de Synchronisation
2Mbit/s HDB3 8Mbit/s

V4+IJ4

Jonction
HDB3 a
34Mbit/s

82
HIERARCHIE NUMERIQUE PLESIOCHRONE

MULTIPLEXAGE 2/8 Mbit/s

LE SOUS-ENSEMBLE DE SYNCRONISATION DESTRAINS A 2 Mbit/s

Pour toute opération de multiplexage numérique il y a lieu de synchroniser les trains tributaires .
La synchronisation se fait selon le procède de justification positive ou négative.
Elle est réalise dans le sous-ensemble de synchronisation Voies et Jonction HDB3 a 2Mbit/s

La synchronisation utilisée en Europe est basée sur le procède de justification positive. Dans ce procède il y a
risque de répétition de bit ( un bit répété par trame ).
Le procède de justification doit anticiper la répétition de bits.

Pour informer le récepteur qu’un bit est répète dans la trame on utilise des Indicateurs de Justification répètes
trois fois par trame ( critère majoritaire)

Pour réaliser la synchronisation des trains, on a besoin des horloges suivantes fournies
par le sous-ensemble base de temps émission :

horloge de lecture de 2,052Mhz


horloge AJ Autorisation de Justification

horloge IJ Indicateur de Justification

horloge JS Justification Systématique

83
HIERARCHIE NUMERIQUE PLESIOCHRONE
MULTIPLEXAGE 2/8 Mbit/s
LE SOUS-ENSEMBLE DE SYNCRONISATION A 2Mbit/s
HIJ

HDB3 HAJ
2Mbit/s binaire
Transcodeur Circuit IJ
HDB3/ Binaire V+IJ
De PORTE
justification Voies OU
Récupération
d’horloge
Circuit
De 2052Khz
Détection Comparateur de trouage
d’horloge Phase
mqH

D1 D
2
0 D
D2 CRL2052KKhz trouée
4
8
k D
D3 M
h
E
z D
D4 M

Compt- T D Com-
D5
eur A pteur
E M L
Compt Modulo 8 D6 P D Compt Modulo 8
C E
R O C
I N D T
D7
T U
U R
D
R D8 E
E

CRL2052KKhz trouée
CRE 2048KHZ
84
HIERARCHIE NUMERIQUE PLESIOCHRONE

MULTIPLEXAGE 2/8 Mbit/s

LE SOUS-ENSEMBLE BASE DE TEMPS EMISSION A 8MBIT/S

Ce sous-ensemble assure les foncions suivantes :


Génération des horloges de synchronisation des trains a 2Mbit/s et de multiplexage a partir de l’horloge
nominale de 8,448Mhz.
Elaboration du mot de verrouillage , du bit alarme ( A ) dont la valeur est reçue de la partie réception et du
bit de réserve ( R).
Alignement des 12 bits de MVT avec les Voies plus IJ (VOIES + IJ ) de 4 trains synchrones a l’aide d’un
registre parallèle / parallèle.
Multiplexage final des 4 trains résultants au débit de 2112Mbit/s en un train unique au débit de
8,448Mbit/s, formation des trames a 8 Mbit/s a l’aide d’un registre parallèle/série

85
HIERARCHIE NUMERIQUE PLESIOCHRONE

MULTIPLEXAGE 2/8 Mbit/s

LE SOUS-ENSEMBLE BASE DE TEMPS EMISSION A 8MBIT/S

Hém 8,448Mhz
:7 :4 :53 :4

8,448Mhz
Vers S-E V&J 2

CRL2
HAJ2 Vers S-E J HDB3 A
Décodage horloges 8Mbit/s émission
HJS2

De S-E Base de temps réception

Elaboration bits MVT et R A


A01

R01
001

HMUX 8,448Mhz
011

H Alignement 2,112Mhz

0 0 1
Alignement Multiplexeur
V1+ IJ1 MVT+ V+ IJ V1+ IJ1 0 0 1
TRAME A
0 1 1
Registre Registre 8 ,448MBIT/S
V2+ IJ2 V2+ IJ2 0 1 1
DE S-E V&J 2

parallèle/ parallèle/ Série


A 0 1 Parallèle
V3+ IJ3 V3+ IJ3 A 0 1 Vers S-E J HDB3 ou
S-E Synchronisation
R 0 1 A 8Mbit/s émission
V4+ IJ4 V4+ IJ4 R 0 1
86
HIERARCHIE NUMERIQUE PLESIOCHRONE

MULTIPLEXAGE 2/8 Mbit/s

LES HORLOGES DE SYNCHRONISATION

L’HORLOGE DE LECTURE
L’horloge de lecture 2,052Mhz est obtenue par suppression de 3 tops de MVT et 3 tops d’IJ sur 848
impulsions de l’horloge de 2,212Mhz

Horloge 2,212Mhz

848 IMPULSIONS

Horloge de lecture trouée 2,052Mhz

3bits
MVT IJ IJ
IJ

87
848 IMPULSIONS
HIERARCHIE NUMERIQUE PLESIOCHRONE

MULTIPLEXAGE 2/8 Mbit/s

LES HORLOGES DE SYNCHRONISATION

L’HORLOGE D’INDICATEURS DE JUSTIFICATION

L’horloge d’indication de justification a 3 tops par trame soit une fréquence de 30Khz.

Horloge d’indication de justification 30 Khz

1bit 1bit
1bit
3bits IJ
IJ IJ
MVT

88
HIERARCHIE NUMERIQUE PLESIOCHRONE

MULTIPLEXAGE 2/8 Mbit/s

LES HORLOGES DE SYNCHRONISATION

L’HORLOGE D’AUTORISATION DE JUSTIFICATION

Cette horloge est à l’état « 1 » à l’intérieure des secteurs 2 et 3 et le bit IJ du secteur 4. Son rôle est de
bloquer le comparateur de phase à la valeur de I J obtenue (« 0 » ou « 1 ») pendant le temps de l’émission des
3 I J de la trame.

SECTEUR1 = 212 BITS SECTEUR2 = 212 BITS SECTEUR 3 = 212 BITS SECTEUR4 = 212 BITS
MVTAR V1V2V3V4… IJ1IJ2IJ3IJ4 V1V2V3V4… IJ1IJ2IJ3IJ4 V1V2V3V4… IJ1IJ2IJ3IJ4 PJ1PJ2PJ3PJ4V1V2V3V4...

Sens de transmission

Horloge d’Autorisation de Justification

89
HIERARCHIE NUMERIQUE PLESIOCHRONE

MULTIPLEXAGE 2/8 Mbit/s

LE SOUS-ENSEMBLE JONCTION HDB3 A 8Mbit/s

Ce sous-ensemble réalise le transcodage des trames binaires a


8Mbit/s en code de ligne HDB3 au même débit

Hém 8Mhz
Emission Vers Sous-Ensemble de
Transcodage Binaire/ Bipolaire HDB3 Synchronisation 8Mbit/s
HDB3
HDB3 8Mbit/s

Trame a 8Mbit/s

90
HIERARCHIE NUMERIQUE PLESIOCHRONE

TERMINAL NUMERIQUE DE MULTIPLEXAGE 2 / 8 /34 /140Mbits/s 

LA CHAINE EMISSION 8/34Mbit/s

V1+IJ1

Sous-ensemble de V2+IJ2 Sous-ensemble


Synchronisation Base de Temps Trame a 34Mbit/s Jonction Vers Sous-Ensemble
8Mbit/s 34Mbit/s HDB3 a Code
HDB3 V3+IJ3 34Mbit/s de Synchronisation
8Mbit/s HDB3 34Mbit/s

V4+IJ4

91
HIERARCHIE NUMERIQUE PLESIOCHRONE

MULTIPLEXAGE 8/34 Mbit/s

LE SOUS-ENSEMBLE DE SYNCRONISATION A 8 Mbit/s

Pour toute opération de multiplexage numérique il y a lieu de synchroniser les trains tributaires .
La synchronisation se fait selon le procède de justification positive ou négative.
Elle est réalise dans le sous-ensemble de synchronisation Voies et Jonction HDB3 a 8Mbit/s

La synchronisation utilisée en Europe est basée sur le procède de justification positive. Dans ce procède il y a
risque de répétition de bit ( un bit répété par trame ).
Le procède de justification doit anticiper la répétition de bits.

Pour informer le récepteur qu’un bit est répète dans la trame on utilise des Indicateurs de Justification répètes
trois fois par trame ( critère majoritaire).

Pour réaliser la synchronisation des trains, on a besoin des horloges suivantes fournies
par le sous-ensemble base de temps émission :

horloge de lecture de 8,457Mhz

horloge AJ Autorisation de Justification

horloge IJ Indicateur de Justification

horloge JS Justification Systématique

92
HIERARCHIE NUMERIQUE PLESIOCHRONE
MULTIPLEXAGE 8/34 Mbit/s
LE SOUS-ENSEMBLE DE SYNCRONISATION A 8 Mbit/s

HIJ
HAJ
HDB3 binaire
8Mbit/s
Transcodeur IJ
Circuit
HDB3/ Binaire PORTE V+IJ
De
Voies OU
justification
Récupération
d’horloge
Circuit
De
Détection Comparateur de trouage 8457Khz
d’horloge Phase
mqH

D1 D
8
4 D
D2 CRL 8457KKhz trouée
4
8
k D
D3 M
h
E
z D
D4 M

Comp T D Com-
D5 A
teur pteur
E M L
Compt Modulo 8 P D Compt Modulo 8
C D6 E
R O C
I N D T
D7
T U
U R
D
R D8 E
E

CRE 8448KHZ CRL 8457Khz trouée


93
HIERARCHIE NUMERIQUE PLESIOCHRONE

MULTIPLEXAGE 8/34 Mbit/s

LE SOUS-ENSEMBLE BASE DE TEMPS EMISSION A 8MBIT/S

Ce sous-ensemble assure les fonctions suivantes


Génération des horloges de synchronisation des trains a 8Mbit/s et de multiplexage a partir de l’horloge
nominale de 34,368Mhz.
Génération du mot de verrouillage , du bit Alarme ( bit A ) dont la valeur est reçue du sous-ensemble base de
temps réception et du bit de Réserve ( bit R ).
Alignement des 12 bits du MVT avec les voies et les IJ des 4 trains synchrones a l’aide d’un registre parallèle /
parallèle au rythme de 8,592Mhz.
Multiplexage des 4 trains résultants en un train unique au rythme de 34,368Mhz. C’est la trame d’ordre 3 au
débit de 34,368Mbit/s.

94
HIERARCHIE NUMERIQUE PLESIOCHRONE

MULTIPLEXAGE 8/34 Mbit/s

LE SOUS-ENSEMBLE BASE DE TEMPS A 34MBIT/S

Hém 34,368Mhz
: 16 :4 :96 :4

34,368Mhz
CRL8
8
Vers S-E V&J

HAJ8 Vers S-E J HDB3 A


Décodage horloges 34Mbit/s émission
HJS8

De S-E Base de temps réception

Elaboration bits MVT et R A

HMUX 34,368Mhz
001

011

A01

R01

H Alignement 8,592Mhz

0 0 1
Alignement Multiplexeur
V1+ IJ1 MVT+ V+ IJ V1+ IJ1 0 0 1
0 1 1 Final
Registre TRAME A
V2+ IJ2 V2+ IJ2 0 1 1
8
DE S-E V&J

parallèle/ Registre 34,368MBIT/S


A 0 1 Parallèle parallèle/ Série
V3+ IJ3 Vers S-E J HDB3 A
V3+ IJ3 A 0 1
34Mbit/s émission
R 0 1
V4+ IJ4 R 0 1
V4+ IJ4
95
HIERARCHIE NUMERIQUE PLESIOCHRONE

MULTIPLEXAGE 8/34 Mbit/s

LES HORLOGES DE SYNCHRONISATION

L’HORLOGE DE LECTURE
L’horloge de lecture 8,457Mhz est obtenue par suppression de 3 tops de MVT et 3 tops d’IJ sur 1536
impulsions de l’horloge de 8,592Mhz

Horloge 8,592Mhz

1536 IMPULSIONS

Horloge de lecture trouée 8,457Mhz

3bits
MVT IJ IJ
IJ

96
1536 IMPULSIONS
HIERARCHIE NUMERIQUE PLESIOCHRONE

MULTIPLEXAGE 8/34 Mbit/s

LES HORLOGES DE SYNCHRONISATION

L’HORLOGE D’INDICATEURS DE JUSTIFICATION


L’horloge d’indication de justification a 3 tops par trame soit une fréquence de 67,2Khz.

Horloge d’indication de justification 67,2Khz

1bit 1bit
1bit
3bits IJ
IJ IJ
MVT

97
HIERARCHIE NUMERIQUE PLESIOCHRONE

MULTIPLEXAGE 8/34 Mbit/s

LES HORLOGES DE SYNCHRONISATION

L’HORLOGE D’AUTORISATION DE JUSTIFICATION

Cette horloge est à l’état « 1 » à l’intérieure des secteurs 2 et 3 et le bit IJ du secteur 4. Son rôle est de
bloquer le comparateur de phase à la valeur de I J obtenue (« 0 » ou « 1 ») pendant le temps de
l’émission des 3 I J de la trame.

SECTEUR1 = 384 BITS SECTEUR2 = 384 BITS SECTEUR 3 = 384 BITS SECTEUR4 = 384 BITS
MVTAR V1V2V3V4… IJ1IJ2IJ3IJ4 V1V2V3V4… IJ1IJ2IJ3IJ4 V1V2V3V4… J1IJ2IJ3IJ4PJ1PJ2PJ3PJ4V1V2V3V4...

Sens de la transmission

Horloge d’Autorisation de Justification

98
HIERARCHIE NUMERIQUE PLESIOCHRONE

MULTIPLEXAGE 8/34 Mbit/s

LE SOUS-ENSEMBLE JONCTION HDB3 A 34Mbit/s

Ce sous-ensemble réalise le transcodage des trames binaires a 34Mbit/s


en code de ligne HDB3 au même débit

H 34Mhz EM
Emission Vers Sous-Ensemble de
Transcodage Binaire/ Bipolaire HDB3 Synchronisation 34Mbit/s
HDB3 34Mbit/s
HDB3

Trame a 34Mbit/s

99
HIERARCHIE NUMERIQUE PLESIOCHRONE

TERMINAL NUMERIQUE DE MULTIPLEXAGE 2 / 8 /34 /140Mbits/s 

LA CHAINE EMISSION 34/140Mbit/s

V1+IJ1

Sous-ensemble V2+IJ2 Sous-ensemble


de Base de Temps Trame a Jonction Code Vers Equipement
Synchronisation 140Mbit/s 140Mbit/s CMI CMI ligne 140Mbit/s
HDB3 34Mbit/s V3+IJ3 140Mbit’s
34Mbit/s

V4+IJ4

100
HIERARCHIE NUMERIQUE PLESIOCHRONE

MULTIPLEXAGE 34/140 Mbit/s

LE SOUS-ENSEMBLE DE SYNCRONISATION A 34 Mbit/s

Pour toute opération de multiplexage numérique il y a lieu de synchroniser les trains tributaires .
La synchronisation se fait selon le procède de justification positive ou négative.
Elle est réalise dans le sous-ensemble de synchronisation Voies et Jonction HDB3 a 34Mbit/s

La synchronisation utilisée en Europe est basée sur le procède de justification positive. Dans ce procède il y a
risque de répétition de bit ( un bit répété par trame ).
Le procède de justification doit anticiper la répétition de bits.

Pour informer le récepteur qu’un bit est répète dans la trame on utilise des Indicateurs de Justification répètes
cinq fois par trame ( critère majoritaire).

Pour réaliser la synchronisation des trains, on a besoin des horloges suivantes fournies
par le sous-ensemble base de temps émission :

horloge de lecture de 34,387Mhz


horloge AJ Autorisation de Justification

horloge IJ Indicateur de Justification

horloge JS Justification Systématique

101
HIERARCHIE NUMERIQUE PLESIOCHRONE
MULTIPLEXAGE 34/140 Mbit/s
LE SOUS-ENSEMBLE DE SYNCRONISATION A 34 Mbit/s
HIJ
HDB3 HAJ
binaire
34Mbit/s
Transcodeur Circuit IJ
HDB3/ Binaire V+IJ
De PORTE
Voies
justification OU
Récupération
d’horloge Circuit
De 34387Khz
Détection
Comparateur de trouage
d’horloge
Phase
mqH
D1 D

D CRL 34387KKhz trouée


D2
34368Khz
D3 D
M
E
D4 D
M
Compt D Compt
D5 T
eur eur
A L
Compt Modulo 8 E D Compt Modulo 8
D6 M E
C
P C
R D
D7 O T
I
N U
T D
U D8 R
R E
E
CRE 34368KHZ CRL 34387KKhz trouée 102
HIERARCHIE NUMERIQUE PLESIOCHRONE

MULTIPLEXAGE 34/140 Mbit/s

LE SOUS-ENSEMBLE BASE DE TEMPS EMISSION A 140MBIT/S

Ce sous-ensemble assure les foncions suivantes :


Génération des horloges de synchronisation des trains a 34Mbit/s et de multiplexage a partir de l’horloge
nominale de 139,264Mhz.
Elaboration du mot de verrouillage , du bit alarme ( A ) dont la valeur est reçue de la partie réception et
des bits de réserve R) (3 bits ) .
Alignement des 16 bits de MVT avec les Voies et les IJ (VOIES + IJ ) de 4 trains synchrones a l’aide d’un
registre parallèle / parallèle au rythme de 34,816Mhz.
Multiplexage des 4 trains résultants au débit de 34,816Mbit/s en un train unique au débit de
139,264Mbit/s :formation des trames a 140 Mbit/s a l’aide d’un registre parallèle/série

103
HIERARCHIE NUMERIQUE PLESIOCHRONE

MULTIPLEXAGE 34/140 Mbit/s

LE SOUS-ENSEMBLE BASE DE TEMPS A 140MBIT/S

Hém 139,264Mhz
: 12 :6 :122 :4
139,264Mhz

CRL34
V&J 34
Vers S-E

Vers S-E J CMI A


HAJ34 Décodage horloges 140Mbit/s émission
HJS34

De S-E Base de temps réception a


140Mbit/s
Elaboration bits MVT, A et R

HMUX 139,264Mhz
R011

R001
A011

R001

HAlignement 34,816Mhz

A 0 1 1 Alignement Multiplexeur
MVT+ V+ IJ V1+IJ1 A011
V1+ IJ1
Final
R 0 0 1 TRAME A
Registre
V2+IJ2 R001
34
DE S-E V&J

V2+ IJ2 parallèle/ Registre 139,264MBIT/S


Parallèle parallèle/ Série
R 0 1 1
V3+IJ3 R011 Vers S-E Jonction
V3+ IJ3 CMI A 140Mbit/s
R 0 0 1 émission
V4+ IJ4 V4+IJ4 R001 104
HIERARCHIE NUMERIQUE PLESIOCHRONE

MULTIPLEXAGE 34/140 Mbit/s

LES HORLOGES DE SYNCHRONISATION

L’HORLOGE DE LECTURE
L’horloge de lecture 34,387Mhz est obtenue par suppression de 4 tops de MVT et 5 tops d’IJ sur 2928
impulsions de l’horloge de 34,816Mhz

Horloge 34,816Mhz

2928 IMPULSIONS

Horloge de lecture trouée 34,387Mhz

4bits
MVT IJ IJ IJ IJ IJ

105
2928 IMPULSIONS
HIERARCHIE NUMERIQUE PLESIOCHRONE

MULTIPLEXAGE 34/140Mbit/s

LES HORLOGES DE SYNCHRONISATION

L’HORLOGE D’INDICATEURS DE JUSTIFICATION


L’horloge d’indication de justification a 5 tops par trame soit une fréquence de 238Khz.

Horloge d’indication de justification 238 Khz

4bits
MVT IJ IJ IJ IJ IJ

106
HIERARCHIE NUMERIQUE PLESIOCHRONE

MULTIPLEXAGE 34/140 Mbit/s

LES HORLOGES DE SYNCHRONISATION

L’HORLOGE D’AUTORISATION DE JUSTIFICATION

Cette horloge est à l’état « 1 » à l’intérieure des secteurs 2 ,3 ,4 ,5 et le bit IJ du secteur 6. Son rôle est de
bloquer le comparateur de phase à la valeur de I J obtenue (« 0 » ou « 1 ») pendant le temps de l’émission des
5 I J de la trame.

SECTEUR1=488BITS SECTEUR2=488BITS SECTEUR3=488BITS SECTEUR4=488 BITS SECTEUR5=488 BITS SECTEUR6=488 BITS

MVTARRRV1V2V3V4,,, IJ1IJ2IJ3IJ4 V1V2V3V4… IJ1IJ2IJ3IJ4 V1V2V3V4… IJ1IJ2IJ3IJ4 V1V2V3V4… J1IJ2IJ3IJ4V1V2V3V4... J1IJ2IJ3IJ4PJ1PJ2PJ3PJ4V1V2V3V4...

Sens de la
transmission

Horloge d’Autorisation de Justification

107
HIERARCHIE NUMERIQUE PLESIOCHRONE

MULTIPLEXAGE 34/140 Mbit/s

LE SOUS-ENSEMBLE JONCTION CMI A 140Mbit/s

Ce sous-ensemble réalise le transcodage des trames binaires a 140Mbit/s


en code de jonction CMI au même débit

HEM 139,264Mhz
S-E Jonction CMI Vers Equipement
Code CMI
Trame a 139,264Mbit/s Transcodage Binaire/ CMI ligne 140Mbit/s

108
HIERARCHIE NUMERIQUE PLESIOCHRONE

TERMINAL NUMERIQUE DE DEMULTIPLEXAGE 140/34/8/2Mbits/s 

LA CHAINE RECEPTION 140/34Mbit/s

S-E Jonction
V1+IJ1 CMI a Trame a
Sous-Ensemble HREC 140Mbit/s 140Mbit/s Équipement
Sous-
HDB3 34Mbit/s

V2+IJ2 Base de Temps 139,264Mhz CMI de ligne


ensemble de
140Mbit/s 140Mbit/s
Désynchroni
sation V3+IJ3 Binaire
DEMULTIPLEXA 140Mbit/s
34Mbit/s
V4+IJ4 GE EN 4 TRAINS
DEJUST
34Mbit/s

109
HIERARCHIE NUMERIQUE PLESIOCHRONE

TERMINAL NUMERIQUE DE DEMULTIPLEXAGE 140/34/8/2Mbits/s 

LE SOUS-ENSEMBLE JONCTION CMI 140Mbit/s

La fonction de ce sous-ensemble est :


Récupération de l’horloge réception a 140Mhz
Transcodage des trames a 140Mbit/s du code de jonction CMI au
code binaire au même débit .

Équipement de
HREC 140Mhz Récupération
Trame a 140Mbit/s CMI ligne 140Mbit/s
Horloge Réception
139,264Mhz

Vers S-E
Base de Temps 139,264Mhz
Réception

Binaire 140Mbit/s
Transcodage CMI /Binaire

110
HIERARCHIE NUMERIQUE PLESIOCHRONE

TERMINAL NUMERIQUE DE DEMULTIPLEXAGE 140/34/8/2Mbits/s 

LE SOUS-ENSEMBLE BASE DE TEMPS A 140MBIT/S

Ce sous-ensemble assure les foncions suivantes :


Génération des horloges de désynchronisation des trains a 34Mbit/s et de démultiplexage a partir de l’horloge
nominale de 139,264Mhz reçue du sous ensemble Jonction CMI.
Analyse du mot de verrouillage et du bit alarme ( A ) .
Élaboration des alarmes VT et VTD ( Verrouillage de Trame Distant ).
Démultiplexage de la trame a 140Mbit/s en 4 trains au débit de 34Mbit/s a l’aide d’un registre série/parallèle.

111
HIERARCHIE NUMERIQUE PLESIOCHRONE

TERMINAL NUMERIQUE DE DEMULTIPLEXAGE 140/34/8/2Mbits/s 

LE SOUS-ENSEMBLE BASE DE TEMPS A 140MBIT/S

:6 :122 :4 HREC 139,264Mbit/s


De S-E Jonction CMI
140

Vers S-E
CRE

V&J 34
Décodage des horloges
HIJ

Binaire 140Mbit/s
Registre série
V34 parallèle De S-E Jonction
REC1 CMI 140
Vers S-E

V34
V&J 34

REC2 DEMUX Reconnaissance du Perte et reprise


V34 MVT du VT
REC3
V34
REC4 VT a 140

Vers S-E
Alarme
Dect AL Dist VTD a 140

Dect SIA AL SIA a 140

112
HIERARCHIE NUMERIQUE PLESIOCHRONE

TERMINAL NUMERIQUE DE DEMULTIPLEXAGE 140/34/8/2Mbits/s 

LE SOUS-ENSEMBLE DE DESYNCRONISATION A 34Mbit/s

Pour toute opération de démultiplexage numérique il y a lieu de désynchroniser les trains démultiplexés .
La désynchronisation se fait selon le procède de déjustification positive ou négative.
Elle est réalise dans le sous-ensemble de désynchronisation Voies et Jonction HDB3 a 34Mbit/s

Le procède de désynchronisation consiste a supprimer ou non le bit PJ dans le sixième secteur de la trame et ce
selon les valeurs des bits IJ des secteurs 2, 3, 4 et 5 de la trame a 140Mbit/s .
Si les bits IJ sont a < 1 > le bit PJ est un bit répète , il sera supprimé.
Si les bits IJ sont a < 0 > le bit PJ est un bit d’information , il sera pris en compte.

Pour réaliser la désynchronisation des trains, on a besoin des horloges suivantes fournies
par le sous-ensemble base de temps réception :

horloge d’écriture de 34,387Mhz

horloge LJ Lecture de Justification

113
HIERARCHIE NUMERIQUE PLESIOCHRONE

TERMINAL NUMERIQUE DE DEMULTIPLEXAGE 140/34/8/2Mbits/s 

LE SOUS-ENSEMBLE DE DESYNCRONISATION A 34 Mbit/s

binaire
HDB3 34Mbit/s Transcodeur
Binaire/HDB3
Circuit
Oscillateur CRE 34,387Mhz
Comparateur de De
VCXO
Phase Déjustification
34,368Mhz

Binaire 34Mhz

D1 D

D
HL D2
34,368MKZ D HE 34,387MKhz trouée
D3 M
E D
D4 M
CPT
CPT D5 D
T E
E A C
Compteur C D6 D Compteur
M R
Modulo 8 T P I Modulo 8
U D7 O D T
R N U
E D8 D R
E
CRL 34,368Mhz HE 34,387Mhz trouée 114
HIERARCHIE NUMERIQUE PLESIOCHRONE

TERMINAL NUMERIQUE DE DEMULTIPLEXAGE 140/34/8/2Mbits/s 

LA CHAINE RECEPTION 34/8Mbit/s

V1+IJ1
Sous- S-E
HDB3 8Mbit/s

Sous-Ensemble Base de

DE S-E V&J 34
ensemble HREC Jonction
V2+IJ2 Temps 34Mbit/s
de 34,368Mhz HDB3 a
Désynchro DEMULTIPLEXAGE EN 34Mbit/s
V3+IJ3 HDB3
nisation Binaire
4 TRAINS 8 Mbit/s 34Mbit/s
8Mbit/s 34Mbit/s
DEJUST V4+IJ4

115
HIERARCHIE NUMERIQUE PLESIOCHRONE

TERMINAL NUMERIQUE DE DEMULTIPLEXAGE 140/34/8/2Mbits/s 

LE SOUS-ENSEMBLE JONCTION HDB3 A 34Mbit/s

La fonction de ce sous-ensemble est :


Récupération de l’horloge réception a 34,368Mbit/s..
Transcodage des trames a 34Mbit/s du code de ligne HDB3 au code binaire au même débit .

Récupération
Du Sous-ensemble de
Horloge Réception HDB3 34Mbit/s
HREC 34,368Mhz Désynchronisation a 34Mbit/s
34,368Mhz
34Mbit/s
Réception
Base de Temps
Vers S-E

34,368Mhz

Binaire 34Mbit/s Transcodage


HDB3 /Binaire

116
HIERARCHIE NUMERIQUE PLESIOCHRONE

TERMINAL NUMERIQUE DE DEMULTIPLEXAGE 140/34/8/2Mbits/s 

LE SOUS-ENSEMBLE BASE DE TEMPS A 8MBIT/S

Ce sous-ensemble assure les foncions suivantes :


Génération des horloges de désynchronisation des trains a 8Mbit/s et de démultiplexage a partir de l’horloge
nominale de 34,368Mhz reçue du sous ensemble Jonction HDB3.
Analyse du mot de verrouillage et du bit alarme ( A ) .
Élaboration des alarmes VT et VTD ( Verrouillage de Trame Distant ).
Démultiplexage de la trame a 34 Mbit/s en 4 trains au débit de 8Mbit/s a l’aide d’un registre série/parallèle.

117
HIERARCHIE NUMERIQUE PLESIOCHRONE

TERMINAL NUMERIQUE DE DEMULTIPLEXAGE 140/34/8/2Mbits/s 

LE SOUS-ENSEMBLE BASE DE TEMPS A 8MBIT/S

34,368Mbit/s
:4 :96 :4
De S-E J HDB3
a 34Mbit/s

Vers S-E
V&J 8
CRE
Décodage des horloges

HIJ

Registre série Binaire 34Mbit/s


parallèle
De S-E J HDB3 a
34Mbit/s réception
V8 REC1
V8 REC2 DEMUX Reconnaissance du Perte et reprise
V8 REC3 MVT du VT
V8 REC4

VT a 34

Vers S-E
Alarme
VTD a 34
Dect AL Dist

Dect SIA AL SIA a 34


118
HIERARCHIE NUMERIQUE PLESIOCHRONE

TERMINAL NUMERIQUE DE DEMULTIPLEXAGE 140/34/8/2Mbits/s 

LE SOUS-ENSEMBLE VOIES ET JONCTION HDB3 A 8Mbit/s

Pour toute opération de démultiplexage numérique il y a lieu de désynchroniser les trains démultiplexés .
La désynchronisation se fait selon le procède de justification positive ou négative.
Elle est réalise dans le sous-ensemble de désynchronisation Voies et Jonction HDB3 a 8Mbit/s

Le procède de désynchronisation consiste a supprimer ou non le bit PJ dans le quatrième secteur de la trame et
ce selon les valeurs des bits IJ des secteurs 2, 3 et 4 de la trame a
8Mbit/s .
Si les bits IJ sont a < 1 > le bit PJ est un bit répète , il sera supprimé.
Si les bits IJ sont a < 0 > le bit PJ est un bit d’information , il sera pris en compte.

Pour réaliser la désynchronisation des trains, on a besoin des horloges suivantes fournies
par le sous-ensemble base de temps réception :

horloge d’écriture de 8,457Mhz


horloge LJ Lecture de Justification

119
HIERARCHIE NUMERIQUE PLESIOCHRONE

TERMINAL NUMERIQUE DE DEMULTIPLEXAGE 140/34/8/2Mbits/s 

LE SOUS-ENSEMBLE DE DESYNCRONISATION A 8Mbit/s

HDB3 Transcodeur binaire


8Mbit/s Binaire/HDB3

Oscillateur Circuit
VCXO Comparateur de De CRE 8,457Mhz
8,448Mhz Phase Déjustification

Binaire a 8Mbit/s

D1 D

D HE 8,457MKhz trouée
HL D2
8,448Mhz D
D3 M
E D
D4 M
CPT
D5 D
CPT T
E A E
Compteur C D6 D Compteur
M C
Modulo 8 T P R Modulo 8
U D7 O D I
R N T
E D8 D U
R
E 120
CRL 8,448Mhz HE 8,457Mhz trouée
HIERARCHIE NUMERIQUE PLESIOCHRONE

TERMINAL NUMERIQUE DE DEMULTIPLEXAGE 140/34/8/2Mbits/s 

LA CHAINE RECEPTION 8/2Mbit/s

V1+IJ1
Sous- S-E
HDB3 2Mbit/s

Sous-Ensemble Base

DE S-E V&J 8
HREC
ensemble Jonction
V2+IJ2 de Temps 34Mbit/s 8,448Mhz
de HDB3 a
Désynchro DEMULTIPLEXAGE 8Mbit/s
V3+IJ3 HDB3
nisation
EN 4 TRAINS 2 8Mbit/s
2Mbit/s
V4+IJ4 Mbit/s
DEJUST
Binaire
8Mbit/s

121
HIERARCHIE NUMERIQUE PLESIOCHRONE

TERMINAL NUMERIQUE DE DEMULTIPLEXAGE 140/34/8/2Mbits/s 

LE SOUS-ENSEMBLE JONCTION HDB3 A 8Mbit/s

La fonction de ce sous-ensemble est :


Récupération de l’horloge réception a 8,448Mhz
Transcodage des trames a 8Mbit/s du code de ligne HDB3 au code
binaire au même débit .

Récupération Du Sous-ensemble de
HREC 8Mhz Horloge Réception HDB3 Désynchronisation 8Mbit/s
8,448Mhz 8Mbit/s
Vers S-E

Base de
Temps 8,448Mhz
Réception

Binaire 8Mbit/s Transcodage


HDB3 /Binaire

122
HIERARCHIE NUMERIQUE PLESIOCHRONE

TERMINAL NUMERIQUE DE DEMULTIPLEXAGE 140/34/8/2Mbits/s 

LE SOUS-ENSEMBLE BASE DE TEMPS A 8MBIT/S

Ce sous-ensemble assure les foncions suivantes :


Génération des horloges de désynchronisation des trains a 2Mbit/s et de démultiplexage a partir de l’horloge
nominale de 8,448Mhz reçue du sous ensemble Jonction HDB3 a 6 dB.
Analyse du mot de verrouillage et du bit alarme ( A ) .
Élaboration des alarmes VT et VTD ( Verrouillage de Trame Distant ).
Démultiplexage de la trame a 8 Mbit/s en 4 trains au débit de 2,112Mbit/s a l’aide d’un registre
série/parallèle.

123
HIERARCHIE NUMERIQUE PLESIOCHRONE

TERMINAL NUMERIQUE DE DEMULTIPLEXAGE 140/34/8/2Mbits/s 

LE SOUS-ENSEMBLE BASE DE TEMPS A 8MBIT/S

8,448Mbit/s
:4 :53 :4

De S-E J HDB3 a
8Mbit/s

CRE
Vers S-E Décodage des horloges
V&J 2

HIJ

Registre série Binaire 8Mbit/s


parallèle
De S-E J HDB3 a
8Mbit/s réception
V2 REC1
V2 REC2 DEMUX Reconnaissance du Perte et reprise
V2 REC3 MVT du VT
V2 REC4

VT a 8

Vers S-E
Alarme
VTD a 8
Dect AL Dist

Dect SIA AL SIA


124
HIERARCHIE NUMERIQUE PLESIOCHRONE

TERMINAL NUMERIQUE DE DEMULTIPLEXAGE 140/34/8/2Mbits/s 

LE SOUS-ENSEMBLE DE DESYNCRONISATION A 2 Mbit/s

Pour toute opération de démultiplexage numérique il y a lieu de désynchroniser les trains démultiplexés .
La désynchronisation se fait selon le procède de justification positive ou négative.
Elle est réalise dans le sous-ensemble de synchronisation Voies et Jonction HDB3 a 2Mbit/s

Le procède de désynchronisation ( déjustification ) consiste a supprimer ou non le bit PJ dans le quatrième


secteur de la trame et ce selon les valeurs des bits IJ des secteurs 2,3 et 4 de la trame a 2 Mbit/s .
Si les bits IJ sont a < 1 > le bit PJ est un bit répète , il sera supprimé.
Si les bits IJ sont a < 0 > le bit PJ est un bit d’information , il sera pris en compte.

Pour réaliser la désynchronisation des trains, on a besoin des horloges suivantes fournies
par le sous-ensemble base de temps réception :

horloge d’écriture de 2,052Mhz

horloge LJ Lecture de Justification

125
HIERARCHIE NUMERIQUE PLESIOCHRONE
TERMINAL NUMERIQUE DE DEMULTIPLEXAGE 140/34/8/2Mbits/s 

LE SOUS-ENSEMBLE DE DESYNCRONISATION A 2 Mbit/s

binaire
HDB3 Transcodeur
2Mbit/ Binaire/
s HDB3
Circuit
Oscillateur Comparateur de De CRE 2052Khz
VCXO Phase Déjustification

Voies
D1 D

D HE 2052KKhz trouée
D2
HL
2048KZ D3 D
M
E D
D4 M
CPT
D5 D
CPT T
A E
Compteur E D6 D Compteur
M C
Modulo 8 C P R Modulo 8
T D7 O D I
U N T
R D8 D U
E R
E
CRL 2048KHZ HE 2052KKhz
trouée
126
HIERARCHIE NUMERIQUE PLESIOCHRONE

LIAISON PDH AVEC NŒUD DE TRANSIT

Émission Réception Ré-Émission Réception


140Mbit/s 140Mbit/s

HEM 139,264Mhz HREC 139,264MhzHREM 139,264Mhz HREC 139,264Mhz

HEM 139,264Mhz
HREC 139,264Mhz HREM 139,264MhzHREC 139,264Mhz
140Mbit/s 140Mbit/s

Réception Ré-Émission Réception Émission


Extraction E1
Insertion E1
SPT SPP SPT

127

Vous aimerez peut-être aussi