INTRODUCCION A LOS DISPOSITIVOS LOGICOS PROGRAMABLES

ING. MIGUEL ANGEL PEREZ SOLANO

OBJETIVOS
Estudiar las matrices programables y describir la mayoria de los tipos de dispositivos logicos programables Describir la estructura bsica de una PAL y de una GAL y como generar funciones lgicas estndar con ellas. Estudiar las matrices programables y describir la mayoria de los tipos de dispositivos logicos programables Estudiar la arquitectura bsica de la GAL 22V10
ING. MIGUEL ANGEL PEREZ SOLANO

DEFINICION DE PLD

Son dispositivos formados por arreglos de compuertas AND y OR que se pueden programar para conseguir funciones lgicas especificas Son utilizados en muchas aplicaciones para reemplazar a los circuitos SSI Y MSI.

ING. MIGUEL ANGEL PEREZ SOLANO

CLASIFICACION DE LOS PLDs

PROM; memoria programable de solo lectura PLA; Matriz lgica programable PAL; Lgica de matriz programable GAL; Lgica de matriz genrica matriz lgica genrica.

ING. MIGUEL ANGEL PEREZ SOLANO

Que es una matriz programable

Se define as a una red de conductores distribuidos en filas y columnas con un fusible en cada punto de interseccin

ING. MIGUEL ANGEL PEREZ SOLANO

PROM: memoria programable de solo lectura

Se estructura por un conjunto fijo (no programable) de puertas AND conectadas como decodificador y una matriz OR programable (ver manual wincupl fig 1.1).

ING. MIGUEL ANGEL PEREZ SOLANO

PLA: matriz lgica programable

El PLA, esun PLD formado por una matriz AND programable y una matriz OR programable (FPLA).(ver manual wincupl fig 1.3).

ING. MIGUEL ANGEL PEREZ SOLANO

PAL: lgica con matriz programable

El PAL, es un PLD formado por una matriz AND programable y una matriz OR fija con su correspondiente logica de salida.(ver manual wincupl fig 1.3).

ING. MIGUEL ANGEL PEREZ SOLANO

GAL: lgica con matriz generica

La GAL, es un PLD que al igual que la PAL se forma con una matriz AND programable y una matriz OR fija, pero la GAL a diferencia de la PAL es reprogramable al igual que sus salidas. (ver manual wincupl fig. 1.2). Utiliza tecnologia E2CMOS.

ING. MIGUEL ANGEL PEREZ SOLANO

OTROS DISPOSITIVOS EN EL MERCADO

ASIC: Circuito integrado de aplicacin especifica FPGA: Arreglo de compuertas programables en el campo fig 1.49 CPLDs: Dispositivos logicos programables complejos.
ING. MIGUEL ANGEL PEREZ SOLANO 10

TECNOLOGIAS

CMOS: Semiconductor de oxido metalico complementario.

Bipolar TTL.

GaAs: Arseniuro de galio.

ECL: Logica acoplada por emisor BiCMOS: CMOS bipolar. ECL/bipolar
ING. MIGUEL ANGEL PEREZ SOLANO 11

EMPAQUETAMIENTO DE LOS CIs

DIP SKINNY DIP

LCC, PLCC
QFP SOIC TSOP PGA
ING. MIGUEL ANGEL PEREZ SOLANO 12

LAS GALs A FONDO

Lattice, the inventor of the Generic Array Logic (GAL) family of low density, E2CMOS PLDs is the leading supplier of low density CMOS PLDs in the world. Features such as industry leading performance, full reprogrammability, low power consumption, 100% testability and 100% programming yields make the GAL family the preferred choice among system designers. The GAL family contains a comprehensive array of product architectures with a variety of performance levels specified across commercial, industrial and military (MIL-STD-883) operating ranges to meet the demands of any system logic design.

ING. MIGUEL ANGEL PEREZ SOLANO

13

DEFINICION

Como ya se estableci, una GAL est formada por una matriz de puertas AND reprogramable conectada a una matriz de puertas OR fija. Al igual que las PAL su estructura permite expresar cualquier expresin lgica de suma de trminos producto

ING. MIGUEL ANGEL PEREZ SOLANO

14

DIAGRAMA A BLOQUES DE UNA GAL

OLMC; Macroceldas lgicas de salida; lgica de compuertas OR y lgica programable, esto permite tener varias entradas y varias salidas. Las OLMC pueden ser programadas como lgica secuencial lgica combinacional

ING. MIGUEL ANGEL PEREZ SOLANO

15

IDENTIFICACION DE UNA GAL

GAL 22V10

matriz logica generica

no. Entradas

Config de salida variabe

No. De salidas

ING. MIGUEL ANGEL PEREZ SOLANO

16

IDENTIFICACION DE UNA GAL

ING. MIGUEL ANGEL PEREZ SOLANO

17

GAL22V10

DIAGRAMA A BLOQUES

ING. MIGUEL ANGEL PEREZ SOLANO

18

PATILLAJE DE LA GAL22V10

ING. MIGUEL ANGEL PEREZ SOLANO

19

MATRIZ DE LA GAL22V10

ING. MIGUEL ANGEL PEREZ SOLANO

20

PROGRAMACION DE LA GAL22V10 con WinCUPL

ING. MIGUEL ANGEL PEREZ SOLANO

21

PROGRAMACION DE LA GAL22V10 con WinCUPL

ING. MIGUEL ANGEL PEREZ SOLANO

22

PROGRAMACION DE LA GAL22V10
When creating any design, it is generally considered good practice to implement the design using a Top-Down approach. A TopDown design is characterized by starting with a global definition of the design, then repeating the global definition process for each element of the main definition, etc., until the entire project has been defined. CUPL offers many features that accommodate this type of design.

ING. MIGUEL ANGEL PEREZ SOLANO

23

Los Dispositivos Lgicos Programables (PLDs) son circuitos cuya funcionalidad es programable, es decir, nosotros debemos definirla, y, en algunos casos, podemos modificarla posteriormente.
ING. MIGUEL ANGEL PEREZ SOLANO

24

QUE ES GAL22V10
Un circuito integrado de 24 patillas Tiene 12 entradas dedicadas y 10 E/S patilla 12 es GROUND y 24 es +Vcc Es de tecnologia E2CMOS de alto rendimiento: Reconfigurable
Logic, Reprogrammable Cells, High Speed Electrical Erasure (<100ms),
20 Year Data Retention.

4 ns max de tiempo de retraso en la propagacin

ING. MIGUEL ANGEL PEREZ SOLANO

25

Que es OLMC
OLMC= OUTPUT LOGIC MACROCELL The GAL22V10 has a variable number of product terms per OLMC. Of the ten available OLMCs, two OLMCs have access to eight product terms (pins 14 and 23, DIP pinout), two have ten product terms (pins 15 and 22), two have twelve product terms (pins 16 and 21), two have fourteen product terms (pins 17 and 20), and two OLMCs have sixteen product terms (pins 18 and 19). In addition to the product terms available for logic, each OLMC has an additional product-term dedicated to output enable control.
ING. MIGUEL ANGEL PEREZ SOLANO 26

DECLARATION OF LANGUAGE ELEMENTS .

This section describes the elements that comprise the

CUPL logic description language

ING. MIGUEL ANGEL PEREZ SOLANO

27

Pin/Node Definition
Since the PIN definitions must be declared at the beginning of the source file, their definition is a natural starting point for a design.

ING. MIGUEL ANGEL PEREZ SOLANO

28

Usage of the Language Syntax

Logical Operators

ING. MIGUEL ANGEL PEREZ SOLANO

29

Using Arithmetic Operators And Functions

ING. MIGUEL ANGEL PEREZ SOLANO

30

USO DE WINCUPL

Software para la creacion de programas con extensin .pld Software para compilar y obtener archivo . Jed software para obtener archivo .lst .doc Software para simulacion con archivos .si .so

ING. MIGUEL ANGEL PEREZ SOLANO

31