Organizao e Arquitetura de computadores

Prof. Wilfredo Blanco Figuerola Curso Superior de:

Tecnologia em Analise e Desenvolvimento de Sistemas Redes

Ementa
1.

Introduo Organizao de Computadores

4.

Sistema de Entrada e Sada

Sistema de Interconexo: Barramentos
Estruturas de interconexo Interconexo de barramentos

Arquitetura e organizao de computadores: viso geral Componentes do sistema de computador Evoluo dos Computadores Representao numrica Caractersticas e tipos Estrutura e organizao Hierarquia de memria Memria principal Memria virtual Memria cache Memria secundria Processadores

2.

Sistema de Memria

Mdulos de E/S Tcnicas de Controle para Transferncia de Dados

E/S Programada E/S Dirigida por Interrupo Acesso Direto Memria (DMA)

5.

Introduo Arquitetura de Computadores

A viso do Software O compilador O montador O ligador O carregador O processo de boot Operaes e operandos Instrues Lgicas e Aritmticas Instrues de desvio Codificao das Instrues Linguagem de descrio de Arquitetura Anatomia de um arquivo executvel

3.

Unidade Central de Processamento

Construo de uma via de dados Abordagem monociclo Abordagem multi-ciclo Pipeline Processadores CISC e RISC Mquinas escalares Mquinas superescalares Mquinas VLIW Tendncias

6.

Linguagem de Montagem

Evoluo dos Processadores

7.

Linguagem de Mquina

ORGANIZAO E ARQUITETURA DE COMPUTADORES

Sistema de Memria Introduo

Controlador de memoria Programas so armazenados aqui

Dispositivos de entrada

Dispositivos de sada
Memoria primaria (RAM) Processador Memoria secundaria (discos rgidos, CDs, etc)

Registradores Memria Cache Interna (L1) Externa (L2) Memria Principal Armazenamento Externo Armazenamento de Segurana Memria Secundria HD, FD, ZIP, CD, DVD Fita Magntica, MO, WORM Capacidade de Armazenamento
ORGANIZAO E ARQUITETURA DE COMPUTADORES
3

Custo por bit

Memria Interna

Velocidade de acesso

Sistema de Memria Memria interna: Registradores

O objetivo de toda memria ou subsistema de memria e armazenar informao, que em algum momento, seja utilizada pelo processador. Antes de uma memria sela utilizada, o processador necessita busc-la (memria cache ou principal) e armazen-la no seu prprio interior, nos registradores.

ORGANIZAO E ARQUITETURA DE COMPUTADORES

Sistema de Memria Memria interna: Registradores

Registrador Elemento superior da pirmide de memria Maior velocidade de transferncia Menor capacidade de armazenamento Maior custo Tempo de acesso: um ciclo de memria (em torno de 1 ou 2 nanos-segundos) Capacidade: armazenam um nico dado, dependendo do tipo de processador. Volatilidade: so memrias volteis, necessitam de energia para funcionarem. Tecnologia: bipolar e MOS (metal oxide semicondutor) Temporalidade: guardam informao o mais temporariamente possvel (tempo necessrio para ser utilizada na UAL). Custo: elevado
5

ORGANIZAO E ARQUITETURA DE COMPUTADORES

Sistema de Memria Memria cache

Sistemas de computao antigos no possua memria cache. Em toda execuo de uma instruo, o processador acessa a memria principal Dependendo do tipo de instruo, levava mais de um ciclo de memria. Esta interface entre o processador e a memria vem sendo um ponto frgil para o performance (gargalo)

(1) Motivo para o surgimento do projeto de uso de memoria cache

www.yourdictionary.com/computer/cache

ORGANIZAO E ARQUITETURA DE COMPUTADORES

Sistema de Memria Memria cache

Memria cache: dispositivo de memria, fabricado com tecnologia semelhante do processador, localizado entre o processador e a memria principal. Tempo de acesso: 5 a 20 ns Capacidade: L1 oscilam entre 32 e 256KB e at 4MB para L2. Volatilidade: so dispositivos volteis. Tecnologia: circuitos eletrnicos de alta velocidade, constitudas de um capacitor/transistor, requerem de recarregamento. Temporariedade: baixo Custo: alto
7

ORGANIZAO E ARQUITETURA DE COMPUTADORES

Sistema de Memria Memria cache

(1) Diferena de velocidade processador->memria principal

Processador Operao Soma: 2ns Transferncia: 100ns Memria principal

Ciclo de tempo do processador muito menor que o ciclo tempo da memria principal Estado de espera (wait state) maior Tecnologia vs Custo Se agrava com o uso concorrente de vrios programas (multi-programao) Em 1960 IBM analisaram o comportamento dos processos (programas)
8

ORGANIZAO E ARQUITETURA DE COMPUTADORES

Sistema de Memria Memria cache

(2) Principio da localidade

MP
____________ ____________ ____________ ____________ Call sub_rotina 1 ____________ ____________ ____________ ____________ ____________ ____________ ____________

Localidade espacial:
Execuo em seqncia

Os programas so executados em pequenos blocos de instrues, executados seqencialmente

Loop 1

Localidade temporal:
Loop 2

sub_rotina 1

Os programas tenderem a usar freqentemente o mesmo endereo em curtos espaos de tempo.

____________ ____________ ____________

ORGANIZAO E ARQUITETURA DE COMPUTADORES

Sistema de Memria Memria cache (Organizao e funcionamento)

(1) Diferena de velocidade processador->memria principal (2) Principio da localidade (espacial e temporal)

Organizao e funcionamento da memria cache

Deve possuir elevada velocidade de transferncia Tamanho capaz de armazenar partes de um programa Suficientemente pequenas para no elevar o custo do sistema.

ORGANIZAO E ARQUITETURA DE COMPUTADORES

10

Sistema de Memria Memria cache (Organizao e funcionamento)

Processador

BD Barramento de dados

Memria Principal

A conexo entre os dispositivos comum ao processador a as duas memorias.

BC

Memria Cache

BC

Redundancia
Facilitando a comunicao entre os trs componentes.

BE Barramento de endereo

BD - BE BC

Transferncia cache/MP: Bloco por blocos de palavras Transferncia cache/processador: Palavra por palavra

Acertos (Hit) Ec = -------------------- * 100 Total acessos

ORGANIZAO E ARQUITETURA DE COMPUTADORES

Eficincia da cache

11

Sistema de Memria Memria cache (Organizao e funcionamento)

Memria principal

N nmero de palavras ou clulas X nmero de clulas de uma linha

Linha 0 Linha 1 Byte 3 Byte 2 Byte 1 Byte 1 : : : : : Byte 1 Byte 0 Byte 0

Byte 0 Byte 1 Bloco 0 Byte 2 Byte 3 Byte 4 Byte 5 Bloco 1

....

Byte 6
Byte 7 Byte 8

B Blocos

Linha L-1

Tag

Dados

Bloco B-1 Byte N-1

N B = ----------- * 100 X
ORGANIZAO E ARQUITETURA DE COMPUTADORES

12

Sistema de Memria Memria cache (Organizao e funcionamento)

No. de Blocos (B) >>> Linhas (L)

Requerendo

Dedicir entre vrias alternativas tecnolgicas:

Mapeamento de dados MP/cache Direto Associativo Associativo por conjunto Algoritmos de substituo de dados na cache Poltica de escrita pela cache Nveis de cache Definio do tamanho das memrias cache, L1 e L2 Escolha de Largura de linha de cache
ORGANIZAO E ARQUITETURA DE COMPUTADORES
13

Sistema de Memria Memria cache (Tipos)

Podem se definir dois tipos (ate agora): UPC/MP (cache de RAM ou RAM Cache)

MP/Discos (cache de disco ou Disk Cache)

ORGANIZAO E ARQUITETURA DE COMPUTADORES

14

Sistema de Memria Memria cache (Atuais arquiteturas)

A diviso tradicional entre cache L1 e cache L2 funcionou bem durante a fase dos processadores single-core e dual-core. Entretanto, com a introduo dos processadores quad-core passou a fazer mais sentido usar caches L1 e L2 menores e incluir um terceiro nvel de cache. Com isso, temos 4 pequenos blocos de cache L1 e L2 (um para cada ncleo) e um grande cache L3 compartilhado entre todos.

Um bom exemplo o Core i7 de 45 nm, que usa 64 KB de cache L1 e 256 KB de cache L2 por ncleo e usa um grande cache L3 de 8 MB compartilhado entre todos. Dentro do processador, ele corresponde rea sombreada no diagrama a seguir, novamente uma rea considervel.

http://hothardware.com/printarticle.aspx?articleid=1384

http://en.wikipedia.org/wiki/Gulftown_%28microprocessor%29
ORGANIZAO E ARQUITETURA DE COMPUTADORES
15

Bibliografia

Gabriel Torres. Hardware Curso Completo. Axcel Books do Brasil Editora Ltda, 4ta edio 2001. Andrew S. Tanenbaum. Organizao Estruturada de Computadores. Pearson Prentice Hall, 5ta edio 2007. Mrio A. Monteiro. Introduo Organizao de Computadores, LTC Editora S.A., 4ta edio 2001. http://en.wikipedia.org/

ORGANIZAO E ARQUITETURA DE COMPUTADORES

16