- Documentmeijs_prorisc_90téléversé parmossaied2
- DocumentMeasurin asd asg the Gap Between FPGAs and ASICstéléversé parmossaied2
- DocumentLow-power High-level Synthesis for FPGA Architecturetéléversé parmossaied2
- DocumentLow-power FPGA Using Pre-Defined Dual-Vdd_dual-Vt Fabricstéléversé parmossaied2
- DocumentLow-Energy Embedded FPGA Structuretéléversé parmossaied2
- DocumentLow Power, Testable Dual Edge Triggered Flip-Flopstéléversé parmossaied2
- DocumentIntel SCC Papertéléversé parmossaied2
- DocumentIntel Integration Guidetéléversé parmossaied2
- DocumentiCE FPGAtéléversé parmossaied2
- DocumentHSPICE Tutorialtéléversé parmossaied2
- DocumentHARP Hard-wired Routing Pattern FPGAstéléversé parmossaied2
- Documentglsvlsi09btéléversé parmossaied2
- DocumentGlitchLess Dynamic Power Minimization in FPGAs Through Edge Alignment and Glitch Filteringtéléversé parmossaied2
- DocumentGlitchLess - An Active Glitch Minimization Technique for FPGAstéléversé parmossaied2
- DocumentGeneral Switch Box Modeling and Optimizationtéléversé parmossaied2
- DocumentGeneral Models and a Reduction Designtéléversé parmossaied2
- DocumentFPGA Power Reduction Using Configurable Dual-Vddtéléversé parmossaied2
- DocumentFPGA Interconnect Planningtéléversé parmossaied2
- DocumentFPGA Implementation of a Low Power, Processor Independenttéléversé parmossaied2
- DocumentFPGA Clock Network Architecture Flexibility vs. Area and Powertéléversé parmossaied2
- DocumentExploring Alternative 3d Fpga Architecturestéléversé parmossaied2
- DocumentEnergy Efficient FPGA Interconnect Designtéléversé parmossaied2
- DocumentEDA Environment for Evaluating a New Switch-Block-Free Reconfigurable Architecture (MPLD)téléversé parmossaied2
- DocumentDynamic Voltage Scaling for Commercial FPGAstéléversé parmossaied2
- DocumentDigitally Programmable Delay Elementtéléversé parmossaied2
- DocumentDesigning a 3-D FPGA- Switch Box Architecture and Thermal Issuestéléversé parmossaied2
- DocumentDelay Optimal Low-power Circuit Clustering for FPGAs With Dual Supply Voltagestéléversé parmossaied2
- Documentd Comparison and Analysis of Delay Elementstéléversé parmossaied2
- DocumentClock-Aware Placement for FPGAstéléversé parmossaied2
- DocumentChapter4 btéléversé parmossaied2
- DocumentCall for Paperstéléversé parmossaied2
- DocumentCAD_Flow0téléversé parmossaied2
- DocumentAssessing Carbon Nanotube Bundle Interconnect for Future FPGA Architecturestéléversé parmossaied2
- DocumentAssessing Carbon Nanotube Bundle Interconnect for Future FPGA Architectures (2)téléversé parmossaied2
- DocumentArea Efficient Switch Box Topologies for 3D FPGAstéléversé parmossaied2
- DocumentArchitecture Evaluation for Power-efficient FPGAstéléversé parmossaied2
- DocumentArchitecture and Performance Evaluation of 3D CMOS-NEM FPGAtéléversé parmossaied2
- DocumentArchitectural Exploration of 3D FPGAs Towards a Better Balance Between Area and Delaytéléversé parmossaied2
- DocumentAppNote Simulation w Sentaurus Feb2011téléversé parmossaied2
- DocumentAn Overview of LP Techniques for FPGAstéléversé parmossaied2
- DocumentAlgorithms for an FPGA Switch Module Routing Problem With Application to Global Routingtéléversé parmossaied2
- DocumentA Tileable Switch Module Architecture for Homogeneous 3D FPGAstéléversé parmossaied2
- DocumentA PLD Architecture for High Performance Computingtéléversé parmossaied2
- DocumentA Novel Low-power FPGA Routing Switchtéléversé parmossaied2
- DocumentA Detailed Router for Field-programmable Gate Arraystéléversé parmossaied2
- DocumentA 90-Nm Low-Power FPGA for Battery-Powered Applicationstéléversé parmossaied2
- Document20130327 IEICE D Hanada en Drafttéléversé parmossaied2
- Document20120405 Presentation Krishnatéléversé parmossaied2
- Document2013 Ieee Csics First Call Rev2téléversé parmossaied2