Académique Documents
Professionnel Documents
Culture Documents
Exercice1:Soitlecircuitsuivant
1. EcrireleprogrammeVHDLquipermetdedcrirececircuitenstructurel
Exercice2:Soitlecircuitsuivant
1. EcrireleprogrammeVHDLquipermetdedcrirececircuitenstructurel
Exercice3:Soitladditionneur2nombre2bitschacun.
USTHB FEI LINS TD FPGA Circuits logiques programmables
1. EcrireleprogrammeVHDLquipermetdedcrirececircuitenutilisantles
instructionscaseetwhen.
Exercice4:Soitlecircuitsuivant
1. EcrireleprogrammeVHDLquipermetdedcrirececircuitenutilisantun
Process.
Exercice5:Raliserlecomposantxor3dcritparleschmasuivant(engardant
lesnomsdesignaux)enVHDL ( Data flow : Flow de donnes).
Exercice6:RaliserenlangageVHDLunregistresynchronede8bits,sensible
sur le front montant du signal dhorloge clk. Lcriture dans le registre est
autorisesilesignalenaestgalun.Lesignalrazdoittreactifun.
USTHB FEI LINS TD FPGA Circuits logiques programmables