Etablissement : Faculté des Sciences de Bizerte Principal Janvier 2020

Matière : Circuits programmables Classe : LA EEA3

Documents : Non autorisés Durée : 2H00

Exercice 1
Soit un système de comptage-décomptage synchrone modulo 12, fonctionnant comme suit :
- Si posit =0, il fonctionne comme un compteur modulo 12.
- Si posit=1, il fonctionne comme un décompteur modulo 12.
1) Programmer par la méthode comportementale ce système de comptage-décomptage.
Exercice 2
Le système gestionnaire de parking donné par la figure ci-dessous, permet de gérer la
disponibilité des places de parking. Ce système possède 4 signaux d’entrée : les captures
d’entrée-sortie, l’horloge et le nombre maximal de places dans le parking. Les entrées
capteurs servent à incrémenter ou à décrémenter le compteur. La sortie de compteur est
comparée au nombre maximal de places dans le parking. Les signaux de sortie sont :
- PD = 1 s’il reste des places disponibles si non PD=0.
- PC= 1 si le parking est complet si non PC=0.

1) Programmer par le langage VHDL le gestionnaire de parking.

Exercice 3
On souhaite modéliser un système de détecteur de parité pour des mots de 4 bits par une
description VHDL. L’entrée du système DIN est modélisée sur 4 bits et les sorties sont ODP
et EVP.
Le fonctionnement du système de détecteur de parité est décrit comme suit :
ODP= ‘1’ si le nombre de ‘1’ dans DIN est impaire, sinon ODP= ‘0’
EVP=‘1’ si le nombre de ‘1’ dans DIN est pair, sinon EVP= ‘0’.
1) Donner la table de vérité selon les 15 différentes valeurs possibles de DIN.
2) Coder le comportement du détecteur de parité avec l’instruction d’assignation sélective
(with…. Select).

1/1