os erin *Un systéme est dit séquentiel, lorsque la ou les sorties dépendent de la combinaison des entrées et de I'état précédent des sorties. Des boucles de rétroaction de la sortie sur l’entrée doivent y figurer. *Les circuits séquentiels sont les circuits dans lesquels le temps intervient dans la définition des sorties. entrées *Un sysiéme séquentiel “garde la mémoire” du passé pour déterminer son CS état présent.© Une lampe électrique commandée par un bouton poussoir de telle fagon qu’une action sur le bouton aliume la lampe, et qu’une action successive l’éteigne : min — © L’évolution du systéme dépend non seulement de la position du bouton poussoir d un instant donné, mais aussi du fait que Ia lampe soit allumée ou non. Le systéme dépend donc de l'état précédent car il conserve la mémoire de l’action précédente ; c'est la caractéristique essentielle d’un systéme séquentiel. 3 Logique séqUentielle synchrone : les signaux périodiques d'une horloge servent & synchroniser tous les changements d'état. Logique séquentielle asynchrone_: lorsque la prise en compte de l'évolution des entrées est effective dés le changement d'état. * Cette notion de synchronisation est surtout utilisée dans le fonctionnement des bascules ef constituants mémoires pour synchroniser plusieurs composants entre eux.© Synchronisation sur un niveau d’hotloge: Ia synchronisation sur un niveau du signal d'horloge est employée dans les bascules & verrouillage "latch flip-flop’. Il suffit d'appliquer le niveau convenable (niveau haut ov bas}, appelé niveau actif pour que la sortie de la bascule puisse changer d'état. © Synchronisation sur un front d’horloge: La durée de synchronisation est réduite a son minimum, (front montant ou descendant). Cette synchronisation est employée dans les bascules & déclenchement sur fronts "edge triggered flip-flop’ © Synchronisation par impubion d’horloge: La synchronisation par impubion [composée de deux fronts) est utilsée dans les bascules o¥ la transition entre entrée et la sortie nécessite le possage @ travers deux bascules comme la structure mative esclave ‘master slave 2 petit ele athe 5 © Un circuit détecteur de front génére une impulsion montante étroite (CLK*) ui se produit en coincidence avec le front actif de l"impulsion d’horloge CLK. . © Vinverseur introduit un retard de quelques nanosecondes de sorte que le front de CLK\ a lieu légérement plus tard que celui de CLK. © La porte ET génére ainsi une pointe de tension de sortie qui est @ 1 pendant seulement quelques nanosecondes, soit pendant le temps o CLK\ ef CLK sont tous les deux au niveau HAUT.Le montage suivant fonctionne de la méme facon que pour le détecteur de front montant, mais détecte cette fois les fronts descendants. © Viinverseur introduit un retard de quelques nanosecondes de sorle que le front de CLK\ lieu légérement plus tard que celui de CLK. ola porte ET génére ainsi une pointe de tension de sortie qui est & 1 pendant seulement quelques nanosecondes, soit pendant le temps ov CLK\ et CLK sont tous les deux au niveau BAS. oO Bascules o Compteurs oO Registres© La bascule RS est la bascule de base la plus élémentaire dont sont dérivées les autres bascules. © La bascule est construite au moyen de deux portes NON-ET (NAND) ou de deux portes NON-OU (NOR ou NI). © Les deux portes NAND sont rétro-couplées, de sorte que Ia sortie de la porte NAND 1 est connectée a l'une des entrées de la porte NAND 2 et vice-versa. 10© Les sorties Q et Q\ respectivement, sont les sorties de l'élément de mémoire. Dans des conditions normales, une sortie est toujours s i . 1 ——o Vinverse de l'autre. © Les entrées de | désignée par: !ément de mémoire sont *§ (Set) [+ >t a cl + C (Clear) ou R (Reset). © La valeur de Ia sortie Qt au temps t dépend 4 la fois des valeurs de Cc. S et de l'état de sortie Qt-1(état immédiatement avant V'application de la nouvelle sequence d'entrée). © La combinaison de ces trois variables donne normalement 23 combinaisons possibles de sortie. 12© Les entrées $ et C se trouvent normalement toutes les deux au niveau HAUT. © llya done 2 états stables de sorties probables: s4y c4 © L’état_des sorties est fonction des niveaux présents au moment de l'enclenchement de la mémoire. © Pour changer |’état de sortie de Ia bascule, il faut en porter une au nivéau BAS. Loa, = Ene de dépare ares : “4 ¥ “ia = tecde dire é — Emtintérmédinire Loaf — Etat de dépare — xa incérmécaire Cette situation produit des niveaux HAUTS aux deux sorties simultanément, ce qui est évidemment une situation a éliminer.Bascule RS : Circuits, symbole et table de vérité : ‘Schima interne ef chdma bloc “Table de ver Schema interme] Schema blow a Tinerdre = corte dun 7 (Se) 0 éerture dun 0 (Reset) DLs fer Gi mémorisaton Cette table de vérité pour représenter un élément de mémoire en NAND. "7 Exemple 18Remarque Dans le cas d'une bascule RS a portes « NAND » les entrées $ et R sont complémentées (/R et /S}. Pour obtenir des entrées R et S, il faut ajouter [> ° deux inverseurs: ry] => ” Bascule RS en NOR: Circuits, symbole et table de vérité : ‘Schéma interne et schéma bloc “Table de verité Tehema interne | _ Schema bloc Q Gx mémorisation 0 Geriture un 0 (Rese) a ) Binterdire Circuits, symbole et table de vérité pour des éléments de mémoire en porte NOR: 10Exemple 21 © C'est une bascule qui passe d’un état a l'autre seulement lorsque le signal d'horloge effectue la transition de 0 & 1(front montant). 3 a 0,0, © «fl! tla 1 so a & caeLes entrées Set C commandent Ia valeur qu'on retrouve 4 la sortie de la bascule de la méme maniére que dans le cas d'un élément de mémoire NOR, sauf qu’ici, Ia bascule ne modifie pas sa sortie avant qu’artive le front montant du signal d’horloge. 23 12© Les entrées J ef K commandent l'état de Ia bascule comme le font les entrées § ef C de Ia bascule S-C synchrone, 4 l'exception de I’importante différence que voici: La condition J =K = I ne donne ©; Oi © pas lieu 4 une condition ambigué! 7 13+ Apartir de la table de transitionT=: ee Ea: oO al 1 0 OA partir de la table de vérité Qhr=dnQ+KnQ, © Contrairement aux bascules S-C et |-K, cette bascule ne posséde qu'une entrée de commande synchrone, appelée D, pour données. [eo expe] © Lasortie Q prend |’état de l’entrée D a l’instant du front de CLK. © Auirement dit, le niveau actuellement sur D se retrouvera mémoris bascule a I'instant du front. dare la 45© On peut réaliser une bascule D 4 I'aide d'une bascule R-S ou J-K ea 16© La bascule D déclenchée par un signal d'horloge posséde un circuit détecteur de front qui garantit que la sortie prend la valeur de l’entrée D seulement quand se produit Ia transition de déclenchement du signal d'horloge. Si ce détecteur est enlevé, on obtient un circuit qui fonctionne assez différemment. Ce circuit est appelé un élément de mémoire D: © Quand I’enirée de validation (VAD) est au niveau haut: lasortie Q alaméme forme d’onde que D: dans ce mode, on dit que l'élément de mémoire D est transparent. © Quand VAD passe au niveau BAS: entrée D est empéchée d'influencer sur |’élément de mémoire NON-ET. En effet, les sorties des deux portes d’aiguillage sont forcées 4 Ia valeur 1. © En d’autres mots, les sorties sont verrouillées sur leur niveau actuel et ne peuvent , changer tant que VAD reste au niveau BAS mémesi D change. : 34 a7© La boscule T est une bascule qui a une seule entrée T et deux sorties complémentaires Q et Q. © Les sorties de Ia bascule changent d’état @ chaque front appliqué a son entrée. © La bascule T peut étre réalisée 4 partir d’une bascule JK ou d’une bascule D. ‘ Sitter ox — cn Ls 3 Le [arenes © Tir basement 35 © La majeure partie des bascules synchrones possédent en plus des enirées asynchrones qui agissent indépendamment des entrées synchrones et du signal d'horloge. © Ona recours 4 de telles entrées pour forcer en tout temps la remise & 1 ou a 0 de la bascule, quelles que soient les conditions des entrées. 18© Une autre facon de présenter ces entrées est de dire que ce sont des entrées prioritaires, qui imposent un état a la bascule malgré les commandes lancées par les autres entrées. © L'exemple ci-dessous nous monire la, sortie Q en fonction de RAU et RAZ en * maintenant les entrées J et Ka 1 afinde ...° faire fonctionner le mode bascule d'une l porte J-K. —HF +$—+ = i i om ° i i Cd i Ee 7 ae ! / 8 19© la mise en cascade de plusieurs bascules est trés utilisée pour différentes applications comme Ia réalisation des registres 6 décalage. © Pour de telle application, il est nécessaire que les bascules ne changent pas d'état simultanément lors de l’application du signal d’horioge. : &a}-—_fs a] a Exemple: ax! ft ie : Les sorties G0, QI, @2 tannin. chengent simultanément . d'état (aprés le temps oe de retard tp), los de 9, application du signal Ae dhorloge. 3° a © Le fonctionnement souhaité des bascules pour l'application des registtes & décalage, est donné parle chronogramme de la figure crdessous: i, © L’état de la bascule-1 change lors de la premiére impubion d’horloge, celui de la bascule-2 lors de la deuxime impubion, et celui de la bascule-3 lors de a trosigme impubsion d’horloge. © Pour obtenir un tel fonctionnement, il faut que les bascules soient sensibles & une transition négative du signal d’horloge et non & une transition positive, ce qui exclut Vutilsation de boscules de type verrou "latch" mais plutdt des bascules de structures Moitre-Esclave. 20© Exemple Jk maitre esclave : ra > al al a