Année universitaire : 2023 - 2024

Module : Architecture des ordinateurs et assembleur

Pr. Safae Berrichi

TD - Série N° 3

Exercice 1 : Nombre signés

1. Coder sur 4 bits les valeurs suivantes : 7, 2, -7 et −2 avec les représentations : SVA, CA1 et
CA2.
2. Coder −15 en complément à 2 sur 1 octet.
3. Décoder cette valeur binaire 10100010 représentée en complément à 2.
4. Coder les entiers 18 et −18 sur un octet en utilisant la représentation par le signe et la valeur
absolue. Montrer que l’addition binaire de ces entiers ainsi codés produit un résultat incorrect.
Montrer qu’en revanche le résultat est correct si ces entiers sont codés en utilisant la représentation
par le complément à 2.

Exercice 2 : Calculs arithmétiques

1. Effectuer sur 8 bits les opérations suivantes en binaire. Préciser, pour chaque opération, la retenue et
le débordement. :
a. 53 + 72
b. 78 – 23
c. 51 + 127
d. −3 − 127
2. Effectuer les opérations suivantes en héxadécimal:
a. (56 + 2C)16
b. (56-2C)16
3. Effectuer la multiplication de chacune des opérations suivantes :
a. 1101 et 110
b. 1111 et 101
c. 10110 et 11
4. Donner le reste et le quotient de chacune des opérations suivantes :
a. 1100000 / 110
b. 111111 / 11
c. 1110100 / 101

Exercice 3 : Nombres réels

a. Coder sur 8 bits en binaire les parties fractionnaires suivantes : 24,625
1. Décoder les nombres suivants : 0,10110000 et 110.11011001
2. Effectuer la somme des deux nombres (100,10)2, et (1,1010)2
3. Convertir le nombre décimal 8,625 en virgule flottante suivant la norme IEEE 754
4. Soient les 2 nombres codés suivant la norme IEEE 754 et représentés en hexadécimal :
3EE00000 et 3D800000. Donner le résultat sous forme IEEE 754 et sous forme décimale.

1|1Pages