Faculté des sciences Décembre 2020

Département de physique - Agadir

TD d‘électronique numérique(SMI3)
Série 1
Exercice1 :
1. Remplir le tableau suivant en convertissant les nombres vers les bases
indiquées:

2. Remplir le tableau suivant en convertissant les nombres vers les bases

indiquées:

Exercice 2 :
1. Effectuer les additions suivantes des nombres binaires:
1001 1011 101
+1011 + 0110 +100
--------- -------- ---------
2. Effectuer les soustractions suivantes des nombres binaires:
1011 1101 110
-1001 - 0110 -100
--------- -------- ---------
3. Effectuer les multiplications suivantes des nombres binaires:
1011 1101 110
X 11 x 110 x101
--------- -------- ---------
Exercice3 :

TD d’électronique Numérique Pr. E .AASSIF 1

Convertir les nombres décimaux suivants en nombres des bases indiquées:
a) (54)10 = ( ? )2 (83)10 = ( ? )2 (15,6)10 = ( ? )2
b) (564)10 = ( ? )8 (83)10 = ( ? )8 (156)10 = ( ? )8
c) (1564)10 = ( ? )16 (83)10 = ( ? )16 (156)10 = ( ? )16

Exercice4 :
Convertir les nombres suivants (représentés en décimal) en base binaire.
a) 124 c) 17,125
b) 32,75 d) 0,0625
Exercice 5:
Convertir les nombres fractionnaires suivants vers les bases indiquées.
a) (1011,0011)2 vers la base 10.
b) (7,7)8 vers la base 10.
c) (4B,CC)16 vers la base 10.
d) (10,5625)10 vers la base 2.
e) (10,5625)10 vers la base 16.
f) (10,5625)10 vers la base 8.
Exercice 6 :
Effectuer les conversions suivantes en utilisant la base 2 comme base
intermédiaire:
a. (673,6)8 vers la base Hexadécimale,
b. (E7C ,B)16 vers la base octale,
c. (310,2)4 vers la base octale.
Exercice7:
Voici trois nombres exprimés en base 10 :
(N1)10 = 45; (N2)10 =87; (N3)10 = 112;
a) Convertir les 3 nombres en binaire signé (sur 8 bits) en utilisant le
complément à 2.
b) Faire les opérations arithmétiques ci-dessous en utilisant les nombres
binaires signés équivalents:
S1=N1 + N2
S2= N1 + N3
D= N2 – N1
Exercice8:
a) Rappeler le principe de la conversion d’un nombre binaire naturel (N)BN en
un nombre Binaire réfléchi(code GRAY).
b) Rappeler le principe de la conversion d’un nombre binaire réfléchi (N)R en
un nombre binaire naturel BN.
c) Soit le nombre (N)BN=(1101)BN , convertir ce nombre en binaire réfléchi.
d) Soit le nombre (N)R=(1011)R , convertir ce nombre en binaire naturel.

TD d’électronique Numérique Pr. E .AASSIF 2

Faculté des sciences Décembre 2020
Département de physique - Agadir
TD d‘électronique numérique(SMI3) correction
Série 1
Exercice1 :
1. Remplir le tableau suivant en convertissant les nombres vers les bases
indiquées:

2. Remplir le tableau suivant en convertissant les nombres vers les bases

indiquées:

Exercice 2 :
1. Effectuer les additions suivantes des nombres binaires:
1001 1011 101
+1011 + 0110 +100
--------- -------- ---------
= 10100 = 10001 =1001
2. Effectuer les soustractions suivantes des nombres binaires:
1011 1101 110
-1001 - 0110 -100
--------- -------- ---------
=0010 =0101 = 010
3. Effectuer les multiplications suivantes des nombres binaires:
1011 1101 110
X 11 x 110 x101
--------- -------- ---------

TD d’électronique Numérique Pr. E .AASSIF 1

 =100001 = 1001110 =11110
Exercice3 :
Convertir les nombres décimaux suivants en nombres des bases indiquées:
a) (54)10 = ( 110110 )2 (83)10 = ( 1010011 )2 (156)10 = ( 10011100 )2
b) (564)10 = ( 1064)8 (83)10 = ( 123 )8 (156)10 = ( 234 )8
c) (1564)10 = ( 61C )16 (83)10 = ( 53 )16 (156)10 = ( 9C )16

Exercice4 :
Convertir les nombres suivants (représentés en décimal) en base binaire.
a) 124(01111100 )2 c) 17,125(10001,001)2
b) 32,75(100000,11)2 d) 0,0625(0,0001)2
Exercice 5:
Convertir les nombres fractionnaires suivants vers les bases indiquées.
a) (1011,0011)2 vers la base 10(11 ,1875)10
b) (7,7)8 vers la base 10(1,875)10
c) (4B,CC)16 vers la base 10(75,796875)10
d) (10,5625)10 vers la base 2(1010,1001)2
e) (10,5625)10 vers la base 16(A,9)16
f) (10,5625)10 vers la base 8(12,44)8
Exercice 6 :
Effectuer les conversions suivantes en utilisant la base 2 comme base
intermédiaire:
a. (673,6)8 vers la base Hexadécimale( 443,463)10
b. (E7C ,B)16 vers la base octale(7174,54 )8
c. (310,2)4 vers la base octale(64,4)8
Exercice7:
Voici trois nombres exprimés en base 10 :
(N1)10 = 45; (N2)10 =87; (N3)10 = 112;
a) Convertir les 3 nombres en binaire signé (sur 8 bits) en utilisant le
complément à 2.
(+45)10=(00101101)2 (+87)10=(01010111) 2 (+112)10=(01110000)2
b) Faire les opérations arithmétiques ci-dessous en utilisant les nombres
binaires signés équivalents:
S1=N1 + N2=(+45)10+(+87)10=(0000101101)+(0001010111)=(0010000100)2
Remarque: pour cette somme, il faut utiliser 9 ou 10 bits pour l’écriture des
nombres binaires signés car dépassement de capacité.
S2= N1 + N3=(+45)10+(112)10= (000000101101)+(0001110000)=(0010011101)
Même Remarque.
D= N2 – N1=(+87)10+(-45)10= ?

TD d’électronique Numérique Pr. E .AASSIF 2

Avant d’effectuer ce calcul, il faut trouver la valeur de (-45)10 en binaire
signé.
(+45)10= 00101101
CR(+45)=11010010 (CR: Complément restreint ou complément à 1)
CV(+45)=11010010+1=11010011=(-45)10. (CV: Complément vrai ou
complément à 2)
D= N2 – N1=(+87)10+(-45)10=(01010111)+(11010011)=(100101010). Le chiffre 1
en bleu ne sera pas pris en compte car débordement. Donc le résultat de la
somme (+87)10+(-45)10 =(00101010)
On convertit le nombre : (00101010)2 on trouve : (+42)10. Ce qui donne le bon
résultat.
Exercice8:
a) Rappeler le principe de la conversion d’un nombre binaire naturel (N)BN en
un nombre Binaire réfléchi(code GRAY) (N)BR.
Le principe de calcul est le suivant :

b) Rappeler le principe de la conversion d’un nombre binaire réfléchi (N)R en

un nombre binaire naturel BN.
Le principe de calcul est le suivant :

Bn : Chiffre binaire naturel de rang n

Bn+1 : Chiffre binaire naturel de rang n+1
Gn : Chiffre binaire réfléchi de rang n
c) Soit le nombre (N)BN=(1101)BN , convertir ce nombre en binaire réfléchi.
(N)BR= (1011)BR
d) Soit le nombre (N)R=(1011)R , convertir ce nombre en binaire naturel.
(N)BN= (1101)BR

TD d’électronique Numérique Pr. E .AASSIF 3

Université Ibn Zohr DEPARTEMENT DE PHYSIQUE
FACULTE DES SCIENCES SMI3 2020-2021
AGADIR Prof. F. EL GUEZAR

TD2 D’ÉLECTRONIQUE NUMERIQUE

Exercice 1

1) En utilisant les règles de l’algèbre de Boole, simplifier les fonctions logiques suivantes :
 𝐹1 (𝑎, 𝑏, 𝑐 ) = 𝑎̅𝑏̅𝑐 + 𝑎𝑏̅𝑐 + 𝑎𝑏𝑐̅ + 𝑎𝑏̅𝑐̅
 𝐹2 (𝑎, 𝑏, 𝑐, 𝑑 ) = 𝑎̅𝑏̅𝑐𝑑̅ + 𝑎̅𝑏𝑐̅𝑑 + 𝑎𝑏̅𝑐𝑑̅ + 𝑎̅𝑏̅𝑐̅𝑑̅ + 𝑎𝑏𝑐̅𝑑 + 𝑎̅𝑏𝑐𝑑 + 𝑎𝑏̅𝑐̅𝑑̅
 𝐹3 (𝑎, 𝑏, 𝑐, 𝑑 ) = (𝑎̅𝑏 + 𝑎𝑏 + 𝑎𝑏̅)(𝑐𝑑̅ + 𝑐̅𝑑̅ ) + 𝑐𝑑̅ (𝑎̅𝑏 + 𝑎𝑏)
 𝐹4 (𝑎, 𝑏, 𝑐, 𝑑 ) = 𝑎𝑏 + 𝑐̅𝑑̅ + 𝑎̅ 𝑏̅𝑐𝑑̅ + 𝑎̅𝑏𝑐𝑑̅
2) Retrouver les mêmes résultats en utilisant le tableau de Karnaugh.
3) Dessiner les logigrammes correspondant aux fonctions F1, F2, F3 et F4 en n’utilisant que :
- des portes NAND,
- des portes NOR.

Exercice 2

Soit la fonction f(x, y, z) définie par la table de vérité ci-contre: x y z f(x,y,z)

1) Écrire la fonction logique correspondante à cette table de vérité sous 0 0 0 1
les 2 formes canoniques (conjonctive SDP et disjonctive PDS). 0 0 1 0
2) Simplifier la première forme canonique avec la méthode algébrique. 0 1 0 1
0 1 1 1
3) À l’aide de la méthode des tableaux de Karnaugh, déterminer la
1 0 0 0
forme simplifiée de cette fonction et vérifier que votre simplification 1 0 1 0
algébrique était correcte. 1 1 0 0
4) Dessiner le logigramme de f. 1 1 1 1

Exercice 3

Soit le circuit logique ci-contre:

1) Donner l’expression algébrique de s.
2) Simplifier la fonction s en utilisant les propriétés
de l’algèbre de Boole, et en utilisant la table de
Karnaugh.
3) Redessiner s en n’utilisant que :
- des portes NAND,
- des portes NOR.

Page 1 / 2
Exercice 4

1) En utilisant la méthode de Karnaugh, déterminer deux expressions minimales de la

fonction 𝐹1 :
𝐹1 (𝐴, 𝐵, 𝐶, 𝐷) = ∑ (1, 2, 3, 4, 5, 9, 10, 11, 12, 13)
2) Déterminer l’expression simplifiée de 𝐹2 :
𝐹2 (𝐴, 𝐵, 𝐶, 𝐷) = ∑(1,2,8,9,10,12) + ∑(3,5,6,7,13,14,15)
1 ∅

Exercice 5 (Contrôle de qualité de fabrication de briques)

Cahier des charges
Dans une usine de brique, on effectue le contrôle de qualité selon quatre critères: poids P,
longueur L, largeur l, hauteur h.
Si le critère est correct, il est noté 1 sinon 0. On peut classer les briques en trois catégories :
QUALITE A : le poids P et deux dimensions au moins sont
corrects.
QUALITE B : le poids seul est incorrect ou le poids étant correct,
deux dimensions au moins sont incorrectes.
QUALITE C : le poids est incorrect ainsi qu'une ou plusieurs
dimensions.

Questions
1) Établir la table de vérité correspondante pour A, B et C en fonction de P, L, l et h
2) En déduire les tableaux de Karnaugh.
3) Trouver les équations logiques simplifiées de A, B et C.
4) Exprimer B en fonction des deux autres équations A et C. Proposer un schéma logique de
A, B et C à l’aide de 2 circuits intégrés 74LS12 contenants 3 NAND à 3 entrées et 1 circuit
intégré 74LS02 contenant 4 NOR à 2 entrées.

Page 2 / 2
 UNIVERSITÉ IBN ZOHR DÉPARTEMENT DE PHYSIQUE
FACULTÉ DES SCIENCES SMI3 2020-2021
AGADIR

CORRECTION DU TD2 D’ÉLECTRONIQUE NUMÉRIQUE

Exercice 1
 𝐹 (𝑎, 𝑏, 𝑐) = 𝑎𝑏𝑐 + 𝑎𝑏𝑐 + 𝑎𝑏𝑐̅ + 𝑎𝑏𝑐̅
1) Simplification de F
 En utilisant les règles de l’algèbre de Boole :
𝐹 (𝑎, 𝑏, 𝑐) = 𝑎𝑏𝑐 + 𝑎𝑏 𝑐 + 𝑎𝑏𝑐̅ + 𝑎𝑏𝑐̅
= 𝑏𝑐 (𝑎 + 𝑎) + 𝑎𝑐̅ (𝑏 + 𝑏)

Donc 𝑭𝟏 (𝒂, 𝒃, 𝒄) = 𝒃𝒄 + 𝒂𝒄
 En utilisant le tableau de Karnaugh :
𝐹 (𝑎, 𝑏, 𝑐) = (1,4,5,6)

Donc, on aura la même expression obtenue par la méthode algébrique :

𝑭𝟏 (𝒂, 𝒃, 𝒄) = 𝒃𝒄 + 𝒂𝒄
2) Logigramme de F :
 Logigramme de F1 avec des portes NAND  Logigramme de F1 avec des portes NOR

on a on a
𝐹 (𝑎, 𝑏, 𝑐) = 𝑏𝑐 + 𝑎𝑐̅ = 𝑏𝑐 + 𝑎𝑐 = 𝑏𝑐 . 𝑎𝑐̅ 𝐹 (𝑎, 𝑏, 𝑐) = 𝑏𝑐 + 𝑎𝑐̅ = 𝑏𝑐 + 𝑎𝑐̅
= 𝑏 + 𝑐̅ + 𝑎 + 𝑐̿ = 𝑏 + 𝑐̅ + 𝑎 + 𝑐

 𝐹 (𝑎, 𝑏, 𝑐, 𝑑) = 𝑎𝑏𝑐𝑑̅ + 𝑎𝑏𝑐̅𝑑 + 𝑎𝑏𝑐𝑑̅ + 𝑎𝑏 𝑐̅𝑑̅ + 𝑎𝑏𝑐̅𝑑 + 𝑎𝑏𝑐𝑑 + 𝑎𝑏𝑐̅𝑑̅

1) Simplification de F
Prof. Mme F. EL GUEZAR SMI3 2020-2021 Page 1 / 9
  En utilisant les règles de l’algèbre de Boole :
𝐹 (𝑎, 𝑏, 𝑐, 𝑑) = 𝑎𝑏𝑐𝑑̅ + 𝑎𝑏𝑐̅𝑑 + 𝑎𝑏𝑐𝑑̅ + 𝑎𝑏𝑐̅𝑑̅ + 𝑎𝑏𝑐̅𝑑 + 𝑎𝑏𝑐𝑑 + 𝑎𝑏 𝑐̅𝑑̅

= 𝑎𝑏𝑐𝑑̅ + 𝑎𝑏𝑐̅𝑑 + 𝑎𝑏 𝑐𝑑̅ + 𝑎𝑏𝑐̅𝑑̅ + 𝑎𝑏𝑐̅𝑑 + 𝑎𝑏𝑐𝑑 + 𝑎𝑏 𝑐̅𝑑̅

= 𝑎𝑏𝑐𝑑̅ + 𝑎𝑏𝑐𝑑̅ + 𝑎 𝑏𝑐̅𝑑 + 𝑎𝑏𝑐̅𝑑 + 𝑎 𝑏𝑐̅𝑑 + 𝑎𝑏𝑐𝑑 + 𝑎 𝑏𝑐̅𝑑̅ + 𝑎𝑏𝑐̅𝑑̅
= 𝑏𝑐𝑑̅ (a + a) + 𝑏𝑐̅𝑑 (a + a) + 𝑎𝑏𝑑 (c + c) + 𝑏𝑐̅𝑑̅ (a + a)

= 𝑏𝑐𝑑̅ + 𝑏𝑐̅𝑑 + 𝑎𝑏𝑑 + 𝑏𝑐̅𝑑̅

= 𝑎𝑏𝑑̅ + 𝑏𝑐̅𝑑 + 𝑏𝑐𝑑̅ + 𝑏𝑐̅𝑑̅
= 𝑎𝑏 𝑑̅ + 𝑏𝑐̅𝑑 + 𝑏 𝑑̅ (𝑐̅ + c)

Donc 𝑭𝟐 (𝒂, 𝒃, 𝒄, 𝒅) = 𝒂𝒃𝒅 + 𝒃𝒄𝒅 + 𝒃𝒅

 En utilisant le tableau de Karnaugh :
𝐹 (𝑎, 𝑏, 𝑐, 𝑑) = (0,2,5,7,8,10,13)

Donc, on obtient le même résultat:

𝑭𝟐 (𝒂, 𝒃, 𝒄, 𝒅) = 𝒂𝒃𝒅 + 𝒃𝒄𝒅 + 𝒃𝒅
2) Logigramme de F :
 Logigramme de F2 avec des portes NAND  Logigramme de F2 avec des portes NOR
on a on a
𝐹 (𝑎, 𝑏, 𝑐, 𝑑) = 𝑎 𝑏𝑑 + 𝑏𝑐̅𝑑 + 𝑏𝑑 ̅ 𝐹 (𝑎, 𝑏, 𝑐, 𝑑) = 𝑎𝑏𝑑 + 𝑏𝑐̅𝑑 + 𝑏𝑑̅
= 𝑎𝑏𝑑 + 𝑏𝑐̅𝑑 + 𝑏𝑑̅ = 𝑎 𝑏𝑑 + 𝑏𝑐̅𝑑 + 𝑏𝑑̅
= 𝑎𝑏𝑑 . 𝑏𝑐̅𝑑 . 𝑏𝑑̅ =𝑎 + 𝑏 + 𝑑̅ + 𝑏 + 𝑐̅̅ + 𝑑̅ + 𝑏 + 𝑑̅
= 𝑎 + 𝑏 + 𝑑̅ + 𝑏 + 𝑐 + 𝑑̅ + 𝑏 + 𝑑

Prof. Mme F. EL GUEZAR SMI3 2020-2021 Page 2 / 9

  𝐹 (𝑎, 𝑏, 𝑐, 𝑑) = 𝑎𝑏 + 𝑎𝑏 + 𝑎𝑏 𝑐𝑑̅ + 𝑐̅𝑑̅ + 𝑐̅𝑑 (𝑎𝑏 + 𝑎𝑏)
1) Simplification de F
 En utilisant les règles de l’algèbre de Boole :

𝐹 (𝑎, 𝑏, 𝑐, 𝑑) = 𝑎 𝑏 + 𝑎𝑏 + 𝑎𝑏 𝑐𝑑̅ + 𝑐̅𝑑̅ + 𝑐̅𝑑 (𝑎𝑏 + 𝑎𝑏)

= 𝑎𝑏 + 𝑎𝑏 + 𝑎𝑏 + 𝑎𝑏 𝑐𝑑̅ + 𝑐̅𝑑̅ + 𝑐̅𝑑 (𝑎𝑏 + 𝑎𝑏)

= 𝑏 (a + a) + 𝑎 b + b 𝑑̅ (c + c) + 𝑏𝑐̅𝑑 (a + a)

= (𝑏 + 𝑎)𝑑̅ + 𝑏𝑐̅𝑑
= 𝑎𝑑̅ + 𝑏𝑑̅ + 𝑏𝑐̅𝑑
= 𝑎𝑑̅ + 𝑏(𝑑̅ + 𝑐̅𝑑 )
= 𝑎𝑑̅ + 𝑏 𝑑̅ + 𝑐̅ (𝑑̅ + 𝑑)

Donc 𝑭𝟑 (𝒂, 𝒃, 𝒄, 𝒅) = 𝒂𝒅 + 𝒃𝒅 + 𝒃𝒄
 En utilisant le tableau de Karnaugh :
𝐹 (𝑎, 𝑏, 𝑐, 𝑑) = (4,5,6,8,10,12,13,14)

Donc, on obtient le même résultat:

𝑭𝟑 (𝒂, 𝒃, 𝒄, 𝒅) = 𝒂𝒅 + 𝒃𝒅 + 𝒃𝒄

2) Logigramme de F :
 Logigramme de F3 avec des portes NAND  Logigramme de F3 avec des portes NOR
on a on a
𝐹 (𝑎, 𝑏, 𝑐, 𝑑) = 𝑎𝑑̅ + 𝑏𝑑̅ + 𝑏𝑐̅ 𝐹 (𝑎, 𝑏, 𝑐, 𝑑) = 𝑎𝑑̅ + 𝑏𝑑̅ + 𝑏𝑐̅
= 𝑎𝑑̅ + 𝑏𝑑̅ + 𝑏𝑐̅ = 𝑎𝑑̅ + 𝑏𝑑̅ + 𝑏𝑐̅
= 𝑎𝑑̅ . 𝑏𝑑̅ . 𝑏𝑐̅ =𝑎+𝑑+𝑏+𝑑+𝑏+𝑐

Prof. Mme F. EL GUEZAR SMI3 2020-2021 Page 3 / 9

  𝐹 (𝑎, 𝑏, 𝑐, 𝑑) = 𝑎𝑏 + 𝑐̅𝑑̅ + 𝑎 𝑏𝑐𝑑̅ + 𝑎𝑏𝑐𝑑̅
1) Simplification de F
 En utilisant les règles de l’algèbre de Boole :
𝐹 (𝑎, 𝑏, 𝑐, 𝑑) = 𝑎𝑏 + 𝑐̅𝑑̅ + 𝑎 𝑏𝑐𝑑̅ + 𝑎𝑏𝑐𝑑̅

= 𝑎𝑏 + 𝑐̅𝑑̅ + 𝑎𝑏𝑐𝑑̅ + 𝑎𝑏𝑐𝑑̅

= 𝑎𝑏 + 𝑐̅𝑑̅ + 𝑎 𝑐𝑑̅ 𝑏 + 𝑏

= 𝑎𝑏 + 𝑐̅𝑑̅ + 𝑎𝑐𝑑̅
= 𝑎𝑏 + 𝑑̅ (𝑐̅ + 𝑎 𝑐)
= 𝑎𝑏 + 𝑑̅ (𝑐̅ + 𝑎) (𝑐̅ + c)

Donc 𝑭𝟒 (𝒂, 𝒃, 𝒄, 𝒅) = 𝒂𝒃 + 𝒂𝒅 + 𝒄𝒅

 En utilisant le tableau de Karnaugh :

𝐹 (𝑎, 𝑏, 𝑐, 𝑑) = (0,2,4,6,8,12,13,14,15)

Donc, on obtient le même résultat:

𝑭𝟒 (𝒂, 𝒃, 𝒄, 𝒅) = 𝒂𝒃 + 𝒂𝒅 + 𝒄𝒅

2) Logigramme de F :
 Logigramme de F4 avec des portes  Logigramme de F4 avec des portes NOR
NAND
on a on a
𝐹 (𝑎, 𝑏, 𝑐, 𝑑) = 𝑎𝑏 + 𝑎𝑑̅ + 𝑐̅𝑑̅ 𝐹 (𝑎, 𝑏, 𝑐, 𝑑) = 𝑎𝑏 + 𝑎𝑑̅ + 𝑐̅𝑑̅
= 𝑎𝑏 + 𝑎𝑑̅ + 𝑐̅𝑑̅ = 𝑎𝑏 + 𝑎 𝑑̅ + 𝑐̅𝑑̅
= 𝑎𝑏. 𝑎𝑑̅ . 𝑐̅𝑑̅ =𝑎 + 𝑏 + 𝑎 + 𝑑 + 𝑐 + 𝑑

Prof. Mme F. EL GUEZAR SMI3 2020-2021 Page 4 / 9

Exercice 2
1) Fonction logique correspondante à la table de vérité sous les 2 formes canoniques
(conjonctive SDP et disjonctive PDS) :

- La 1ère forme canonique (conjonctive SDP Somme Des Produits) :

On utilise les uns
𝒇(𝒙, 𝒚, 𝒛) = 𝒙𝒚𝒛 + 𝒙𝒚𝒛 + 𝒙𝒚𝒛 + 𝒙𝒚𝒛 = (𝟎, 𝟐, 𝟑, 𝟕)
𝟏

- La 2ème forme canonique (disjonctive PDS Produit Des Sommes) :

On utilise les zéros
𝑓 (̅ 𝑥, 𝑦, 𝑧) = 𝑥̅ 𝑦𝑧 + 𝑥𝑦𝑧̅ + 𝑥𝑦𝑧 + 𝑥𝑦𝑧̅ = (1,4,5,6)

𝑓(𝑥, 𝑦, 𝑧) = 𝑥̅ 𝑦𝑧 + 𝑥𝑦𝑧̅ + 𝑥𝑦𝑧 + 𝑥𝑦𝑧̅ = 𝑥̅ 𝑦𝑧. 𝑥𝑦𝑧̅. 𝑥𝑦𝑧. 𝑥𝑦𝑧̅

= (𝑥̿ + 𝑦 + 𝑧̅)(𝑥̅ + 𝑦 + 𝑧̿)(𝑥̅ + 𝑦 + 𝑧̅)(𝑥̅ + 𝑦 + 𝑧̿)
Donc
𝒇(𝒙, 𝒚, 𝒛) = (𝒙 + 𝒚 + 𝒛)(𝒙 + 𝒚 + 𝒛)(𝒙 + 𝒚 + 𝒛)(𝒙 + 𝒚 + 𝒛)
2) Simplification de la première forme canonique avec la méthode algébrique :
𝑓(𝑥, 𝑦, 𝑧) = 𝑥̅ 𝑦𝑧̅ + 𝑥̅ 𝑦𝑧̅ + 𝑥̅ 𝑦𝑧 + 𝑥𝑦𝑧 = 𝑥̅ 𝑧(̅ 𝑦 + 𝑦) + 𝑦𝑧(𝑥̅ + 𝑥)
D’où
𝒇(𝒙, 𝒚, 𝒛) = 𝒙𝒛 + 𝒚𝒛
3) Méthode de tableau de Karnaugh:

Donc le résultat est vérifié : 𝒇(𝒙, 𝒚, 𝒛) = 𝒙𝒛 + 𝒚𝒛

4) Logigramme de f :

Prof. Mme F. EL GUEZAR SMI3 2020-2021 Page 5 / 9

Exercice 3
1) Expression algébrique de s:

donc
𝑠 = 𝑎𝑏𝑐 + 𝑎 𝑏𝑐̅ + 𝑎𝑏𝑐̅ + 𝑎𝑏𝑐 + 𝑎𝑏𝑐̅
= (2,4,5,6,7)

2)
 Simplification de la fonction S en utilisant les propriétés de l’algèbre de Boole :
𝑠 = 𝑎𝑏𝑐 + 𝑎𝑏𝑐̅ + 𝑎𝑏𝑐̅ + 𝑎𝑏𝑐 + 𝑎𝑏𝑐̅ + 𝑎𝑏𝑐
= 𝑎𝑏𝑐 + 𝑎𝑏𝑐̅ + 𝑎𝑏𝑐̅ + 𝑎𝑏𝑐 + 𝑎𝑏𝑐̅
= 𝑎𝑏 (𝑐̅ + 𝑐) + 𝑏𝑐̅ (𝑎 + 𝑎) + 𝑎𝑏 (𝑐̅ + 𝑐)

= 𝑎𝑏 + 𝑏𝑐̅ + 𝑎𝑏
= 𝑎 𝑏 + 𝑏 + 𝑏𝑐̅

= 𝑎 + 𝑏𝑐̅
D’où 𝒔 = 𝒂 + 𝒃𝒄
 Simplification de la fonction S en utilisant la table de Karnaugh:

D’où 𝒔 = 𝒂 + 𝒃𝒄

3) Logigramme de S:
 Logigramme de S avec des portes NAND  Logigramme de S avec des portes NOR
on a on a
𝑠 = 𝑎 + 𝑏𝑐̅ = 𝑎 + 𝑏𝑐̅ = 𝑎 . 𝑏𝑐̅ 𝑠 = 𝑎 + 𝑏𝑐̅ = 𝑎 + 𝑏𝑐 =𝑎 + 𝑏 + 𝑐

Prof. Mme F. EL GUEZAR SMI3 2020-2021 Page 6 / 9

Exercice 4

1) 𝐹 (𝐴, 𝐵, 𝐶, 𝐷) = ∑ (1, 2, 3, 4, 5, 9, 10, 11, 12, 13)

Le tableau de Karnaugh, nous a permis d’obtenir deux expressions minimales de 𝐹 :

𝑭𝟏 (𝑨, 𝑩, 𝑪, 𝑫) = 𝑩𝑫 + 𝑩𝑪 + 𝑩𝑪 = 𝑪𝑫 + 𝑩𝑪 + 𝑩𝑪
ou
2) 𝐹 (𝐴, 𝐵, 𝐶, 𝐷) = ∑ (1,2,8,9,10,12) + ∑∅(3,5,6,7,13,14,15)
Où ∅ou x est l’état indiffèrent vaut 0 ou 1.
Simplification de la fonction 𝐹 avec la table de Karnaugh:

On aura donc :
𝐹 (𝐴, 𝐵, 𝐶, 𝐷) = 𝐴̅𝐷 + 𝐶𝐷 + 𝐴𝐶̅
On peut obtenir une autre forme simplifiée de 𝐹 , en utilisant un autre choix de
regroupement sur la table de Karnaugh:

On a donc, aussi :
𝐹 (𝐴, 𝐵, 𝐶, 𝐷) = 𝐶̅ 𝐷 + 𝐶𝐷 + 𝐴𝐶̅

Prof. Mme F. EL GUEZAR SMI3 2020-2021 Page 7 / 9

Exercice 5 (Contrôle de qualité de fabrication de briques)
1) Table de vérité correspondante pour A, B et C en fonction de P, L, l et h :

P L l h A B C
0 0 0 0 0 0 0 1
1 0 0 0 1 0 0 1
2 0 0 1 0 0 0 1
3 0 0 1 1 0 0 1
4 0 1 0 0 0 0 1
5 0 1 0 1 0 0 1
6 0 1 1 0 0 0 1
7 0 1 1 1 0 1 0
8 1 0 0 0 0 1 0
9 1 0 0 1 0 1 0
10 1 0 1 0 0 1 0
11 1 0 1 1 1 0 0
12 1 1 0 0 0 1 0
13 1 1 0 1 1 0 0
14 1 1 1 0 1 0 0
15 1 1 1 1 1 0 0

2) À partir de la table de vérité, nous obtenons :

𝑨 = ∑𝟏(𝟏𝟏, 𝟏𝟑, 𝟏𝟒, 𝟏𝟓), 𝑩 = ∑𝟏(𝟕, 𝟖, 𝟗, 𝟏𝟎, 𝟏𝟐) et 𝑪 = ∑𝟏(𝟏, 𝟐, 𝟑, 𝟒, 𝟓, 𝟔)

Les tableaux de Karnaugh correspondants sont:

A B C

3) Les tableaux de Karnaugh précédents, nous donnent les équations logiques simplifiées
de A, B et C :
𝑨 = 𝑷𝑳𝒍 + 𝑷𝑳𝒉 + 𝑷𝒍𝒉
𝑩 = 𝑷𝑳𝒍𝒉 + 𝑷𝑳𝒍̅ + 𝑷𝑳𝒉 + 𝑷𝒍̅𝒉
𝑪 = 𝑷𝑳 + 𝑷𝒍̅ + 𝑷𝒉

4)
Expression de B en fonction de A et C :
À partir de la table de vérité, on a :
𝐴 = ∑ (11,13,14,15), 𝐵 = ∑ (7,8,9,10,12) et 𝐶 = ∑ (1,2,3,4,5,6)

Prof. Mme F. EL GUEZAR SMI3 2020-2021 Page 8 / 9

Donc :
𝑩= 𝑨+ 𝑪
𝟎 𝟏 𝟏
D’où 𝐵 =𝐴+𝐶
ou
𝑩=𝑨+𝑪

Schéma logique de A, B et C à l’aide des portes NAND à 3 entrées et des portes NOR à 2
entrées.
- 2 boitiers 74LS12 contenants en total 6 NAND à 3 entrées
- 1 boitier 74LS02 contenant 4 NOR à 2 entrées.

 𝐴 = 𝑃𝐿𝑙 + 𝑃𝐿ℎ + 𝑃𝑙ℎ = 𝑃𝐿𝑙 + 𝑃𝐿ℎ + 𝑃𝑙ℎ = 𝑃𝐿𝑙 + 𝑃𝐿ℎ + 𝑃𝑙ℎ

Donc pour réaliser A, il faudrait 4 portes NAND à 3 entrées.

 𝐶 = 𝑃𝐿 + 𝑃𝑙 ̅ + 𝑃ℎ = 𝑃 𝐿 + 𝑙 ̅ + ℎ = 𝑃(𝐿 + 𝑙 ̅ + ℎ) = 𝑃𝐿𝑙ℎ = 𝑃𝐿𝑙ℎ = 𝑃 + 𝐿𝑙ℎ

Donc pour réaliser C, on utilisera 1 porte NAND à 3 entrées et 2 portes NOR à 2 entrées.

 𝑩=𝑨+𝑪
Cette relation, nous permet de déduire le logigramme de B à partir de A et C n’utilisant
qu’une seule porte NOR à 2 entrées.
 En total, on a besoin de 5 portes NAND à 3 entrées et 3 portes NOR à 2 entrées.

D’où le logigramme complet de A, B et C :

Prof. Mme F. EL GUEZAR SMI3 2020-2021 Page 9 / 9

 UNIVERSITE IBN ZOHR DEPARTEMENT DE PHYSIQUE
FACULTE DES SCIENCES SMI3 2020-2021
AGADIR Prof. Mme F. EL GUEZAR

TD3 D’ÉLECTRONIQUE NUMERIQUE

Exercice 1: MULTIPLEXAGE, DECODAGE ET DEMULTIPLEXAGE
1) Réaliser la fonction F(A, B, C, D)=(0, 2, 5, 7, 11, 13, 14, 15) à l’aide d’un multiplexeur.
2) Conversion parallèle/série d’informations
On dispose de 16 bits en parallèle et on veut les transmettre en série à l’aide de
multiplexeurs.
Schéma logique du convertisseur parallèle/série 16 bits en n’utilisant que:
a) des MUX 8 vers 1 (74LS151).
b) des MUX 4 vers 1 (74LS153).

Exercice 2: TRANSCODEUR BINAIRE NATUREL  BINAIRE REFLECHI

Réaliser avec les portes logiques OU exclusifs ou XOR un transcodeur permettant de
convertir un nombre sur 4 bits du système de numération binaire naturel vers le système de
numération binaire réfléchi (appelé aussi code Gray). La table de vérité de ce transcodeur,
où B3 et G3 sont les bits de poids fort, est donnée comme suit:

Nombre Binaire Naturel Binaire Gray

Décimal B3 B2 B1 B0 G3 G2 G1 G0
0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0 1
2 0 0 1 0 0 0 1 1
3 0 0 1 1 0 0 1 0
4 0 1 0 0 0 1 1 0
5 0 1 0 1 0 1 1 1
6 0 1 1 0 0 1 0 1
7 0 1 1 1 0 1 0 0
8 1 0 0 0 1 1 0 0
9 1 0 0 1 1 1 0 1
10 1 0 1 0 1 1 1 1
11 1 0 1 1 1 1 1 0
12 1 1 0 0 1 0 1 0
13 1 1 0 1 1 0 1 1
14 1 1 1 0 1 0 0 1
15 1 1 1 1 1 0 0 0

Exercice 3: OPERATIONS ARITHMETIQUES

1) Additionneur complet
a) Rappeler le principe d’un demi-additionneur.
b) Rappeler le principe d’un additionneur complet.

Page 1 / 2
 c) Déduire des questions précédentes, le schéma d'un additionneur de 2 nombres de 4 bits
en utilisant 4 blocs fonctionnels identiques.
2) Soustracteur complet
a) Réaliser un demi-soustracteur (table de vérité et circuit).
b) Réaliser un soustracteur complet (table de vérité et circuit).
c) Réaliser un soustracteur binaire complet selon deux modes :
i. Avec deux demi-soustracteurs,
ii. Avec un demi-additionneur et un demi-soustracteur.

Exercice 4: COMPARAISON ET AFFICHAGE

1) Comparateur de bits
On veut construire un circuit qui compare 2 bits A et B. et V est une entrée de validation telle
que:
Si V = 0  S = E = I = 0  A et B (circuit bloqué)
Si V = 1  A > B  S = 1 ; E = I = 0
A=BE=1; S=I=0
A<BI =1; S=E=0
Donner la table de vérité, établir les expressions simplifiées de S, E et I et dessiner le circuit
correspondant.
2) Comparateur de deux nombres
On veut comparer 2 nombres de 3 bits (non signés) : A (A2, A1, A0) et B (B2, B1, B0) en
utilisant les cellules de bases vues dans la question précédente et les portes nécessaires. On
note que A0 et B0 sont les bits de poids faible.
a) Donner les expressions logiques des sorties E, S et I en
fonction des sorties Ei, Si, Ii avec i=0, 1, 2 du
comparateur à 1 bit.
b) En déduire le schéma interne du comparateur à 3 bits.
3) Afficheur 7 segments
À partir des sorties S, E et I du comparateur précédent, on veut afficher sur un afficheur 7
segments les lettres suivantes :

si V = 0 si A > B si A = B si A<B
a) Donner la table de vérité des 7 segments a, b, c, d, e, f et g en fonction de S, E et I

b) Remplir les tableaux de Karnaugh nécessaires et donner les équations simplifiées

des 7 sorties.
c) Dessiner le schéma logique en n'utilisant que des opérateurs NOR à 2 entrées.

Page 2 / 2
 UNIVERSITÉ IBN ZOHR DÉPARTEMENT DE PHYSIQUE
FACULTÉ DES SCIENCES SMI3 2020-2021
AGADIR

CORRECTION DU TD3 D’ÉLECTRONIQUE NUMÉRIQUE

Exercice 1: MULTIPLEXAGE, DÉCODAGE ET DÉMULTIPLEXAGE
1) Réalisation de la fonction 𝐹(𝐴, 𝐵, 𝐶, 𝐷) = (0, 2, 5, 7, 11, 13, 14, 15) à l’aide d’un
multiplexeur:
 Utilisation d’un multiplexeur 16 vers 1 (nombre de variables égal au nombre des
entrées de sélection).

 Il suffit de placer :
• les variables sur les entrées
de sélection: E3=D, E2=C,
E1=B et E0=A.
• 1 sur D0, D2, D5, D7, D11,
D13, D14 et D15
• 0 sur D1, D3, D4, D6, D8, D9,
D10 et D12

 Utilisation d’un multiplexeur 8 vers 1 (nombre de variables inférieur au nombre des

entrées de sélection).
On a 8=23  8 données : D0D7 et 3 lignes d’adresses: E2, E1 et E0.
- On choisit A, B, C comme lignes d’adresses E2=C, E1=B et E0=A.
Prof. Mme F. EL GUEZAR SMI3 2020-2021 Page 1 / 12
 - et D comme une variable de données

 Il suffit de placer :
- D sur D3 et D6
- 𝐷 sur D0 et D2
- 1 sur D5 et D7
- 0 sur D1 et D4

2) Conversion parallèle/série d’informations

Schéma logique du convertisseur parallèle/série 16 bits en n’utilisant que:
16=24  16 données : D0D15 et 4 lignes d’adresses : a3, a2, a1 et a0.
a) des MUX 8 vers 1 (74LS151):
Il faudrait 2 Mux 8 vers 1, pour a3=0 on sélectionne s1 et pour a3=1 on sélectionne s2.
Le tableau de fonctionnement est le suivant:

Adresses Sortie
Données Di
a3 a2 a1 a0 S=Si
D0 0 0 0 0
D1 0 0 0 1
D2 0 0 1 0
D3 0 0 1 1 S1
D4 0 1 0 0
D5 0 1 0 1
D6 0 1 1 0
D7 0 1 1 1
D8 1 0 0 0
D9 1 0 0 1
D10 1 0 1 0
D11 1 0 1 1 S2
D12 1 1 0 0
D13 1 1 0 1
D14 1 1 1 0
D15 1 1 1 1

Prof. Mme F. EL GUEZAR SMI3 2020-2021 Page 2 / 12

 Remarque:
Les trois portes ET-NON agissent comme un multiplexeur à deux entrées et une sortie, et
permettent de sélectionner une sortie (S1 ou S2) parmi les deux, en fonction de a3 (MSB du
compteur).

b) des MUX 4 vers 1 (74LS153):

Il faudrait 4 Mux 4 vers 1, Il suffit de placer les 16 bits aux entrées (D0 D15) des 4
multiplexeurs et pour : a3a2=00 s1, a3a2=01 s2, a3a2=10 s3, a3a2=11 s4.
Le tableau de fonctionnement est le suivant:

Données Adresses Sortie

Di a3 a2 a1 a0 S=Si
D0 0 0 0 0
D1 0 0 0 1 S1
D2 0 0 1 0
D3 0 0 1 1
D4 0 1 0 0
D5 0 1 0 1 S2
D6 0 1 1 0
D7 0 1 1 1
D8 1 0 0 0
D9 1 0 0 1 S3
D10 1 0 1 0
D11 1 0 1 1
D12 1 1 0 0
D13 1 1 0 1 S4
D14 1 1 1 0
D15 1 1 1 1

Remarque:
Les cinq portes ET-NON agissent comme un multiplexeur à 4 entrées et une sortie, et
permettent de sélectionner une sortie (S1, S2, S3 ou S4) parmi les 4, en fonction de a3 et a2.

Prof. Mme F. EL GUEZAR SMI3 2020-2021 Page 3 / 12

Exercice 2: TRANSCODEUR BINAIRE NATUREL  BINAIRE RÉFLÉCHI
Établissons un diagramme de Karnaugh pour G0, G1, G2, G3 à partir de B0, B1, B2 et B3.

G0 G1

G2 G3

Nous pouvons maintenant établir les équations de G0 à G3 :

𝑮𝟎 = 𝑩𝟎 𝑩𝟏 + 𝑩𝟎 𝑩𝟏 = 𝑩𝟎 ⨁𝑩𝟏
𝑮𝟏 = 𝑩𝟏 𝑩𝟐 + 𝑩𝟏 𝑩𝟐 = 𝑩𝟏 ⨁𝑩𝟐
𝑮𝟐 = 𝑩𝟐 𝑩𝟑 + 𝑩𝟐 𝑩𝟑 = 𝑩𝟐 ⨁𝑩𝟑
𝑮𝟑 = 𝑩𝟑
Logigramme complet:

Prof. Mme F. EL GUEZAR SMI3 2020-2021 Page 4 / 12

Exercice 3: OPERATIONS ARITHMÉTIQUES
1) Additionneur complet
a) Un demi-additionneur admet deux entrées A et B et deux sorties S et R.
- La table de vérité est : - Les expressions des sorties sont :
R  A.B
A B R S S  A.B  A.B  A  B
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
- Le circuit est : - Le schéma bloc :

b) Additionneur complet :
- La table de vérité est : - Les expressions des sorties sont :
Ai Bi Ri-1 Ri Si Ri  Ai Bi Ri 1  Ai B i Ri 1  Ai Bi R i 1  Ai Bi Ri 1
0 0 0 0 0 Ri  Ri 1.( Ai .Bi  Ai .B i )  Ai Bi ( R i 1  i Ri 1 )
0 0 1 0 1 Ri  Ri 1.( Ai  Bi )  Ai Bi
0 1 0 0 1
0 1 1 1 0 S i  A i .Bi .Ri 1  A i .Bi .R i 1  Ai .B i .R i 1  Ai .Bi .Ri 1
1 0 0 0 1 S i  Ai .( Bi .Ri 1  Bi .R i 1 )  Ai .( B i .R i 1  Bi .Ri 1 )
1 0 1 1 0
S i  A i ( Bi  Ri 1 )  Ai .( Bi  Ri 1 )
1 1 0 1 0
1 1 1 1 1 S i  Ai  Bi  Ri 1

- Le circuit est : - Le schéma bloc :

c) Schéma d'un additionneur de 2 nombres de 4 bits en utilisant 4 blocs fonctionnels

identiques :

Lorsque on fait l’addition en binaire, on additionne bit par bit en commençant à partir du
poids faible et à chaque fois on propage la retenue sortante au bit du rang supérieur.
L’addition sur un bit peut se faire par un additionneur complet sur 1 bit.

Prof. Mme F. EL GUEZAR SMI3 2020-2021 Page 5 / 12

 Schéma d'un additionneur de 2 nombres de 4 bits

2) Soustracteur complet
a) Demi-soustracteur:

- La table de vérité est : - Les expressions des sorties sont:

-
A B R D R  A.B
0 0 0 0 D  A.B  A.B  A  B
0 1 1 1
1 0 0 1
1 1 0 0

- Le circuit est : - Le schéma bloc :

Prof. Mme F. EL GUEZAR SMI3 2020-2021 Page 6 / 12

 b) Soustracteur complet :

- La table de vérité est : - Les expressions des sorties sont:

Ai Bi Ri-1 Ri Di Ri  Ai Bi Ri 1  Ai B i Ri 1  Ai Bi R i 1  Ai Bi Ri 1
0 0 0 0 0 Ri  Ri 1.( Ai .B i  Ai .Bi )  Ai Bi ( R i 1  i Ri 1 )
0 0 1 1 1 Ri  Ri 1.( Ai  Bi )  Ai Bi
0 1 0 1 1
0 1 1 1 0 Di  Ai .Bi .Ri 1  Ai .Bi .R i 1  Ai .B i .R i 1  Ai .Bi .Ri 1
1 0 0 0 1 Di  Ai .( Bi .Ri 1  Bi .R i 1 )  Ai .( B i .R i 1  Bi .Ri 1 )
1 0 1 0 0
Di  Ai ( Bi  Ri 1 )  Ai .( Bi  Ri 1 )
1 1 0 0 0
1 1 1 1 1 Di  Ai  Bi  Ri 1
- Le circuit est : - Le schéma bloc :

c) Soustracteur binaire complet selon deux modes :

i. Avec deux demi-soustracteurs :
Selon la table de vérité précédente, on a :

𝑹𝒊 = 𝑹𝒊 𝟏 𝑨 ⊕ 𝑩 + 𝑨 𝑩𝒊 et 𝑫𝒊 = 𝑨𝒊 ⊕ 𝑩𝒊 ⨁𝑹𝒊 𝟏

Donc un Soustracteur binaire complet peut être obtenu en utilisant deux demi-
soustracteurs :

Prof. Mme F. EL GUEZAR SMI3 2020-2021 Page 7 / 12

 ii. Avec un demi-additionneur et un demi-soustracteur :
On a
𝑫𝒊 = 𝑨𝒊 ⊕ 𝑩𝒊 ⨁𝑹𝒊 𝟏
𝒔𝒐𝒓𝒕𝒊𝒆 𝑺 𝒅 𝒖𝒏𝟏/𝟐 𝒂𝒅𝒅𝒊𝒕𝒊𝒐𝒏𝒏𝒆𝒖𝒓
𝒔𝒐𝒓𝒕𝒊𝒆 𝑫 𝒅 𝒖𝒏𝟏/𝟐 𝒔𝒐𝒖𝒔𝒕𝒓𝒂𝒄𝒕𝒆𝒖𝒓
et
𝑹𝒊 = 𝑹𝒊 𝟏 𝑨 ⊕ 𝑩 + 𝑨 𝑩𝒊
= 𝑹𝒊 𝟏 (𝑨 . 𝑩 + 𝑨𝒊 𝑩𝒊 ) + 𝑨 𝑩𝒊 (𝑹𝒊 𝟏 +𝑹 𝟏)
𝟏
= 𝑹𝒊 𝟏 𝑨 . 𝑩 + 𝑹𝒊 𝟏 𝑨𝒊 𝑩𝒊 + 𝑨 𝑩𝒊 𝑹𝒊 𝟏 + 𝑨 𝑩𝒊 𝑹 𝟏

= 𝑨 (𝑹𝒊 𝟏 𝑩 + 𝑩𝒊 𝑹 𝟏) + 𝑹𝒊 𝟏 𝑩𝒊 (𝑨𝒊 + 𝑨 )
𝟏
Donc, la retenue peut aussi être écrite sous la forme :
𝑹𝒊 = 𝑹𝒊 𝟏 𝑩𝒊 + 𝑨 (𝑹𝒊 𝟏 ⨁𝑩𝒊 )
𝑹𝒆𝒕𝒆𝒏𝒖 𝒅 𝒖𝒏𝟏/𝟐 𝒂𝒅𝒅𝒊𝒕𝒊𝒐𝒏𝒏𝒆𝒖𝒓 𝑹𝒆𝒕𝒆𝒏𝒖 𝒅 𝒖𝒏𝟏/𝟐 𝒔𝒐𝒖𝒔𝒕𝒓𝒂𝒄𝒕𝒆𝒖𝒓

Un Soustracteur binaire complet peut être réalisé alors, avec un demi-additionneur et un

demi-soustracteur :

On peut encadrer les blocs demi-additionneur et demi-soustracteur :

Prof. Mme F. EL GUEZAR SMI3 2020-2021 Page 8 / 12

Soustracteur complet 4 bits avec un additionneur // complet 4 bits

Comment construire un soustracteur en utilisant le complément à 2:

On a

D = A + ( -B)

Exercice 4: COMPARAISON ET AFFICHAGE

1) Comparateur de bits V Ai Bi Ei Si Ii
- Table de vérité 0 0 0 0 0 0
0 0 1 0 0 0
0 1 0 0 0 0
0 1 1 0 0 0
1 0 0 1 0 0
1 0 1 0 0 1
1 1 0 0 1 0
1 1 1 1 0 0

- les expressions logiques des sorties

𝑆 = 𝑉𝐴 𝐵 𝐼 = 𝑉𝐴 𝐵 𝐸 = 𝑉𝐴 𝐵 + 𝑉𝐴 𝐵
= 𝑉(𝐴 𝐵 + 𝐴 𝐵 )
𝑬𝒊 = 𝑽(𝑨 ⨁𝑩 )

Prof. Mme F. EL GUEZAR SMI3 2020-2021 Page 9 / 12

 - le schéma logique du comparateur de bits

2) Comparateur de deux nombres

Table de vérité :
- Si la ligne de validation V est égale à 0 on aura E = S = I = 0.
- Si V = 1, on aura le fonctionnement suivant :

Entrées des nombres S E I

𝐀 𝟐 , 𝐁𝟐 𝐀 𝟏 , 𝐁𝟏 𝐀 𝟎 , 𝐁𝟎 𝐀>𝐁 𝐀=𝐁 𝐀<𝐁
A >B x x 1 0 0
A <B x x 0 0 1
A =B A >B x 1 0 0
A =B A <B x 0 0 1
A =B A =B A >B 1 0 0
A =B A =B A <B 0 0 1
A =B A =B A =B 0 1 0

De la table de vérité, on tire les expressions logiques des sorties E, S et I en fonction des
sorties Ei, Si, Ii :

 A > B 𝐬𝐢 (A > B ) 𝐎𝐔 (A = B 𝐄𝐓 A > B ) 𝐎𝐔 (A = B 𝐄𝐓 A = B 𝐄𝐓 A > B )

Donc
𝐒 = 𝐀 𝟐 𝐁𝟐 + 𝐀 𝟐 ⨁𝐁𝟐 𝐀 𝟏 𝐁𝟏 + (𝐀 𝟐 ⨁𝐁𝟐 )(𝐀 𝟏 ⨁𝐁𝟏 )𝐀 𝟎 𝐁𝟎
d’où
𝑺 = 𝑺𝟐 + 𝑬 𝟐 𝑺𝟏 + 𝑬 𝟐 𝑬 𝟏 𝑺𝟎
 A < B 𝐬𝐢 (A < B ) 𝐎𝐔 (A = B 𝐄𝐓 A < B ) 𝐎𝐔 (A = B 𝐄𝐓 A = B 𝐄𝐓 A < B ),
donc
𝐈 = 𝐀 𝟐 𝐁𝟐 + (𝐀 𝟐 ⨁𝐁𝟐 )𝐀 𝟏 𝐁𝟏 + (𝐀 𝟐 ⨁𝐁𝟐 )(𝐀 𝟏 ⨁𝐁𝟏 )𝐀 𝟎 𝐁𝟎
d’où
𝑰 = 𝑰𝟐 + 𝑬𝟐 𝑰𝟏 + 𝑬𝟐 𝑬𝟏 𝑰𝟎

 A = B 𝐬𝐢 (A = B ) 𝐄𝐓 ( A = B ) 𝐄𝐓 ( A = B )
Donc
𝐄 = (𝐀 𝟐 ⨁𝐁𝟐 ). (𝐀 𝟏 ⨁𝐁𝟏 ). (𝐀 𝟎 ⨁𝐁𝟎 )
D’où
𝑬 = 𝑬𝟐 𝑬𝟏 𝑬𝟎

Prof. Mme F. EL GUEZAR SMI3 2020-2021 Page 10 / 12

Le schéma interne du comparateur à 3 bits :

3) Afficheur 7 segments
a) Table de vérité du transcodeur:
Entrées Sorties
S E I a b c d e f g
0 0 0 1 1 1 1 1 1 0
0 0 1 0 1 1 0 0 0 0
0 1 0 1 0 0 1 1 1 1
0 1 1 x x x x x x x
1 0 0 1 0 1 1 0 1 1
1 0 1 x x x x x x x
Repérage des LEDs de l'afficheur. 1 1 0 x x x x x x x
1 1 1 x x x x x x x

b) Les expressions simplifiées des sorties en utilisant le tableau de Karnaugh :

a b c d

e f g

Prof. Mme F. EL GUEZAR SMI3 2020-2021 Page 11 / 12

D’où :
𝒂=𝒅=𝒇=𝑰
𝒃 = 𝑺. 𝑬 = 𝑺 + 𝑬
𝒄=𝑬
𝒆 = 𝑺. 𝑰 = 𝑺 + 𝑰
𝒈=𝑺+𝑬=𝒃
c) Le schéma interne du transcodeur en n'utilisant que des portes NOR à 2 entrées.
On a: a = d = f = I b = S E c= E e= S I g = b  soit 5 NOR en tout

Le schéma logique interne du transcodeur avec les portes NOR à 2 entrées

Le schéma logique interne du transcodeur avec afficheur 7 segments (cas V=0)

Cas S=1 Cas I=1 Cas E=1

Prof. Mme F. EL GUEZAR SMI3 2020-2021 Page 12 / 12

 UNIVERSITE IBN ZOHR DEPARTEMENT DE PHYSIQUE
FACULTE DES SCIENCES SMI3 2020-2021
AGADIR

TD4 D’ÉLECTRONIQUE NUMERIQUE

Exercice 1:
Considérons les deux montages ci-dessous (figure 1 et 2):

1) Rappeler les tables de vérité des bascules D et JK synchronisées sur un front montant.
2) Donner les chronogrammes des sorties Q de chacune des bascules.
3) Quelle est la fréquence fQ de Q par rapport à la fréquence fH de H dans le cas du montage
de la figure 1.

H:

Q : (Bascule D)

Q : (Bascule JK)

Exercice 2:
Soit le circuit ci-dessous:

1) Compléter le chronogramme suivant :

Page 1 / 3
 H:

D:

Q0 :

Q1 :

2) Comment peut-on réaliser une bascule D à partir d’une bascule JK ?

Exercice 3:
Considérons le montage ci-dessous :

On applique à l’entrée d’horloge de la première bascule le signal d’horloge suivant :

1) Tracer les chronogrammes de Q0 et Q1 :

Q0 :

Q1 :

2) Quelle est la fréquence fQ1 de Q1 par rapport à la fréquence fH de H.

Page 2 / 3
Exercice 4 :
a) A l’aide de bascules JK, réaliser un compteur asynchrone modulo 10.
b) A l’aide de bascules Jk, réaliser un compteur asynchrone modulo 13.
c) A l’aide de bascules Jk, réaliser un compteur asynchrone modulo 5.

Exercice 5 :
Faire la conception puis la réalisation d’un compteur synchrone modulo 10 à l’aide de
bascules JK.

Exercice 6 :
a) Faire la conception puis la réalisation d’un compteur synchrone modulo 8 à l’aide de
bascules D.
b) Remplir les chronogrammes correspondant à ce compteur.

Page 3 / 3
Université Ibn Zohr Département de Physique
Faculté des Sciences SMI3 2020-2021
Agadir

Correction du TD4(Section SMI3)

Exercice1 :

1) La table de vérité de la bascule D est: 𝑄𝑛 = 𝐷

La table de vérité de la bascule JK est :

2) Le chronogramme pour le 1er circuit utilisant une bascule D est le suivant :

Le chronogramme du deuxième circuit utilisant une bascule Jk est le suivant :

 3) La fréquence du signal d’horloge H est : fH =1/TH et la fréquence de la sortie Q est :
fQ =1/TQ.
D’après le chronogramme du circuit de la première figure, on constate que : TQ=2*TH.
D’où : fQ=1/TQ=1/2TH=fH/2 d’où la division par 2 de la fréquence du signal d’horloge.

Exercice2 :
1) Le chronogramme complété est le suivant :

2) On peut réaliser une bascule D à l’aide d’une bascule JK, en imposant la

̅.
condition suivante : J=D et 𝐾 = 𝐷

Exercice3 :
1) Le chronogramme complété est le suivant :

2) D’après ce chronogramme, on constate que :

- 𝑇𝑄0 = 2 ∗ 𝑇𝐻 ce qui implique que : 𝑓𝑄0 = 𝑓𝐻 /2
- 𝑇𝑄1 = 2 ∗ 𝑇𝑄0 ce qui implique que : 𝑓𝑄1 = 𝑓𝑄0 /2
On déduit donc que : 𝑓𝑄1 = 𝑓𝐻 /4
Ce circuit permet donc de diviser la fréquence de l’horloge par 4.
Exercice4 :
a) Compteur asynchrone modulo 10 :
L’idée qu’il faut retenir est la suivante : une fois que le compteur arrive à 10
c’est-à-dire (1010) en binaire, on remet le compteur à 0 en faisant appel à
l’entrée de forçage ̅̅̅̅̅̅
𝐶𝐿𝑅 de chaque bascule. Je rappelle que l’entrée ̅̅̅̅̅̅
𝐶𝐿𝑅 est
active sur le niveau Bas (0).

Figure : Compteur asynchrone modulo10

b) Compteur asynchrone modulo13

Le compteur asynchrone modulo 13 est le suivant :

Figure : Compteur asynchrone modulo13

Remarque : L’idée qu’il faut retenir est la suivante : une fois que le compteur
arrive à 13 c’est-à-dire (1101) en binaire, on remet le compteur à 0 en faisant
appel à l’entrée de forçage ̅̅̅̅̅̅
𝐶𝐿𝑅 de chaque bascule. Je rappelle que l’entrée
̅̅̅̅̅̅
𝐶𝐿𝑅 est active sur le niveau Bas (0).
Exercice5 : Compteur synchrone modulo 10 à l’aide de bascules JK.
La méthode de synthèse d’un compteur synchrone suit toujours les mêmes
étapes :
1-Il faut d’abord définir la séquence de comptage. Ici, cette séquence est :
0,1,2,3,4,5,6,7,8,9.
2- Définir le tableau des états présents et futurs et des entrées Jk des
différentes bascules :
3- Simplifier les expressions des entrées J0, K0, J1, K1, J2, K2, J3 et K3 :
D’après ce tableau, on peut remarquer que J 0=K0=1.

𝐽1 = 𝑄̅3 𝑄0

K1=Q0
J2=Q1Q0,

K2=Q1Q0

J3=Q2Q1Q0,

K3=Q0,
Le compteur synchrone modulo 10 à l’aide de bascules JK est le suivant :
 Figure : Compteur synchrone modulo 10
Exercice 6 : Compteur synchrone modulo8 à l’aide de bascules D.
Avant de commencer à parler du compteur, on va rappeler la table de vérité
d’une bascule D ainsi que sa table de transition.

Table de vérité d’une bascule D active sur le front montant

Table de transition d’une bascule D

Pour concevoir et réaliser n’importe quel compteur synchrone en utilisant des

bascules D, on doit suivre les mêmes étapes que celles utilisées dans le cas des
bascules JK. Pour réaliser le compteur synchrone modulo 8, on doit suivre les
étapes suivantes :
Etape 1 : séquence de comptage : 0, 1, 2, 3, 4, 5, 6, 7.

Etape 2 : dresser le tableau des états présents, des états futurs et des entrées :
Etape 3 : Simplifier les expressions de D0, D1 et D2, en utilisant le tableau de
Karnaugh :

D’après ces tableaux , on déduit les relations de D0, D1 et D2 :

𝐷0 = 𝑄̅0 , 𝐷1 = 𝑄̅1𝑄0 + 𝑄1 𝑄̅0 =
𝐷2 = 𝑄2 𝑄̅0 + 𝑄2 𝑄̅1 + 𝑄̅2 𝑄1 𝑄0 = 𝑄2 (𝑄̅0 + 𝑄̅1 ) + 𝑄̅2 𝑄1 𝑄0 =

𝑄2 ̅̅̅̅̅̅̅
𝑄1 𝑄0 + 𝑄̅2 𝑄1𝑄0 =

Le schéma du compteur synchrone modulo 8 est le suivant :